JPH04299846A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04299846A JPH04299846A JP6495391A JP6495391A JPH04299846A JP H04299846 A JPH04299846 A JP H04299846A JP 6495391 A JP6495391 A JP 6495391A JP 6495391 A JP6495391 A JP 6495391A JP H04299846 A JPH04299846 A JP H04299846A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- etching
- wiring
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に多層配線を有する半導体装置の平坦化に関
する。
に係り、特に多層配線を有する半導体装置の平坦化に関
する。
【０００３】
【従来の技術】近年、半導体集積回路の高集積化および
微細化に伴い、配線の多層化が進められている。しかし
ながら、素子の微細化と配線の多層化が進み微細素子と
層間絶縁膜および配線層に起因する段差により、配線層
自身が段切れを起こすという問題が生じている。この不
良を減じるために微細素子と層間絶縁膜および配線層に
起因する段差を小さくする方法として、エッチバック法
や層間絶縁膜としてＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓ
ｓ ）やポリイミドを用いる平坦化方法が開発されてき
た。しかしながら素子の微細化にあわせて配線の線幅や
配線間間隔を小さくしたり、配線の抵抗を小さくするた
めに配線のアスペクト比を大きくすると、エッチバック
法の場合、図５に示すように十分な平坦化を行うことが
できる程度に層間絶縁膜を堆積すると配線３２間間隙に
“す”が形成される。またＳＯＧ３３にポリイミドを塗
布した場合にも、配線３２間間隙にＳＯＧ３３やポリイ
ミドが入り込まず、“す”３４が形成される。このよう
にして配線間間隙に、“す”が形成されると、その段差
のために上層配線層に段切れが生じ十分な平坦化を行う
ことができないという問題があった。
微細化に伴い、配線の多層化が進められている。しかし
ながら、素子の微細化と配線の多層化が進み微細素子と
層間絶縁膜および配線層に起因する段差により、配線層
自身が段切れを起こすという問題が生じている。この不
良を減じるために微細素子と層間絶縁膜および配線層に
起因する段差を小さくする方法として、エッチバック法
や層間絶縁膜としてＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓ
ｓ ）やポリイミドを用いる平坦化方法が開発されてき
た。しかしながら素子の微細化にあわせて配線の線幅や
配線間間隔を小さくしたり、配線の抵抗を小さくするた
めに配線のアスペクト比を大きくすると、エッチバック
法の場合、図５に示すように十分な平坦化を行うことが
できる程度に層間絶縁膜を堆積すると配線３２間間隙に
“す”が形成される。またＳＯＧ３３にポリイミドを塗
布した場合にも、配線３２間間隙にＳＯＧ３３やポリイ
ミドが入り込まず、“す”３４が形成される。このよう
にして配線間間隙に、“す”が形成されると、その段差
のために上層配線層に段切れが生じ十分な平坦化を行う
ことができないという問題があった。
【０００４】
【発明が解決しようとする課題】このように素子の微細
化に合わせて配線の間隔や配線間間隙を小さくしたり、
高アスペクト比を有する配線を形成するとエッチバック
法や層間絶縁膜としてＳＯＧやポリイミドを用いる従来
の平坦化方法を用いても、配線間間隙に、“す”が形成
され、その段差のために上層配線層に段切れが生じると
いう問題があった。 本発明は前記実情に鑑みてなさ
れたもので、素子の微細化に際しても平坦な層間絶縁膜
を形成し、上層の配線層の段切れを防ぎ信頼性の向上を
はかることを目的とする。
化に合わせて配線の間隔や配線間間隙を小さくしたり、
高アスペクト比を有する配線を形成するとエッチバック
法や層間絶縁膜としてＳＯＧやポリイミドを用いる従来
の平坦化方法を用いても、配線間間隙に、“す”が形成
され、その段差のために上層配線層に段切れが生じると
いう問題があった。 本発明は前記実情に鑑みてなさ
れたもので、素子の微細化に際しても平坦な層間絶縁膜
を形成し、上層の配線層の段切れを防ぎ信頼性の向上を
はかることを目的とする。
【０００５】［発明の構成］
【０００６】
【課題を解決するための手段】そこで本発明の第１では
、半導体基板上に例えば配線層パターンを形成し凹凸の
ある表面を得た後、ＣＶＤ法で層間絶縁膜を形成し、こ
れをエッチングガス中の活性種の平均自由行程λが次式
を満たす程度にエッチングガスのガス圧を低くした等方
性エッチングによって平坦化を行うようにしている。
、半導体基板上に例えば配線層パターンを形成し凹凸の
ある表面を得た後、ＣＶＤ法で層間絶縁膜を形成し、こ
れをエッチングガス中の活性種の平均自由行程λが次式
を満たす程度にエッチングガスのガス圧を低くした等方
性エッチングによって平坦化を行うようにしている。
【０００７】λ≧Ｓ−２ｄ
（１）Ｓ：配線層パターン間（凸部間）の間隙の
最大幅ｄ：堆積時の層間絶縁膜の膜厚 ここで望ましくは、半導体基板はガス流に対して平行に
配置するかまたは、半導体基板の裏面がガス流に対して
上流側をむくように配置する。
（１）Ｓ：配線層パターン間（凸部間）の間隙の
最大幅ｄ：堆積時の層間絶縁膜の膜厚 ここで望ましくは、半導体基板はガス流に対して平行に
配置するかまたは、半導体基板の裏面がガス流に対して
上流側をむくように配置する。
【０００８】また本発明の第２では、この第１の平坦化
工程を、等方性エッチングではなく、斜め方向からの方
向性エッチングを用いて行うようにしている。
工程を、等方性エッチングではなく、斜め方向からの方
向性エッチングを用いて行うようにしている。
【０００９】
【作用】上記第１の構成によれば、エッチングガスの活
性種の平均自由行程λが、配線部側壁から堆積している
層間絶縁膜同志の間に形成される間隙よりも大きくなる
ようにエッチングガスのガス圧を調整することにより、
エッチングガス中の活性種が配線層間間隙底部に堆積し
た絶縁膜に到達しないようにして層間絶縁膜を等方性エ
ッチングでエッチングするようにしているため、配線層
間間隙底部に堆積した絶縁膜はエッチングされず、配線
層直上および配線部側壁から堆積している層間絶縁膜の
みがエッチングされる。これにより配線層間間隙に存在
していた間隙は絶縁膜上部のエッチングにより広げられ
、配線層間間隙のアスペクト比を小さくすることが可能
となり、従来から用いられている通常の平坦化技術を用
いても平坦化が可能な程度の段差となる。
性種の平均自由行程λが、配線部側壁から堆積している
層間絶縁膜同志の間に形成される間隙よりも大きくなる
ようにエッチングガスのガス圧を調整することにより、
エッチングガス中の活性種が配線層間間隙底部に堆積し
た絶縁膜に到達しないようにして層間絶縁膜を等方性エ
ッチングでエッチングするようにしているため、配線層
間間隙底部に堆積した絶縁膜はエッチングされず、配線
層直上および配線部側壁から堆積している層間絶縁膜の
みがエッチングされる。これにより配線層間間隙に存在
していた間隙は絶縁膜上部のエッチングにより広げられ
、配線層間間隙のアスペクト比を小さくすることが可能
となり、従来から用いられている通常の平坦化技術を用
いても平坦化が可能な程度の段差となる。
【００１０】この後、必要に応じて再び層間絶縁膜を堆
積しエッチバックなどの方法で平坦化を行う。
積しエッチバックなどの方法で平坦化を行う。
【００１１】このようにして、平坦な層間絶縁膜を形成
することができ、“す”の段差により発生する段切れを
防ぎ、信頼性の高い配線の形成が可能となる。
することができ、“す”の段差により発生する段切れを
防ぎ、信頼性の高い配線の形成が可能となる。
【００１２】また上記第２の構成によれば斜め方向から
の方向性エッチングにより、配線層直上および配線部側
壁上部から堆積している層間絶縁膜のみがエッチングさ
れる。これにより本発明の第１と同様、配線層間間隙に
存在していた間隙は絶縁膜上部のエッチングにより広げ
られ、配線層間間隙のアスペクト比を小さくすることが
可能となり、従来から用いられている通常の平坦化技術
を用いても平坦化が可能な程度の段差となる。
の方向性エッチングにより、配線層直上および配線部側
壁上部から堆積している層間絶縁膜のみがエッチングさ
れる。これにより本発明の第１と同様、配線層間間隙に
存在していた間隙は絶縁膜上部のエッチングにより広げ
られ、配線層間間隙のアスペクト比を小さくすることが
可能となり、従来から用いられている通常の平坦化技術
を用いても平坦化が可能な程度の段差となる。
【００１３】この後同様に、必要に応じて再び層間絶縁
膜を堆積しエッチバックなどの方法で平坦化を行う。
膜を堆積しエッチバックなどの方法で平坦化を行う。
【００１４】このようにして、“す”の発生もなく、平
坦な層間絶縁膜を形成することができ、信頼性の高い配
線の形成が可能となる。
坦な層間絶縁膜を形成することができ、信頼性の高い配
線の形成が可能となる。
【００１５】
【実施例】以下本発明の実施例について図面を参照しつ
つ詳細に説明する。
つ詳細に説明する。
【００１６】実施例１
まず、図１（ａ） に示すように、素子領域の形成され
たシリコン基板１１表面に、アルミニウム層からなる配
線幅１μｍ 、膜厚１μｍ の第１の配線パターン１２
を形成する。
たシリコン基板１１表面に、アルミニウム層からなる配
線幅１μｍ 、膜厚１μｍ の第１の配線パターン１２
を形成する。
【００１７】この後、図１（ｂ） に示すように、ＣＶ
Ｄ法により第１の層間絶縁膜としての酸化シリコン膜１
３を形成する。このとき第１の配線パターン１２間の膜
厚Ａおよび第１の配線パターン１２の側壁の膜厚Ｂはそ
れぞれ６００ｎｍおよび４２０ｎｍとする。
Ｄ法により第１の層間絶縁膜としての酸化シリコン膜１
３を形成する。このとき第１の配線パターン１２間の膜
厚Ａおよび第１の配線パターン１２の側壁の膜厚Ｂはそ
れぞれ６００ｎｍおよび４２０ｎｍとする。
【００１８】次に、この半導体基板１０を図２に示すよ
うに、エッチングガスの流路１５に対して平行となるよ
うにエッチングチャンバー２４内に設置し、プラズマ発
生室２２で生起されたプラズマ活性種２５を輸送管２３
を通してエッチングチャンバー２４内に導入する。ここ
では、０．５Ｔｏｒｒ程度の圧力のＣＦ４ をエッチン
グガスとしてチャンバーに導入し、図１（ｃ） に示す
ように、第１の配線パターン１１直上の絶縁膜が２０ｎ
ｍとなるまで、ＣＤＥ（ＣＨＥＭＩＣＡＬ ＤＲＹ
ＥＴＣＨＩＮＧ ）法でエッチングを行う。このときプ
ラズマ化したＣＦ４ 中のＦラジカルの平均自由行程λ
はガス圧０．５Ｔｏｒｒでλ＝１０μｍ 程度であるの
で、配線間隔Ｓと配線間間隙中に配線層から堆積してい
る絶縁膜の膜厚ｄと、エッチングガス中の活性種の平均
自由行程λの関係は Ｆラジカルの平均自由行程λ＝１０μｍ配線間隔Ｓ＝１
μｍ 配線層間隙中に、配線層側壁から堆積している酸化シリ
コン膜１３の膜厚ｄ＝０．４２μｍ であるため前記（
１）式に代入すると １０μｍ ＞１μｍ −２×０．４２μｍ ＝０．１６
μｍであり、十分に前記（１）式を満たしていることが
わかる。
うに、エッチングガスの流路１５に対して平行となるよ
うにエッチングチャンバー２４内に設置し、プラズマ発
生室２２で生起されたプラズマ活性種２５を輸送管２３
を通してエッチングチャンバー２４内に導入する。ここ
では、０．５Ｔｏｒｒ程度の圧力のＣＦ４ をエッチン
グガスとしてチャンバーに導入し、図１（ｃ） に示す
ように、第１の配線パターン１１直上の絶縁膜が２０ｎ
ｍとなるまで、ＣＤＥ（ＣＨＥＭＩＣＡＬ ＤＲＹ
ＥＴＣＨＩＮＧ ）法でエッチングを行う。このときプ
ラズマ化したＣＦ４ 中のＦラジカルの平均自由行程λ
はガス圧０．５Ｔｏｒｒでλ＝１０μｍ 程度であるの
で、配線間隔Ｓと配線間間隙中に配線層から堆積してい
る絶縁膜の膜厚ｄと、エッチングガス中の活性種の平均
自由行程λの関係は Ｆラジカルの平均自由行程λ＝１０μｍ配線間隔Ｓ＝１
μｍ 配線層間隙中に、配線層側壁から堆積している酸化シリ
コン膜１３の膜厚ｄ＝０．４２μｍ であるため前記（
１）式に代入すると １０μｍ ＞１μｍ −２×０．４２μｍ ＝０．１６
μｍであり、十分に前記（１）式を満たしていることが
わかる。
【００１９】なお、このエッチング工程では、半導体基
板をエッチングガスの流路１５に対して平行となるよう
にエッチングチャンバー内に設置したが、図３に示すよ
うに、エッチングガスの流路の上流側に裏面がむくよう
にエッチングガスの流路に対して垂直に設置するように
してもよい。図３に示すように、半導体基板１１をエッ
チングガスの流路２６に対して垂直となるようにエッチ
ングチャンバー２４内に設置し、プラズマ発生室２２で
生起されたプラズマ活性種２５を輸送管２３を通してエ
ッチングチャンバー２４内に導入するようにする。これ
によっても第１の配線層パターン間の間隙の底部に滞積
した絶縁膜にエッチングの活性種が到達するのを防止す
ることができる。
板をエッチングガスの流路１５に対して平行となるよう
にエッチングチャンバー内に設置したが、図３に示すよ
うに、エッチングガスの流路の上流側に裏面がむくよう
にエッチングガスの流路に対して垂直に設置するように
してもよい。図３に示すように、半導体基板１１をエッ
チングガスの流路２６に対して垂直となるようにエッチ
ングチャンバー２４内に設置し、プラズマ発生室２２で
生起されたプラズマ活性種２５を輸送管２３を通してエ
ッチングチャンバー２４内に導入するようにする。これ
によっても第１の配線層パターン間の間隙の底部に滞積
した絶縁膜にエッチングの活性種が到達するのを防止す
ることができる。
【００２０】このようにして第１の配線パターン１１の
間に堆積した酸化シリコン膜１３はエッチングされずに
膜厚６００ｎｍを維持しており、配線層パターン間間隙
アスペクト比Ｒｐ は、第１層配線パターニング直後は
Ｒｐ ＝１であったのに対し、エチ終了後は、Ｒｐ ＝
０．２となっている。
間に堆積した酸化シリコン膜１３はエッチングされずに
膜厚６００ｎｍを維持しており、配線層パターン間間隙
アスペクト比Ｒｐ は、第１層配線パターニング直後は
Ｒｐ ＝１であったのに対し、エチ終了後は、Ｒｐ ＝
０．２となっている。
【００２１】この後図１（ｄ） に示すように、ＣＶＤ
法によりこの上層に層間絶縁膜として膜厚２μｍ の第
２の酸化シリコン膜１４を堆積する。
法によりこの上層に層間絶縁膜として膜厚２μｍ の第
２の酸化シリコン膜１４を堆積する。
【００２２】そして、図１（ｆ） に示すように、この
第２の酸化シリコン膜１４上にレジスト（図示せず）を
塗布して平坦化しエッチバックを行い第１の配線層１１
上の膜厚が約１μｍ となるまでエッチングし、平坦化
を行う。
第２の酸化シリコン膜１４上にレジスト（図示せず）を
塗布して平坦化しエッチバックを行い第１の配線層１１
上の膜厚が約１μｍ となるまでエッチングし、平坦化
を行う。
【００２３】この様にして平坦な表面を得ることができ
る。したがってこの上層に形成される第２の配線パター
ンは高精度の微細加工が可能となり、段切れもなく信頼
性の高い多層配線を得ることが可能となる。
る。したがってこの上層に形成される第２の配線パター
ンは高精度の微細加工が可能となり、段切れもなく信頼
性の高い多層配線を得ることが可能となる。
【００２４】なお、前記実施例では、低圧の等方性エッ
チングを用いた平坦化後に通常のエッチバックを行うよ
うにしたが、等方性エッチングを用いた平坦化で十分な
平坦性を得ることができれば、エッチバック工程を省略
しても良い。
チングを用いた平坦化後に通常のエッチバックを行うよ
うにしたが、等方性エッチングを用いた平坦化で十分な
平坦性を得ることができれば、エッチバック工程を省略
しても良い。
【００２５】また、この低圧の等方性エッチングを用い
た平坦化工程を繰り返し行うようにしてもよい。
た平坦化工程を繰り返し行うようにしてもよい。
【００２６】さらにまた、アスペクト比の大きい多層配
線の場合の上層にのみこの技術を用いても良いことはい
うまでもない。
線の場合の上層にのみこの技術を用いても良いことはい
うまでもない。
【００２７】実施例２
次に本発明の第２の実施例について説明する。
【００２８】前記実施例では、低圧の等方性エッチング
によって平坦化を行うようにしたが、この例では、斜め
方向からの方向性エッチングにより、配線層直上および
配線部側壁上部から堆積している層間絶縁膜を選択的に
エッチングして平坦化を行うようにしている。
によって平坦化を行うようにしたが、この例では、斜め
方向からの方向性エッチングにより、配線層直上および
配線部側壁上部から堆積している層間絶縁膜を選択的に
エッチングして平坦化を行うようにしている。
【００２９】まず、実施例１と同様に図４（ａ） に示
すように、素子領域の形成されたシリコン基板１１表面
に、アルミニウム層からなる配線幅１μｍ、膜厚１μｍ
の第１の配線パターン１２を形成する。
すように、素子領域の形成されたシリコン基板１１表面
に、アルミニウム層からなる配線幅１μｍ、膜厚１μｍ
の第１の配線パターン１２を形成する。
【００３０】この後、図４（ｂ） に示すように、ＣＶ
Ｄ法により第１の層間絶縁膜としての酸化シリコン膜１
３を形成する。このとき第１の配線パターン１２間の膜
厚Ａおよび第１の配線パターン１２の側壁の膜厚Ｂはそ
れぞれ６００ｎｍおよび４２０ｎｍとする。ここで異方
性エッチングで配線パターンが損傷を受けないようにす
るためには、第１の配線パターン１２の側壁の膜厚Ｂは
第１の配線パターン１２間の膜厚Ａの２分の１以上とな
るように堆積する必要がある。
Ｄ法により第１の層間絶縁膜としての酸化シリコン膜１
３を形成する。このとき第１の配線パターン１２間の膜
厚Ａおよび第１の配線パターン１２の側壁の膜厚Ｂはそ
れぞれ６００ｎｍおよび４２０ｎｍとする。ここで異方
性エッチングで配線パターンが損傷を受けないようにす
るためには、第１の配線パターン１２の側壁の膜厚Ｂは
第１の配線パターン１２間の膜厚Ａの２分の１以上とな
るように堆積する必要がある。
【００３１】次に、図４（ｃ） に示すように、この半
導体基板１１をエッチングチャンバー内に設置し、イオ
ンを基板表面に対する入射角がθ＝３１°となるように
照射し、イオンミリング法により酸化シリコン膜１３の
配線パターンの直上および側壁の一方の面をエッチング
する。この角度は配線と層間絶縁膜のシャドウイング効
果により配線直上の絶縁膜のみをエッチングし配線間間
隙に堆積した絶縁膜をエッチングしないようにするため
である。
導体基板１１をエッチングチャンバー内に設置し、イオ
ンを基板表面に対する入射角がθ＝３１°となるように
照射し、イオンミリング法により酸化シリコン膜１３の
配線パターンの直上および側壁の一方の面をエッチング
する。この角度は配線と層間絶縁膜のシャドウイング効
果により配線直上の絶縁膜のみをエッチングし配線間間
隙に堆積した絶縁膜をエッチングしないようにするため
である。
【００３２】続いて、図４（ｄ） に示すように、イオ
ンを基板表面に対する入射角がθ＝−１６．７°となる
ように照射し、イオンミリング法により酸化シリコン膜
１３の配線パターンの直上および側壁のもう一方の面を
エッチングし、配線パターンの直上の膜厚が２０ｎｍ程
度となるようにする。この角度も配線と層間絶縁膜のシ
ャドウイング効果により配線直上の絶縁膜のみをエッチ
ングし配線間間隙に堆積した絶縁膜をエッチングしない
ようにするためである。
ンを基板表面に対する入射角がθ＝−１６．７°となる
ように照射し、イオンミリング法により酸化シリコン膜
１３の配線パターンの直上および側壁のもう一方の面を
エッチングし、配線パターンの直上の膜厚が２０ｎｍ程
度となるようにする。この角度も配線と層間絶縁膜のシ
ャドウイング効果により配線直上の絶縁膜のみをエッチ
ングし配線間間隙に堆積した絶縁膜をエッチングしない
ようにするためである。
【００３３】このようにして第１の配線パターン１１の
間に堆積した酸化シリコン膜１３はエッチングされずに
膜厚６００ｎｍを維持しており、配線層パターン間間隙
アスペクト比Ｒｐ は、第１層配線パターニング直後は
Ｒｐ ＝１であったのに対し、エチ終了後は、Ｒｐ ＝
０．５８となっている。
間に堆積した酸化シリコン膜１３はエッチングされずに
膜厚６００ｎｍを維持しており、配線層パターン間間隙
アスペクト比Ｒｐ は、第１層配線パターニング直後は
Ｒｐ ＝１であったのに対し、エチ終了後は、Ｒｐ ＝
０．５８となっている。
【００３４】この後図４（ｅ） に示すように、ＣＶＤ
法によりこの上層に層間絶縁膜として膜厚２μｍ の第
２の酸化シリコン膜１４を堆積する。
法によりこの上層に層間絶縁膜として膜厚２μｍ の第
２の酸化シリコン膜１４を堆積する。
【００３５】そして、図４（ｆ） に示すように、この
第２の酸化シリコン膜１４上にレジスト（図示せず）を
塗布して平坦化しエッチバックを行い第１の配線層１１
上の膜厚が約１μｍ となるまでエッチングし、平坦化
を行う。
第２の酸化シリコン膜１４上にレジスト（図示せず）を
塗布して平坦化しエッチバックを行い第１の配線層１１
上の膜厚が約１μｍ となるまでエッチングし、平坦化
を行う。
【００３６】この様にして平坦な表面を得ることができ
る。したがってこの上層に形成される第２の配線パター
ンは高精度の微細加工が可能となり、段切れもなく信頼
性の高い多層配線を得ることが可能となる。
る。したがってこの上層に形成される第２の配線パター
ンは高精度の微細加工が可能となり、段切れもなく信頼
性の高い多層配線を得ることが可能となる。
【００３７】なお、前記実施例では、異方性エッチング
を用いた平坦化後に通常のエッチバックを行うようにし
たが、異方性エッチングを用いた平坦化で十分な平坦性
を得ることができれば、エッチバック工程を省略しても
良い。
を用いた平坦化後に通常のエッチバックを行うようにし
たが、異方性エッチングを用いた平坦化で十分な平坦性
を得ることができれば、エッチバック工程を省略しても
良い。
【００３８】また、この異方性エッチングを用いた平坦
化工程を繰り返し行うようにしてもよい。
化工程を繰り返し行うようにしてもよい。
【００３９】さらにまた、アスペクト比の大きい多層配
線の場合の上層にのみこの技術を用いても良いことはい
うまでもない。
線の場合の上層にのみこの技術を用いても良いことはい
うまでもない。
【００４０】また、前記実施例では異方性エッチングに
際し、イオンミリング法を用いたが、これに限定される
ことなく、ＲＩＥなど他の異方性エッチングを用いる用
にしてもよい。
際し、イオンミリング法を用いたが、これに限定される
ことなく、ＲＩＥなど他の異方性エッチングを用いる用
にしてもよい。
【００４１】また、半導体基板上の素子の分布が一様で
なく、配線の密な部分と疎な部分がある場合，密な部分
の平坦化のみにこの方法を用いるようにしてもよい。
なく、配線の密な部分と疎な部分がある場合，密な部分
の平坦化のみにこの方法を用いるようにしてもよい。
【００４２】さらに、配線層上への層間絶縁膜の形成に
ついて説明したが、第１の配線層の形成に先立ち層間絶
縁膜を形成する際の平坦化に用いるようにしてもよい。
ついて説明したが、第１の配線層の形成に先立ち層間絶
縁膜を形成する際の平坦化に用いるようにしてもよい。
【００４３】その他、本発明を逸脱しない範囲で適宜変
形可能である。
形可能である。
【００４４】
【発明の効果】以上説明してきたように、本発明によれ
ば、エッチングガスの活性種の平均自由行程λが、配線
部側壁から堆積している層間絶縁膜同志の間に形成され
る間隙よりも大きくなるように形成することにより、エ
ッチングガス中の活性種が配線層間間隙底部に堆積した
絶縁膜に到達しないように、エッチングガスのガス圧を
低くした等方性エッチングでエッチングするようにして
いるため、配線層間間隙底部に堆積した絶縁膜はエッチ
ングされず、配線層直上および配線部側壁から堆積して
いる層間絶縁膜のみがエッチングされ、配線パターン間
間隙のアスペクト比を小さくすることにより十分な平坦
化を達成でき、信頼性の高い配線の形成が可能となる。
ば、エッチングガスの活性種の平均自由行程λが、配線
部側壁から堆積している層間絶縁膜同志の間に形成され
る間隙よりも大きくなるように形成することにより、エ
ッチングガス中の活性種が配線層間間隙底部に堆積した
絶縁膜に到達しないように、エッチングガスのガス圧を
低くした等方性エッチングでエッチングするようにして
いるため、配線層間間隙底部に堆積した絶縁膜はエッチ
ングされず、配線層直上および配線部側壁から堆積して
いる層間絶縁膜のみがエッチングされ、配線パターン間
間隙のアスペクト比を小さくすることにより十分な平坦
化を達成でき、信頼性の高い配線の形成が可能となる。
【００４５】また上記第２の構成によれば斜め方向から
の方向性エッチングにより、配線層直上および配線部側
壁上部から堆積している層間絶縁膜のみがエッチングさ
れるようにしているため、配線パターン間間隙のアスペ
クト比を小さくすることにより十分な平坦化を達成でき
、信頼性の高い配線の形成が可能となる。
の方向性エッチングにより、配線層直上および配線部側
壁上部から堆積している層間絶縁膜のみがエッチングさ
れるようにしているため、配線パターン間間隙のアスペ
クト比を小さくすることにより十分な平坦化を達成でき
、信頼性の高い配線の形成が可能となる。
【図１】本発明の第１の実施例の半導体装置の製造工程
図。
図。
【図２】本発明の第１の実施例の半導体装置の製造工程
で用いられるエッチング装置を示す図。
で用いられるエッチング装置を示す図。
【図３】本発明の半導体装置の製造工程で用いられるエ
ッチング装置の変形例を示す図。
ッチング装置の変形例を示す図。
【図４】本発明の第２の実施例の半導体装置の製造工程
図。
図。
【図５】従来例のエッチバック法を示す説明図。
１１ シリコン基板
１２ 第１の配線層パターン
１３ 層間絶縁膜
１４ 層間絶縁膜
１５ エッチングガスの流れ
２２ プラズマ発生室
２３ 輸送管
２４ エッチングチャンバー
２５ プラズマ活性種
Claims (2)
- 【請求項１】 表面に凹凸のある半導体基板上に層間
絶縁膜を堆積する層間絶縁膜堆積工程と、エッチングガ
ス中の活性種の平均自由行程が次式を満たす程度にエッ
チングガスのガス圧を低くした等方性エッチングで前記
層間絶縁膜をエッチングし平坦化を行う平坦化工程とを
含むことを特徴とする半導体装置の製造方法。 λ≧Ｓ−２ｄ λ：平均自由行程 Ｓ：凸部間の間隙の最大幅 ｄ：堆積時の層間絶縁膜の膜厚 - 【請求項２】 表面に凹凸のある半導体基板表面に層
間絶縁膜を堆積する層間絶縁膜堆積工程と、前記半導体
基板上の斜め方向から方向性エッチングを行う平坦化工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6495391A JPH04299846A (ja) | 1991-03-28 | 1991-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6495391A JPH04299846A (ja) | 1991-03-28 | 1991-03-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04299846A true JPH04299846A (ja) | 1992-10-23 |
Family
ID=13272912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6495391A Pending JPH04299846A (ja) | 1991-03-28 | 1991-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04299846A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221179A (ja) * | 1994-02-05 | 1995-08-18 | Nec Corp | 半導体装置の製造方法 |
| EP0637062A3 (de) * | 1993-07-27 | 1995-09-06 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM. |
| JP2006318648A (ja) * | 2003-12-25 | 2006-11-24 | Tdk Corp | 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法 |
-
1991
- 1991-03-28 JP JP6495391A patent/JPH04299846A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0637062A3 (de) * | 1993-07-27 | 1995-09-06 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM. |
| JPH07221179A (ja) * | 1994-02-05 | 1995-08-18 | Nec Corp | 半導体装置の製造方法 |
| JP2006318648A (ja) * | 2003-12-25 | 2006-11-24 | Tdk Corp | 凹凸パターンの凹部充填方法及び磁気記録媒体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7871908B2 (en) | Method of manufacturing semiconductor device | |
| US6627557B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| JPH0563940B2 (ja) | ||
| KR20010098774A (ko) | 반도체 장치와 그 제조 방법 | |
| US6627554B1 (en) | Semiconductor device manufacturing method | |
| US6734561B2 (en) | Semiconductor device and a method of producing the same | |
| JP2695689B2 (ja) | 多層層間絶縁膜のエッチング方法 | |
| JPH04299846A (ja) | 半導体装置の製造方法 | |
| JP3190830B2 (ja) | 半導体装置の製造方法 | |
| JPH06124948A (ja) | 配線形成方法 | |
| US7119011B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20070163995A1 (en) | Plasma processing method, apparatus and storage medium | |
| JPH03154331A (ja) | 導電層形成方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP3196847B2 (ja) | 配線構造及びその製造方法 | |
| US5858874A (en) | Method of fabricating semiconductor device having step of forming plug in contact hole | |
| KR100960921B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH08236619A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0239551A (ja) | 半導体装置の製造方法 | |
| JP3019812B2 (ja) | 半導体集積回路の配線の製造方法 | |
| JP2820023B2 (ja) | 半導体装置の製造方法 | |
| Grivna et al. | A new global planarization technique using in situ isotropic photoresist mask erosion |