JPH0612821B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0612821B2 JPH0612821B2 JP56194992A JP19499281A JPH0612821B2 JP H0612821 B2 JPH0612821 B2 JP H0612821B2 JP 56194992 A JP56194992 A JP 56194992A JP 19499281 A JP19499281 A JP 19499281A JP H0612821 B2 JPH0612821 B2 JP H0612821B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- drain
- region
- impurity
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 本発明は高速度動作の可能な新規半導体装置の構造に関
するものである。
するものである。
能動半導体装置の１つとしてＭＯＳ（Metal Oxide Semi
conductor）トランジスタがあるが、その構造の単純性
及び製造プロセスが比較的簡単なことにより、集積回路
の構成素子として広く用いられており、集積回路を高集
積化すべく素子寸法の縮小が計られ、また動作の高速化
が計られている。
conductor）トランジスタがあるが、その構造の単純性
及び製造プロセスが比較的簡単なことにより、集積回路
の構成素子として広く用いられており、集積回路を高集
積化すべく素子寸法の縮小が計られ、また動作の高速化
が計られている。
第１図に従来構造のＭＯＳトランジスタの概略構造及び
動作を説明する模式図を示す。第１図において１は一導
電型を有する半導体基板、２は該基板１と異る第２の導
電型を有する不純物含有領域、３は該不純物含有領域２
と同じ導電型を有する不純物含有領域、４は基板１の上
に形成された絶縁膜、５はゲート電極である。なお、電
気回路における表現では不純物含有領域２はソース、不
純物含有領域３はドレイン電極、５はゲート電極と呼ば
れている。
動作を説明する模式図を示す。第１図において１は一導
電型を有する半導体基板、２は該基板１と異る第２の導
電型を有する不純物含有領域、３は該不純物含有領域２
と同じ導電型を有する不純物含有領域、４は基板１の上
に形成された絶縁膜、５はゲート電極である。なお、電
気回路における表現では不純物含有領域２はソース、不
純物含有領域３はドレイン電極、５はゲート電極と呼ば
れている。
半導体基板１にＰ型を用いてこのＭＯＳトランジスタの
動作を説明すると次のようになる。基板１とソース２を
零電位とし、ドレイン３には正電圧が印加されている。
いま、ゲート５に負の電圧を加え基板表面に反転層が形
成されないようにすると、ソース２とドレイン３との間
の半導体基板１の表面にはソース及びドレインにおける
多数キャリアである電子がほとんど存在しないため、ソ
ース２とドレイン３との間には電流は流れない。さて、
ゲート５にしきい値以上の正電圧を加え基板表面に反転
層を形成すると、反転層内には電子が多数存在するため
ソース２とドレインとの間は電子の移動による電流が流
れるようになる。しかし、この２つの状態はステップ状
に変わるのではなくゲート電圧がしきい値近傍である場
合には基板表面には弱い反転層が形成され、ソース２と
ドレイン３との間には該反転層内の電子の数に限定され
た電流（ドレイン電流）が流れる。このように、ドレイ
ン電流がゲート電圧の変化と共に変化する弱反転領域が
存在する。
動作を説明すると次のようになる。基板１とソース２を
零電位とし、ドレイン３には正電圧が印加されている。
いま、ゲート５に負の電圧を加え基板表面に反転層が形
成されないようにすると、ソース２とドレイン３との間
の半導体基板１の表面にはソース及びドレインにおける
多数キャリアである電子がほとんど存在しないため、ソ
ース２とドレイン３との間には電流は流れない。さて、
ゲート５にしきい値以上の正電圧を加え基板表面に反転
層を形成すると、反転層内には電子が多数存在するため
ソース２とドレインとの間は電子の移動による電流が流
れるようになる。しかし、この２つの状態はステップ状
に変わるのではなくゲート電圧がしきい値近傍である場
合には基板表面には弱い反転層が形成され、ソース２と
ドレイン３との間には該反転層内の電子の数に限定され
た電流（ドレイン電流）が流れる。このように、ドレイ
ン電流がゲート電圧の変化と共に変化する弱反転領域が
存在する。
第２は従来構造ＭＯＳトランジスタのゲート電圧(VG)に
対するドレイン電流（log Ib）の弱反転特性である。第
２図において実線は従来構造ＭＯＳトランジスタの特
性、点線は理想的なスイッチングトランジスタの特性、
ａはソース２およびドレイン３の接合におけるリーク電
流が流れる領域、ｂは弱反転領域、VTはしきい値電圧、
ｃは大きなドレイン電流が流れ得る反転層が形成されて
いる強反転領域である。スイッチング動作としてはａと
ｃの二領域を用いるだけでｂは本質的には不要である。
しかし、実際上これを除去することは困難である。ＭＯ
Ｓトランジスタが微細化され、動作電圧が低くなると、
遷移領域ｂは狭くならないためにａとｃの各領域の動作
マージンが狭くなる。したがって遷移領域の存在しない
特性（点線）が実現できれば極めて有効である。
対するドレイン電流（log Ib）の弱反転特性である。第
２図において実線は従来構造ＭＯＳトランジスタの特
性、点線は理想的なスイッチングトランジスタの特性、
ａはソース２およびドレイン３の接合におけるリーク電
流が流れる領域、ｂは弱反転領域、VTはしきい値電圧、
ｃは大きなドレイン電流が流れ得る反転層が形成されて
いる強反転領域である。スイッチング動作としてはａと
ｃの二領域を用いるだけでｂは本質的には不要である。
しかし、実際上これを除去することは困難である。ＭＯ
Ｓトランジスタが微細化され、動作電圧が低くなると、
遷移領域ｂは狭くならないためにａとｃの各領域の動作
マージンが狭くなる。したがって遷移領域の存在しない
特性（点線）が実現できれば極めて有効である。
本発明は、かかる従来のＭＯＳトランジスタの持つ欠点
を除去し、高速動作及び高密度化が可能な新しい動作原
理に基づく新規半導体装置を提供するものである。
を除去し、高速動作及び高密度化が可能な新しい動作原
理に基づく新規半導体装置を提供するものである。
その要旨は、半導体基板と、該半導体基板表面の一部に
設けられた当該基板と同じ導電型で基板との接合におけ
る不純物分布が急峻な第１の縮退した高濃度不純物含有
領域と、前記半導体基板表面の他の一部に設けられた当
該基板と異る第２の導電型を有し基板との接合における
不純物分布が急峻な第２の縮退した高濃度不純物含有領
域と、前記第１と第２の縮退した高濃度不純物含有領域
との間の半導体基板上全体に絶縁膜を介して設けられた
ゲート電極とからなり、該ゲート電極下の半導体基板表
面に形成する高濃度キャリア領域と第１または第２の縮
退した高濃度不純物含有領域間のトンネル電流を制御す
る半導体装置を提供するものである。この半導体装置に
おいてはゲート電極にかける電圧によって、第１と第２
の高濃度不純物領域との間に流れるトンネル電流を制御
し、従来構造のような繊維領域を持たない特性を実現す
ることが可能となる。
設けられた当該基板と同じ導電型で基板との接合におけ
る不純物分布が急峻な第１の縮退した高濃度不純物含有
領域と、前記半導体基板表面の他の一部に設けられた当
該基板と異る第２の導電型を有し基板との接合における
不純物分布が急峻な第２の縮退した高濃度不純物含有領
域と、前記第１と第２の縮退した高濃度不純物含有領域
との間の半導体基板上全体に絶縁膜を介して設けられた
ゲート電極とからなり、該ゲート電極下の半導体基板表
面に形成する高濃度キャリア領域と第１または第２の縮
退した高濃度不純物含有領域間のトンネル電流を制御す
る半導体装置を提供するものである。この半導体装置に
おいてはゲート電極にかける電圧によって、第１と第２
の高濃度不純物領域との間に流れるトンネル電流を制御
し、従来構造のような繊維領域を持たない特性を実現す
ることが可能となる。
以下本発明の動作原理を実施例図面を参照して詳細に説
明する。
明する。
第３図は本発明の一実施例を示す断面模式図である。第
３図において第１図と同じ番号のものは第１図と同等物
で同一機能を示す。11は一導電型を有する基板、12は該
基板11と同じ導電性を有する第１の縮退した高濃度不純
物含有領域、13は該高濃度不純物含有領域12とは異る第
２の導電型を有する第２の縮退した高濃度不純物含有領
域である。２つの縮退した高濃度不純物含有領域12、13
の基板１との接合における不純物濃度は１×1019cm-3以
上でその分布はステップ状であることが望ましい。この
実現は容易ではないが、基板１表面に拡散定数の小さい
砒素をイオンインプランテーションして接合を作る場
合、表面濃度１×1021cm-3で接合深さ0.3μｍであれば
ほぼこの条件を満足する。なお、２つの縮退した高濃度
不純物含有領域12、13はそれぞれソース、ドレインと呼
ぶ。
３図において第１図と同じ番号のものは第１図と同等物
で同一機能を示す。11は一導電型を有する基板、12は該
基板11と同じ導電性を有する第１の縮退した高濃度不純
物含有領域、13は該高濃度不純物含有領域12とは異る第
２の導電型を有する第２の縮退した高濃度不純物含有領
域である。２つの縮退した高濃度不純物含有領域12、13
の基板１との接合における不純物濃度は１×1019cm-3以
上でその分布はステップ状であることが望ましい。この
実現は容易ではないが、基板１表面に拡散定数の小さい
砒素をイオンインプランテーションして接合を作る場
合、表面濃度１×1021cm-3で接合深さ0.3μｍであれば
ほぼこの条件を満足する。なお、２つの縮退した高濃度
不純物含有領域12、13はそれぞれソース、ドレインと呼
ぶ。
半導体基板11にＰ型を用いてこの新規半導体装置の動作
を説明すると次のようになる。ソース12とドレイン13の
間のバイアス電圧（ドレイン電圧）は、ｐ−ｎの接合が
逆バイアスとなるようソース12は零電位、ドレイン13が
正電圧となっている。なお、基板１は電極を接続しない
がその電位はほぼソース12の電位で決まる。いま、ゲー
ト電極５の電圧の絶対値が小さく、基板表面に蓄積層又
は反転層の高濃度キャリヤ領域が形成されてないとする
と、基板11とドレイン13とのｐ−n+接合において厚い空
乏層が基板11内に形成されるので、ソース12とドレイン
13の間を電流（ドレイン電流）は流れない。一方、ゲー
ト電極５に充分に大きい負電圧を印加し、基板表面に高
濃度の正孔蓄積層を形成すると、基板表面における該蓄
積層とドレイン13との接合は等価的なp+−n+トンネル接
合となり、表面における空乏層はほとんど広がらず、こ
の接合は高電界となる。この空乏層の幅が数十Å以下と
なるとこの空乏層内をキャリアはトンネルで通過でき、
ソース12とドレイン13の間にトンネル電流が流れるよう
になる。またゲート電極５にしきい値電圧より高い電圧
を印加し、基板表面に高濃度の電子の反転層を形成する
と、該反転層とドレイン13とは接続され、基板表面にお
ける接合はソース12と前記反転層との間に形成され等価
的なp++n+トンネル接合となり、表面における空乏層は
ほとんど広がらずこの接合は高電界となる。この結果、
該接合において前述の蓄積層とドレイン13との接合と同
様キャリアのトンネルが起こり、ソース12とドレイン13
の間にトンネル電流が流れるようになる。このようにゲ
ート電圧によりドレイン電流を制御することができる。
を説明すると次のようになる。ソース12とドレイン13の
間のバイアス電圧（ドレイン電圧）は、ｐ−ｎの接合が
逆バイアスとなるようソース12は零電位、ドレイン13が
正電圧となっている。なお、基板１は電極を接続しない
がその電位はほぼソース12の電位で決まる。いま、ゲー
ト電極５の電圧の絶対値が小さく、基板表面に蓄積層又
は反転層の高濃度キャリヤ領域が形成されてないとする
と、基板11とドレイン13とのｐ−n+接合において厚い空
乏層が基板11内に形成されるので、ソース12とドレイン
13の間を電流（ドレイン電流）は流れない。一方、ゲー
ト電極５に充分に大きい負電圧を印加し、基板表面に高
濃度の正孔蓄積層を形成すると、基板表面における該蓄
積層とドレイン13との接合は等価的なp+−n+トンネル接
合となり、表面における空乏層はほとんど広がらず、こ
の接合は高電界となる。この空乏層の幅が数十Å以下と
なるとこの空乏層内をキャリアはトンネルで通過でき、
ソース12とドレイン13の間にトンネル電流が流れるよう
になる。またゲート電極５にしきい値電圧より高い電圧
を印加し、基板表面に高濃度の電子の反転層を形成する
と、該反転層とドレイン13とは接続され、基板表面にお
ける接合はソース12と前記反転層との間に形成され等価
的なp++n+トンネル接合となり、表面における空乏層は
ほとんど広がらずこの接合は高電界となる。この結果、
該接合において前述の蓄積層とドレイン13との接合と同
様キャリアのトンネルが起こり、ソース12とドレイン13
の間にトンネル電流が流れるようになる。このようにゲ
ート電圧によりドレイン電流を制御することができる。
本発明はこのような原理によっているため、キャリアの
トンネルが起こるまでは全く電流が流れず、第２図ｂの
ような弱反転領域は存在せず、第２図の理想特性（点
線）に近い特性が得られる。ただし、本発明による半導
体装置では素子の導通状態で電流を制限する機構が無い
ので、この電流制限のための抵抗、又は能動デバイスの
特価的な抵抗を直列に入れておくのが望ましい。
トンネルが起こるまでは全く電流が流れず、第２図ｂの
ような弱反転領域は存在せず、第２図の理想特性（点
線）に近い特性が得られる。ただし、本発明による半導
体装置では素子の導通状態で電流を制限する機構が無い
ので、この電流制限のための抵抗、又は能動デバイスの
特価的な抵抗を直列に入れておくのが望ましい。
本発明による新規半導体装置においては微細化及び高速
化が計れる可能性を有するが、この他に従来の能動半導
体装置にないいくつかの特徴を有している。第１は動作
がゲート電圧に関して両極性であることであり、第２は
基板の導電型によらず同一プロセスで形成できることで
あり、第３はドレイン電流がトンネル効果により電流が
流れるため、ドレイン電圧に対するドレイン電流の特性
は非飽和特性であることである。
化が計れる可能性を有するが、この他に従来の能動半導
体装置にないいくつかの特徴を有している。第１は動作
がゲート電圧に関して両極性であることであり、第２は
基板の導電型によらず同一プロセスで形成できることで
あり、第３はドレイン電流がトンネル効果により電流が
流れるため、ドレイン電圧に対するドレイン電流の特性
は非飽和特性であることである。
以上、本発明による新規半導体装置の構造及び動作につ
いてｐ型基板を用いて説明してきたが、基板をｎ型にし
た場合も同様に実現できることは明らかである。また、
半導体基板の替りに薄膜又は厚膜半導体で構成しても本
発明による新規半導体装置が実現できることも明らであ
る。
いてｐ型基板を用いて説明してきたが、基板をｎ型にし
た場合も同様に実現できることは明らかである。また、
半導体基板の替りに薄膜又は厚膜半導体で構成しても本
発明による新規半導体装置が実現できることも明らであ
る。
第１図は従来構造ＭＯＳトランジスタの模式図であり、
１は一導電型を有する半導体基板、２は該基板１と異る
第２の導電型を有する不純物含有領域、３は該不純物含
有領域２と同じ極性を有する不純物含有領域、４は基板
１の上に形成された絶縁膜、５はゲート電極である。 第２図は従来構造ＭＯＳトランジスタのドレイン電圧に
対するドレイン電流の弱反転特性であり、実線は従来構
造ＭＯＳトランジスタの特性、点線は理想的なスイッチ
ングトランジスタの特性、ａはソースおよびドレインの
接合リーク電流の流れる領域、ｂは弱反転領域、ＶＴは
しきい値電圧、ｃは強反転領域である。 第３図は本発明の一実施例を示す断面模式図であり、第
１図の同じ番号のものは同等物で同一機能を示し、11は
一導電型を有する基板、12は該基板と同じ導電型を有す
る第１の縮退した高濃度不純物含有領域、13は該高濃度
不純物含有領域12とは異る第２の導電型を有する第２の
縮退した高濃度不純物領域である。
１は一導電型を有する半導体基板、２は該基板１と異る
第２の導電型を有する不純物含有領域、３は該不純物含
有領域２と同じ極性を有する不純物含有領域、４は基板
１の上に形成された絶縁膜、５はゲート電極である。 第２図は従来構造ＭＯＳトランジスタのドレイン電圧に
対するドレイン電流の弱反転特性であり、実線は従来構
造ＭＯＳトランジスタの特性、点線は理想的なスイッチ
ングトランジスタの特性、ａはソースおよびドレインの
接合リーク電流の流れる領域、ｂは弱反転領域、ＶＴは
しきい値電圧、ｃは強反転領域である。 第３図は本発明の一実施例を示す断面模式図であり、第
１図の同じ番号のものは同等物で同一機能を示し、11は
一導電型を有する基板、12は該基板と同じ導電型を有す
る第１の縮退した高濃度不純物含有領域、13は該高濃度
不純物含有領域12とは異る第２の導電型を有する第２の
縮退した高濃度不純物領域である。
Claims (1)
- 【請求項１】半導体基板と、該半導体基板表面の一部に
設けられた当該基板と同じ導電型で基板との接合におけ
る不純物分布が急峻な第１の縮退した高濃度不純物含有
領域と、前記半導体基板表面の他の一部に設けられた当
該基板と逆導電型で基板との接合における不純物分布が
急峻な第２の縮退した高濃度不純物含有領域と、前記第
１と第２の縮退した高濃度不純物含有領域との間の半導
体基板上全体に絶縁膜を介して設けられた電極とからな
り、該電極下の半導体基板表面に形成する高濃度キャリ
ア領域と第１または第２の縮退した高濃度不純物含有領
域間のトンネル電流を制御することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194992A JPH0612821B2 (ja) | 1981-12-03 | 1981-12-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56194992A JPH0612821B2 (ja) | 1981-12-03 | 1981-12-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896766A JPS5896766A (ja) | 1983-06-08 |
| JPH0612821B2 true JPH0612821B2 (ja) | 1994-02-16 |
Family
ID=16333730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56194992A Expired - Lifetime JPH0612821B2 (ja) | 1981-12-03 | 1981-12-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612821B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425175A (ja) * | 1990-05-21 | 1992-01-28 | Canon Inc | ダイオード |
| JP2701583B2 (ja) * | 1991-03-05 | 1998-01-21 | 日本電気株式会社 | トンネルトランジスタ及びその製造方法 |
| JP2773474B2 (ja) * | 1991-08-06 | 1998-07-09 | 日本電気株式会社 | 半導体装置 |
-
1981
- 1981-12-03 JP JP56194992A patent/JPH0612821B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5896766A (ja) | 1983-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773487B2 (ja) | トンネルトランジスタ | |
| JP2773474B2 (ja) | 半導体装置 | |
| US4009483A (en) | Implementation of surface sensitive semiconductor devices | |
| US4839703A (en) | High speed and power transistor | |
| JPH02307274A (ja) | 半導体装置 | |
| JPH0612821B2 (ja) | 半導体装置 | |
| US4910562A (en) | Field induced base transistor | |
| US3493824A (en) | Insulated-gate field effect transistors utilizing a high resistivity substrate | |
| JPS5921170B2 (ja) | Ｍｏｓ型半導体装置 | |
| US5331194A (en) | Bipolar static induction transistor | |
| US4829349A (en) | Transistor having voltage-controlled thermionic emission | |
| JPS6123669B2 (ja) | ||
| US3500138A (en) | Bipolar mos field effect transistor | |
| JPH0411780A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS6241428B2 (ja) | ||
| JPH0359579B2 (ja) | ||
| JPH01238062A (ja) | アノードショート型導電変調ｍｏｓｆｅｔ | |
| JP2608976B2 (ja) | 半導体装置 | |
| JPH0728035B2 (ja) | 半導体装置 | |
| US5416339A (en) | Semiconductor device having electrode for collecting electric charge in channel region | |
| JPS6349392B2 (ja) | ||
| JPH0728034B2 (ja) | 半導体装置 | |
| KR100192966B1 (ko) | 모스 콘트롤 다이오드 및 그 제조방법 | |
| JPH07106581A (ja) | 半導体装置 | |
| JPS626670B2 (ja) |