JPH0728034B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0728034B2 JPH0728034B2 JP57018618A JP1861882A JPH0728034B2 JP H0728034 B2 JPH0728034 B2 JP H0728034B2 JP 57018618 A JP57018618 A JP 57018618A JP 1861882 A JP1861882 A JP 1861882A JP H0728034 B2 JPH0728034 B2 JP H0728034B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- containing region
- concentration
- region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
Description
【発明の詳細な説明】 本発明は高速度動作の可能な新規半導体装置の構造に関
するものである。
するものである。
能動半導体装置の１つとしてMOS（Metal Oxide Semicon
ductor）トランジスタがあるが、その構造の単純性及び
製造プロセスが比較的簡単なことにより、集積回路の構
成素子として広く用いられており、集積回路を高集積化
すべく素子寸法の縮小が計られ、また動作の高速化が計
られている。
ductor）トランジスタがあるが、その構造の単純性及び
製造プロセスが比較的簡単なことにより、集積回路の構
成素子として広く用いられており、集積回路を高集積化
すべく素子寸法の縮小が計られ、また動作の高速化が計
られている。
第１図に従来構造のMOSトランジスタの概略構造及び動
作を説明する模式図を示す。第１図において１は一導電
型を有する半導体基板、２は該基板１と異る第２の導電
型を有する不純物含有領域、３は該不純物含有領域２と
同じ導電型を有する不純物含有領域、４は基板１の上に
形成された絶縁膜、５はゲート電極である。なお、電気
回路における表現では不純物含有領域２はソース、不純
物含有領域３はドレイン電極、５はゲート電極と呼ばれ
ている。
作を説明する模式図を示す。第１図において１は一導電
型を有する半導体基板、２は該基板１と異る第２の導電
型を有する不純物含有領域、３は該不純物含有領域２と
同じ導電型を有する不純物含有領域、４は基板１の上に
形成された絶縁膜、５はゲート電極である。なお、電気
回路における表現では不純物含有領域２はソース、不純
物含有領域３はドレイン電極、５はゲート電極と呼ばれ
ている。
半導体基板１にＰ型を用いてこのMOSトランジスタの動
作を説明すると次のようになる。基板１とソース２を零
電位とし、ドレイン３には正電圧が印加されている。い
ま、ゲート５に負の電圧を加え基板表面に反転層が形成
されないようにすると、ソース２とドレイン３との間の
半導体基板１の表面にはソース及びドレインにおける多
数キャリアである電子がほとんど存在しないため、ソー
ス２とドレイン３との間には電流は流れない。さて、ゲ
ート５にしきい値以上の正電圧を加え基板表面に反転層
を形成すると、反転層内には電子が多数存在するためソ
ース２とドレインとの間は電子の移動による電流が流れ
るようになる。しかし、この２つの状態はステップ状に
変わるのではなく、ゲート電圧がしきい値近傍である場
合には基板表面には弱い反転層が形成され、ソース２と
ドレイン３との間には該反転層内の電子の数に制限され
た電流（ドレイン電流）が流れる。このように、ドレイ
ン電流がゲート電圧の変化と共に変化する弱反転領域が
存在する。
作を説明すると次のようになる。基板１とソース２を零
電位とし、ドレイン３には正電圧が印加されている。い
ま、ゲート５に負の電圧を加え基板表面に反転層が形成
されないようにすると、ソース２とドレイン３との間の
半導体基板１の表面にはソース及びドレインにおける多
数キャリアである電子がほとんど存在しないため、ソー
ス２とドレイン３との間には電流は流れない。さて、ゲ
ート５にしきい値以上の正電圧を加え基板表面に反転層
を形成すると、反転層内には電子が多数存在するためソ
ース２とドレインとの間は電子の移動による電流が流れ
るようになる。しかし、この２つの状態はステップ状に
変わるのではなく、ゲート電圧がしきい値近傍である場
合には基板表面には弱い反転層が形成され、ソース２と
ドレイン３との間には該反転層内の電子の数に制限され
た電流（ドレイン電流）が流れる。このように、ドレイ
ン電流がゲート電圧の変化と共に変化する弱反転領域が
存在する。
第２図は従来構造MOSトランジスタのゲート電圧（VG）
に対するドレイン電流（log Ib）の弱反転特性である。
第２図において実線は従来構造MOSトランジスタの特
性、点線は理想的なスイッチングトランジスタの特性、
ａはソース２およびドレイン３の接合におけるリーク電
流が流れる領域、ｂは弱反転領域、VTはしきい値電圧、
ｃは大きなドレイン電流が流れ得る反転層が形成されて
いる強反転領域である。スイッチング動作としてはａと
ｃの二領域を用いるだけでｂは本質的には不要である。
しかし、実際上これを除去することは困難である。MOS
トランジスタが微細化され、動作電圧が低くなると、弱
反転領域ｂは狭くならないためにａとｃの各領域の動作
マージンが狭くなる。したがって弱反転領域ｂの存在し
ない特性（点線）が実現できれば極めて有効である。
に対するドレイン電流（log Ib）の弱反転特性である。
第２図において実線は従来構造MOSトランジスタの特
性、点線は理想的なスイッチングトランジスタの特性、
ａはソース２およびドレイン３の接合におけるリーク電
流が流れる領域、ｂは弱反転領域、VTはしきい値電圧、
ｃは大きなドレイン電流が流れ得る反転層が形成されて
いる強反転領域である。スイッチング動作としてはａと
ｃの二領域を用いるだけでｂは本質的には不要である。
しかし、実際上これを除去することは困難である。MOS
トランジスタが微細化され、動作電圧が低くなると、弱
反転領域ｂは狭くならないためにａとｃの各領域の動作
マージンが狭くなる。したがって弱反転領域ｂの存在し
ない特性（点線）が実現できれば極めて有効である。
本発明の目的は、かかる従来のMOSトランジスタの持つ
欠点を除去し、高速動作及び高密度化が可能な新しい動
作原理に基づく新規な半導体装置を提供することにあ
る。
欠点を除去し、高速動作及び高密度化が可能な新しい動
作原理に基づく新規な半導体装置を提供することにあ
る。
本発明によれば半導体基板と該半導体基板表面の一部に
設けられた当該基板と同型で急峻な不純物分布を有する
第１の縮退した高濃度不純物含有領域と、前記半導体基
板表面の他の一部に設けられた当該基板と異る第２の導
電型を有する第２の高濃度不純物含有領域と、前記第１
と第２の高濃度不純物含有領域との間の半導体基板表面
に絶縁膜を介して設けられた電極と、少くとも前記半導
体基板表面の一部において該電極下の第２の高濃度不純
物含有領域と前記半導体基板との境界線を含み、該境界
線から離れるに従い不純物濃度が第２の高濃度不純物含
有領域と同程度の不純物濃度からゆるやかに減少してい
る第２の高濃度不純物含有領域と同型の不純物含有領域
とで構成されており、電極下の半導体基板表面に形成す
る高濃度キャリア領域と第１の縮退した高濃度不純物領
域間のトンネル電流を制御することを特徴とする半導体
装置が得られる。
設けられた当該基板と同型で急峻な不純物分布を有する
第１の縮退した高濃度不純物含有領域と、前記半導体基
板表面の他の一部に設けられた当該基板と異る第２の導
電型を有する第２の高濃度不純物含有領域と、前記第１
と第２の高濃度不純物含有領域との間の半導体基板表面
に絶縁膜を介して設けられた電極と、少くとも前記半導
体基板表面の一部において該電極下の第２の高濃度不純
物含有領域と前記半導体基板との境界線を含み、該境界
線から離れるに従い不純物濃度が第２の高濃度不純物含
有領域と同程度の不純物濃度からゆるやかに減少してい
る第２の高濃度不純物含有領域と同型の不純物含有領域
とで構成されており、電極下の半導体基板表面に形成す
る高濃度キャリア領域と第１の縮退した高濃度不純物領
域間のトンネル電流を制御することを特徴とする半導体
装置が得られる。
前記本発明は、基板表面に設けられたp-n接合の空乏層
の厚さをこの接合上に設けたゲート電極により変化さ
せ、この接合間を流れるトンネル電流を制御するという
動作原理に基づく新規な半導体装置である。
の厚さをこの接合上に設けたゲート電極により変化さ
せ、この接合間を流れるトンネル電流を制御するという
動作原理に基づく新規な半導体装置である。
以下本発明について実施例を示す図面を参照して詳細に
説明する。
説明する。
第３図は本発明の一実施例を示す断面模式図である。第
３図において第１図と同じ番号のものは第１図と同等物
で同一機能を示す。11は一導電型を有する半導体基板、
12は該基板11と同じ導電型で急峻な不純物分布を有する
第１の縮退した高濃度不純物含有領域、13は該高濃度不
純物含有領域12と異る導電型を有する第２の高濃度不純
物含有領域、14は該高濃度不純物含有領域13を含む領域
に設けられ当該高濃度不純物含有領域13から離れるに従
い不純物濃度が当該高濃度不純物含有領域13と同じ不純
物濃度からゆるやかに減少している当該高濃度不純物含
有領域13と同型の不純物含有領域である。２つの高濃度
不純物含有領域12,13の不純物濃度は１×1019cm-3以上
であり、第１の高濃度不純物含有領域12と基板11との接
合における不純物濃度分布はステップ状であることが望
ましい。基板11表面に拡散定数の小さい砒素等のイオン
をイオンインプランテーションすれば、表面濃度１×10
21cm-3で接合深さ0.3μｍのほぼステップとみなせる接
合が完成する。なお、２つの高濃度不純物含有領域12,1
3はそれぞれソース，ドレインと呼ぶ。また、不純物含
有領域14の不純物濃度がゆるやかに変化している領域の
長さは0.1μｍ以上であることが望ましい。不純物含有
領域14はソース，ドレイン形成前にドレイン部に拡散定
数の大きいリン等のイオンをイオンインプランテーショ
ンし、熱処理で傾斜接合を作ることにより実現できる。
３図において第１図と同じ番号のものは第１図と同等物
で同一機能を示す。11は一導電型を有する半導体基板、
12は該基板11と同じ導電型で急峻な不純物分布を有する
第１の縮退した高濃度不純物含有領域、13は該高濃度不
純物含有領域12と異る導電型を有する第２の高濃度不純
物含有領域、14は該高濃度不純物含有領域13を含む領域
に設けられ当該高濃度不純物含有領域13から離れるに従
い不純物濃度が当該高濃度不純物含有領域13と同じ不純
物濃度からゆるやかに減少している当該高濃度不純物含
有領域13と同型の不純物含有領域である。２つの高濃度
不純物含有領域12,13の不純物濃度は１×1019cm-3以上
であり、第１の高濃度不純物含有領域12と基板11との接
合における不純物濃度分布はステップ状であることが望
ましい。基板11表面に拡散定数の小さい砒素等のイオン
をイオンインプランテーションすれば、表面濃度１×10
21cm-3で接合深さ0.3μｍのほぼステップとみなせる接
合が完成する。なお、２つの高濃度不純物含有領域12,1
3はそれぞれソース，ドレインと呼ぶ。また、不純物含
有領域14の不純物濃度がゆるやかに変化している領域の
長さは0.1μｍ以上であることが望ましい。不純物含有
領域14はソース，ドレイン形成前にドレイン部に拡散定
数の大きいリン等のイオンをイオンインプランテーショ
ンし、熱処理で傾斜接合を作ることにより実現できる。
半導体基板11にＰ型を用いてこの新規半導体装置の動作
を説明すると次のようになる。簡単のため、半導体基板
11の表面は熱平衡状態でフラットバンド状態になってい
るとする。ソース12とドレイン13の間のバイアス電圧
（ドレイン電圧）は、p-n接合が逆バイアスとなるよう
ソース12をアース電位とし、ドレイン13が正電位となる
ようにかける。なお、基板11はソースとP-P+接合を作っ
ているので、その電位はほぼアース電位に設定される。
いま、ゲート電極５の電圧の絶対値が小さく、基板表面
に蓄積層又は反転層の高濃度キャリア領域が形成されて
いないとすると、基板11とドレイン13の回りの不純物含
有領域14とのp-n接合において厚い空乏層が基板11およ
び不純物含有領域14内に形成されるので、ソース12とド
レイン13との間を電流（ドレイン電流）は流れない。一
方、ゲート電極５にしきい値電圧より高い正電圧を印加
し、基板表面に高濃度の電子の反転層を形成すると、該
反転層とドレイン13とは接続され、基板表面における該
反転層とソース12との接合は等価的なP+-n+トンネル接
合となり、表面における空乏層はほとんど広がらず、こ
の接合は高電界となる。この空乏層の幅が数十Å以下と
なるとこの空乏層内をキャリアはトンネルで通過でき、
ソース12とドレイン13の間にトンネル電流が流れるよう
になる。また、ゲート電極５に充分大きな負電圧を印加
し、基板表面に高濃度の正孔の蓄積層を形成すると、該
蓄積層とソース12とは接続され、基板表面における接合
はドレイン13およびこの回りの不純物含有領域14と前記
蓄積層との間に形成されるが、厚い空乏層が不純物含有
領域14内に広がるため、ソース12とドレイン13との間に
電流は流れない。このようにゲート電圧によりドレイン
電流を制御することができる。
を説明すると次のようになる。簡単のため、半導体基板
11の表面は熱平衡状態でフラットバンド状態になってい
るとする。ソース12とドレイン13の間のバイアス電圧
（ドレイン電圧）は、p-n接合が逆バイアスとなるよう
ソース12をアース電位とし、ドレイン13が正電位となる
ようにかける。なお、基板11はソースとP-P+接合を作っ
ているので、その電位はほぼアース電位に設定される。
いま、ゲート電極５の電圧の絶対値が小さく、基板表面
に蓄積層又は反転層の高濃度キャリア領域が形成されて
いないとすると、基板11とドレイン13の回りの不純物含
有領域14とのp-n接合において厚い空乏層が基板11およ
び不純物含有領域14内に形成されるので、ソース12とド
レイン13との間を電流（ドレイン電流）は流れない。一
方、ゲート電極５にしきい値電圧より高い正電圧を印加
し、基板表面に高濃度の電子の反転層を形成すると、該
反転層とドレイン13とは接続され、基板表面における該
反転層とソース12との接合は等価的なP+-n+トンネル接
合となり、表面における空乏層はほとんど広がらず、こ
の接合は高電界となる。この空乏層の幅が数十Å以下と
なるとこの空乏層内をキャリアはトンネルで通過でき、
ソース12とドレイン13の間にトンネル電流が流れるよう
になる。また、ゲート電極５に充分大きな負電圧を印加
し、基板表面に高濃度の正孔の蓄積層を形成すると、該
蓄積層とソース12とは接続され、基板表面における接合
はドレイン13およびこの回りの不純物含有領域14と前記
蓄積層との間に形成されるが、厚い空乏層が不純物含有
領域14内に広がるため、ソース12とドレイン13との間に
電流は流れない。このようにゲート電圧によりドレイン
電流を制御することができる。
本発明はこのような原理によっているため、従来MOSト
ランジスタと同様に動作がゲート電圧に関して単極性で
あり、キャリアのトンネルが起こるまでは全く電流が流
れず、第２図（ｂ）のような弱反転領域は存在せず、第
２図の理想特性（点線）に近い特性が得られる。ただ
し、本発明による半導体装置では素子の導通状態で電流
を制限する機構が無いので、この電流制限のための抵
抗、又は能動デバイスの等価的な抵抗を直列に入れてお
くのが望ましい。
ランジスタと同様に動作がゲート電圧に関して単極性で
あり、キャリアのトンネルが起こるまでは全く電流が流
れず、第２図（ｂ）のような弱反転領域は存在せず、第
２図の理想特性（点線）に近い特性が得られる。ただ
し、本発明による半導体装置では素子の導通状態で電流
を制限する機構が無いので、この電流制限のための抵
抗、又は能動デバイスの等価的な抵抗を直列に入れてお
くのが望ましい。
第４図は本発明の他の一実施例を示す断面模式図であ
る。第４図において第１図および第３図と同じ番号のも
のは第１図および第３図と同等物で同一機能を示す。15
は高濃度不純物含有領域13に接し、ゲート電極５の下の
基板11の表面に設けられ、前記高濃度不純物含有領域13
から離れるに従い不純物濃度が当該高濃度不純物含有領
域13と同じ不純物濃度からゆるやかに減少している当該
高濃度不純物含有領域13と同型の不純物含有領域であ
る。該不純物含有領域15は、例えば不純物イオンをドレ
イン側からゲート電極下の基板表面方向に斜めにイオン
注入し、ゲート電極下にゆるやかな接合を形成すること
によって実現できる。なお、ゲート電極が不純物含有領
域15の一部の上までしかなく、ドレイン13上にない場
合、ソース側でトンネル現象が起こっても、ゲート電極
が該不純物領域15の上部に存在しない場所では電流が流
れにくくなるため、あまり好ましくない。
る。第４図において第１図および第３図と同じ番号のも
のは第１図および第３図と同等物で同一機能を示す。15
は高濃度不純物含有領域13に接し、ゲート電極５の下の
基板11の表面に設けられ、前記高濃度不純物含有領域13
から離れるに従い不純物濃度が当該高濃度不純物含有領
域13と同じ不純物濃度からゆるやかに減少している当該
高濃度不純物含有領域13と同型の不純物含有領域であ
る。該不純物含有領域15は、例えば不純物イオンをドレ
イン側からゲート電極下の基板表面方向に斜めにイオン
注入し、ゲート電極下にゆるやかな接合を形成すること
によって実現できる。なお、ゲート電極が不純物含有領
域15の一部の上までしかなく、ドレイン13上にない場
合、ソース側でトンネル現象が起こっても、ゲート電極
が該不純物領域15の上部に存在しない場所では電流が流
れにくくなるため、あまり好ましくない。
該不純物含有領域15は素子の動作においては前記の第３
図の不純物含有領域14と同一機能を持つものであるか
ら、本実施例の動作原理および動作上の特徴は第３図で
示した本発明の実施例と同一である。
図の不純物含有領域14と同一機能を持つものであるか
ら、本実施例の動作原理および動作上の特徴は第３図で
示した本発明の実施例と同一である。
以上、本発明による新規半導体装置の構造および動作に
ついてＰ型基板を用いて説明してきたが、基板をｎ型に
した場合も同様に実現できることは明らかである。ま
た、半導体基板の替りに薄膜又は厚膜半導体で構成して
も本発明による新規半導体装置が実現できることは明ら
かである。
ついてＰ型基板を用いて説明してきたが、基板をｎ型に
した場合も同様に実現できることは明らかである。ま
た、半導体基板の替りに薄膜又は厚膜半導体で構成して
も本発明による新規半導体装置が実現できることは明ら
かである。
第１図は従来構造MOSトランジスタの模式図であり、１
は一導電型を有する半導体基板、２は該基板１と異なる
第２の導電型を有する不純物含有領域、３は該不純物含
有領域２と同じ極性を有する不純物含有領域、４は基板
１の上に形成された絶縁膜、５はゲート電極である。 第２図は従来構造MOSトランジスタのドレイン電圧に対
するドレイン電流の弱反転特性であり、実線は従来構造
MOSトランジスタの特性、点線は理想的なスイッチング
トランジスタの特性、ａはソースおよびドレインの接合
リーク電流の流れる領域、ｂは弱反転領域、VTはしきい
値電圧、ｃは強反転領域である。 第３図は本発明の一実施例を示す断面模式図であり、第
１図と同じ番号のものは同等物で同一機能を示し、11は
一導電型を有する基板、12は該基板と同じ導電型で急峻
な不純物分布を有する第１の縮退した高濃度不純物含有
領域、13は該高濃度不純物含有領域12とは異る第２の導
電型を有する第２の高濃度不純物含有領域、14は該高濃
度不純物含有領域13を含む領域に設けられた当該高濃度
不純物含有領域13から離れるに従い不純物濃度が当該高
濃度不純物含有領域13と同程度の不純物濃度からゆるや
かに減少している当該高濃度不純物含有領域13と同型の
不純物領域である。 第４図は本発明の他の一実施例を示す断面模式図であ
り、第１図および第３図と同じ番号のものは第１図およ
び第３図と同等物で同一機能を示し、15は高濃度不純物
含有領域13に接しゲート電極５の下の基板11の表面に設
けられ、前記高濃度不純物含有領域13から離れるに従い
不純物濃度が当該高濃度不純物領域13と同程度の不純物
濃度からゆるやかに減少している当該高濃度不純物含有
領域13と同型の不純物含有領域である。
は一導電型を有する半導体基板、２は該基板１と異なる
第２の導電型を有する不純物含有領域、３は該不純物含
有領域２と同じ極性を有する不純物含有領域、４は基板
１の上に形成された絶縁膜、５はゲート電極である。 第２図は従来構造MOSトランジスタのドレイン電圧に対
するドレイン電流の弱反転特性であり、実線は従来構造
MOSトランジスタの特性、点線は理想的なスイッチング
トランジスタの特性、ａはソースおよびドレインの接合
リーク電流の流れる領域、ｂは弱反転領域、VTはしきい
値電圧、ｃは強反転領域である。 第３図は本発明の一実施例を示す断面模式図であり、第
１図と同じ番号のものは同等物で同一機能を示し、11は
一導電型を有する基板、12は該基板と同じ導電型で急峻
な不純物分布を有する第１の縮退した高濃度不純物含有
領域、13は該高濃度不純物含有領域12とは異る第２の導
電型を有する第２の高濃度不純物含有領域、14は該高濃
度不純物含有領域13を含む領域に設けられた当該高濃度
不純物含有領域13から離れるに従い不純物濃度が当該高
濃度不純物含有領域13と同程度の不純物濃度からゆるや
かに減少している当該高濃度不純物含有領域13と同型の
不純物領域である。 第４図は本発明の他の一実施例を示す断面模式図であ
り、第１図および第３図と同じ番号のものは第１図およ
び第３図と同等物で同一機能を示し、15は高濃度不純物
含有領域13に接しゲート電極５の下の基板11の表面に設
けられ、前記高濃度不純物含有領域13から離れるに従い
不純物濃度が当該高濃度不純物領域13と同程度の不純物
濃度からゆるやかに減少している当該高濃度不純物含有
領域13と同型の不純物含有領域である。
Claims (1)
- 【請求項１】半導体基板と、該半導体基板表面の一部に
設けられた当該基板と同型で急峻な不純物分布を有する
第１の縮退した高濃度不純物含有領域と、前記半導体基
板表面の他の一部に設けられた当該基板と異なる第２の
導電型を有する第２の高濃度不純物含有領域と前記第１
と第２の高濃度不純物含有領域との間の半導体基板表面
に絶縁膜を介して設けられた電極と、少なくとも前記半
導体基板表面の一部において該電極下の第２の高濃度不
純物含有領域と前記半導体基板との境界線を含み、該境
界線から離れるに従い不純物濃度が第２の高濃度不純物
含有領域と同程度の不純物濃度からゆるやかに減少して
いる第２の高濃度不純物含有領域と同型の不純物含有領
域とで構成されており、電極下の半導体基板表面に形成
する高濃度キャリア領域と第１の縮退した高濃度不純物
含有領域間のトンネル電流を制御することを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57018618A JPH0728034B2 (ja) | 1982-02-08 | 1982-02-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57018618A JPH0728034B2 (ja) | 1982-02-08 | 1982-02-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58135673A JPS58135673A (ja) | 1983-08-12 |
| JPH0728034B2 true JPH0728034B2 (ja) | 1995-03-29 |
Family
ID=11976604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57018618A Expired - Lifetime JPH0728034B2 (ja) | 1982-02-08 | 1982-02-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728034B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52115671A (en) * | 1977-01-21 | 1977-09-28 | Agency Of Ind Science & Technol | Multi-terminal type semiconductor element |
-
1982
- 1982-02-08 JP JP57018618A patent/JPH0728034B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58135673A (ja) | 1983-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121666A (en) | Split gate oxide asymmetric MOS devices | |
| JP3039967B2 (ja) | 半導体装置 | |
| US6110783A (en) | Method for forming a notched gate oxide asymmetric MOS device | |
| US5552622A (en) | Tunnel transistor | |
| US6093951A (en) | MOS devices with retrograde pocket regions | |
| US5985727A (en) | Method for forming MOS devices with retrograde pocket regions and counter dopant regions buried in the substrate surface | |
| JPH0116017B2 (ja) | ||
| EP0184827A2 (en) | A high speed and high power transistor | |
| US4626886A (en) | Power transistor | |
| US3430112A (en) | Insulated gate field effect transistor with channel portions of different conductivity | |
| JP3472476B2 (ja) | 半導体装置及びその駆動方法 | |
| US6452233B1 (en) | SOI device having a leakage stopping layer | |
| JPH07211913A (ja) | 半導体装置及びその製造方法 | |
| JPS6123669B2 (ja) | ||
| JPS6241428B2 (ja) | ||
| US4829349A (en) | Transistor having voltage-controlled thermionic emission | |
| JPH0728034B2 (ja) | 半導体装置 | |
| JPH0728035B2 (ja) | 半導体装置 | |
| JPH0656855B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| US3693055A (en) | Field effect transistor | |
| JPH0612821B2 (ja) | 半導体装置 | |
| JPS60247974A (ja) | 半導体装置 | |
| JP2626198B2 (ja) | 電界効果トランジスタ | |
| US5416339A (en) | Semiconductor device having electrode for collecting electric charge in channel region | |
| JPH028453B2 (ja) |