JPH0612895B2 - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0612895B2 JPH0612895B2 JP58008772A JP877283A JPH0612895B2 JP H0612895 B2 JPH0612895 B2 JP H0612895B2 JP 58008772 A JP58008772 A JP 58008772A JP 877283 A JP877283 A JP 877283A JP H0612895 B2 JPH0612895 B2 JP H0612895B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- error correction
- optical disk
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Television Signal Processing For Recording (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は画像情報の記録を目的に開発された光デイスク
に画像情報と共にコード化情報をも記録させるアプリケ
ーシヨン関し、特にその誤り情報に対処した処理システ
ムに関する。
に画像情報と共にコード化情報をも記録させるアプリケ
ーシヨン関し、特にその誤り情報に対処した処理システ
ムに関する。
光デイスクを用いて画像情報と共にコード化情報も記録
させる場合、画像情報は冗長度が高く若干の誤りの発生
が許容できるのに対し、コード化情報は誤りの発生確率
を極めて低く抑えることが必要である。上記の場合の光
デイスクに記録する或はされたデータは画像情報とコー
ド化情報(コード化された文字テキストや検索キーワー
ドなど)を含んでいる。ところがコード化情報の量は画
像情報に比べて格段に少ない。例えばA4サイズ1ページ
を0.1mmの分解能をもつ2値画像として扱うと約 600
KBの記憶容量を要するに対し、A4サイズに60字50行で印
刷される文字テキスト(日本語)は高々6KBで表現でき
る。従つて、紙の上の面積の比でテキストの方が圧倒的
に大きいようなアプリケーシヨン以外では画像情報に比
べコード化情報の量は格段に少ない。
させる場合、画像情報は冗長度が高く若干の誤りの発生
が許容できるのに対し、コード化情報は誤りの発生確率
を極めて低く抑えることが必要である。上記の場合の光
デイスクに記録する或はされたデータは画像情報とコー
ド化情報(コード化された文字テキストや検索キーワー
ドなど)を含んでいる。ところがコード化情報の量は画
像情報に比べて格段に少ない。例えばA4サイズ1ページ
を0.1mmの分解能をもつ2値画像として扱うと約 600
KBの記憶容量を要するに対し、A4サイズに60字50行で印
刷される文字テキスト(日本語)は高々6KBで表現でき
る。従つて、紙の上の面積の比でテキストの方が圧倒的
に大きいようなアプリケーシヨン以外では画像情報に比
べコード化情報の量は格段に少ない。
従来は上記のような状況下において画像情報とコード化
情報を好適に誤り処理することができる情報処理システ
ムがなかつた。
情報を好適に誤り処理することができる情報処理システ
ムがなかつた。
本発明は前記のように2種類の誤り発生率を併せもつ場
合にも好適なような誤り制御方式を得て画像情報とコー
ド化情報とを統一的に安価に記録できるような情報処理
システムを提供することを第1の目的とし、画像情報の
記録を目的として設計された記録装置を用いて画像情報
と共にコード化情報を高い信頼性をもつて記録再生可能
とすることを第2の目的とする。
合にも好適なような誤り制御方式を得て画像情報とコー
ド化情報とを統一的に安価に記録できるような情報処理
システムを提供することを第1の目的とし、画像情報の
記録を目的として設計された記録装置を用いて画像情報
と共にコード化情報を高い信頼性をもつて記録再生可能
とすることを第2の目的とする。
本発明は画像情報とコード化情報とを1つの画面を構成
するレコードの中に2つのフイールドとして分離しそれ
ぞれ別個に処理できるようにしておき、画像情報に対す
る第1の誤り訂正手段とコード化情報に対する第2の誤
り訂正手段とを設け極めて低い頻度の誤り発生率を要求
されるコード化情報に対し第1の誤り訂正と第2の誤り
訂正の2段階の誤り訂正を行うようにして目的を達成し
たものである。
するレコードの中に2つのフイールドとして分離しそれ
ぞれ別個に処理できるようにしておき、画像情報に対す
る第1の誤り訂正手段とコード化情報に対する第2の誤
り訂正手段とを設け極めて低い頻度の誤り発生率を要求
されるコード化情報に対し第1の誤り訂正と第2の誤り
訂正の2段階の誤り訂正を行うようにして目的を達成し
たものである。
下記は、それらの処理順序をわかり易く示したものであ
る。
る。
記録時: 再生時: 〔発明の実施例〕 第1図は本発明の一実施例をブロツク図で示したもので
ある。同図において、(11)はCPU、(12)は主メモリ、(1
3)は誤りの頻度が十分低いとは云えないが高密度で大き
い記憶容量を有する光デイスク記録装置である。(14)は
光デイスク記録装置用アダプタである。このアダプタ(1
4)は第4図に示されたフオーマツト例のようなセクタを
単位として読出された記録内容を光デイスク装置(13)か
ら受取りそれをDMA転送したり、主メモリ(12)からDMA転
送でデータを受取つてそれを光デイスクの未記録部分へ
書込むべく光デイスク装置へ送る。
ある。同図において、(11)はCPU、(12)は主メモリ、(1
3)は誤りの頻度が十分低いとは云えないが高密度で大き
い記憶容量を有する光デイスク記録装置である。(14)は
光デイスク記録装置用アダプタである。このアダプタ(1
4)は第4図に示されたフオーマツト例のようなセクタを
単位として読出された記録内容を光デイスク装置(13)か
ら受取りそれをDMA転送したり、主メモリ(12)からDMA転
送でデータを受取つてそれを光デイスクの未記録部分へ
書込むべく光デイスク装置へ送る。
第1図に示すシステムにおいて誤り訂正は第1、第2の
2種類の誤り訂正手段により行なわれる。第1の誤り訂
正は光デイスク装置(13)の中で行なわれる。そこで行な
われる誤り訂正のビツト誤り率は訂正前の10-4程度が訂
正後は10-8となる。光デイスクでは2μm/bitの間隔
で並んだ小さな穴で情報が記録されている。従つて20μ
mのゴミでも10ビツトのバーストエラーを生じることに
なる。上記で生じる訂正すべきエラーの大部分は20μm
以下のゴミにより生じるものである。尚ゴミの中で20μ
m以上のゴミの割合は典型的には10-6〜10-7である。
2種類の誤り訂正手段により行なわれる。第1の誤り訂
正は光デイスク装置(13)の中で行なわれる。そこで行な
われる誤り訂正のビツト誤り率は訂正前の10-4程度が訂
正後は10-8となる。光デイスクでは2μm/bitの間隔
で並んだ小さな穴で情報が記録されている。従つて20μ
mのゴミでも10ビツトのバーストエラーを生じることに
なる。上記で生じる訂正すべきエラーの大部分は20μm
以下のゴミにより生じるものである。尚ゴミの中で20μ
m以上のゴミの割合は典型的には10-6〜10-7である。
上記のエラーの性質に考慮して、第1の誤り訂正の誤り
訂正手段に於ては、21情報ビツトに対して10ビツトのチ
エツクビツトを付加したBCH符号を用い、2ビツト誤り
訂正を行なつている。そしてデイスク上のバーストエラ
ーを上記符号語の中の単一エラー(バースト長が31以下
の場合)又は2ビツトエラー(バースト長が32〜62の場
合)に転換するため、ビツト単位で31ブロツクインター
リービングを行なつて記録している。この記録は第2図
のような形式で31語を縦方向に走査して光デイスクにビ
ツト直列で記録する。即ち、D0,0D1,0…D30,0D0,1
D1,1…D30,20C0,0C1,0…D30,9の順に記録する。従
つて62ビットまでの単一バーストエーラー又は各々31ビ
ツト以下の2重ベーストエラーは誤り訂正できる。
訂正手段に於ては、21情報ビツトに対して10ビツトのチ
エツクビツトを付加したBCH符号を用い、2ビツト誤り
訂正を行なつている。そしてデイスク上のバーストエラ
ーを上記符号語の中の単一エラー(バースト長が31以下
の場合)又は2ビツトエラー(バースト長が32〜62の場
合)に転換するため、ビツト単位で31ブロツクインター
リービングを行なつて記録している。この記録は第2図
のような形式で31語を縦方向に走査して光デイスクにビ
ツト直列で記録する。即ち、D0,0D1,0…D30,0D0,1
D1,1…D30,20C0,0C1,0…D30,9の順に記録する。従
つて62ビットまでの単一バーストエーラー又は各々31ビ
ツト以下の2重ベーストエラーは誤り訂正できる。
尚、上記で述べ第2図で示した31ビツト×31語を1セグ
メントとし4セグメトで1セクタを構成する。このセク
タが書込み読出しのアドレツシングの単位である。同一
バーストエラーが隣接する2つのセグメントにまたがっ
て生じるような至極まれな場合を除けば同一セクタ内の
4セグメントは誤り制御の観点からは独立である。
メントとし4セグメトで1セクタを構成する。このセク
タが書込み読出しのアドレツシングの単位である。同一
バーストエラーが隣接する2つのセグメントにまたがっ
て生じるような至極まれな場合を除けば同一セクタ内の
4セグメントは誤り制御の観点からは独立である。
以上のような誤り訂正を行なつたとしても尚残る誤りが
ある。その誤りを語を単位として見た場合を次に述べ
る。前にも述べたように上記第1の誤り訂正を行なつた
後にも尚10-8程度の誤りが存在する。その誤りは前述の
誤り訂正で訂正できなかつたものである。前述の誤り訂
正においては3ビツト以上の誤りがあつた時に「訂正で
きない多重誤りが発生した」ことを検出できるようにな
つていない。従つて前述のBCH誤り訂正符号のチエツク
ビツトを取除いた21ビツトの後(以下単に語という)に
は誤りがないか、又は誤り訂正されて5ビツト以上の誤
りをもつているかのいずれかである。残留エラーがすべ
て3ビツト誤りによつて生じたと仮定し、また前記残留
エラーのビツト誤り率10-3の中に誤り訂正による増えた
ビツト誤りの分が含まれないとすると、語の誤り率は10
-8×21÷310-7となる。これは明らかに語の誤り率の
上限である。
ある。その誤りを語を単位として見た場合を次に述べ
る。前にも述べたように上記第1の誤り訂正を行なつた
後にも尚10-8程度の誤りが存在する。その誤りは前述の
誤り訂正で訂正できなかつたものである。前述の誤り訂
正においては3ビツト以上の誤りがあつた時に「訂正で
きない多重誤りが発生した」ことを検出できるようにな
つていない。従つて前述のBCH誤り訂正符号のチエツク
ビツトを取除いた21ビツトの後(以下単に語という)に
は誤りがないか、又は誤り訂正されて5ビツト以上の誤
りをもつているかのいずれかである。残留エラーがすべ
て3ビツト誤りによつて生じたと仮定し、また前記残留
エラーのビツト誤り率10-3の中に誤り訂正による増えた
ビツト誤りの分が含まれないとすると、語の誤り率は10
-8×21÷310-7となる。これは明らかに語の誤り率の
上限である。
次に、残留エラーをセグメントを単位として見た場につ
いて述べる。語に3ビツト以上の誤りをもたらした原因
としては、長い(63ビツト以上の)バーストエラーと複
数個の短かいバーストエラーの重複および両者の混合が
考えられる。
いて述べる。語に3ビツト以上の誤りをもたらした原因
としては、長い(63ビツト以上の)バーストエラーと複
数個の短かいバーストエラーの重複および両者の混合が
考えられる。
単一の長いバーストエラーによる場合には連続した語に
誤りを生じることは明らかである。もとのエラーバース
トの長さはlとすれば63≦l≦92の場合は連続した(l
−62)語に誤りを生じる。l≧93ならばセグメント内の
すべての語が誤りを含むことになる。
誤りを生じることは明らかである。もとのエラーバース
トの長さはlとすれば63≦l≦92の場合は連続した(l
−62)語に誤りを生じる。l≧93ならばセグメント内の
すべての語が誤りを含むことになる。
複数の短かいバーストエラーの重複による場合にはセグ
メント内のエラーを生じる語の間の関係はダンダムにな
ると考えられる。しかし、実はこのケースは少ない。こ
れは実験的に確められていることであるが次のことから
も明らかである。すなわち、上記第1の誤り訂正をする
前のビツト誤り率は10-4である。従って短かい(31ビツ
ト以下)のバーストエラーと重複による3重誤りの頻度
は31C3・(10-4)32×10-9となる。これは3重誤り
が語に生じる確率である。残留ビツト誤り率に直すと、
2×10-9×1/31×3=2×10-10となる。これは上記の
残留ビツト誤り率よりもかなり小さい。従つて残留エラ
ーの主因は前記の長いバーストエラーおよびかなり長い
(32≦l≦62)バーストエラーと短かいバーストエラー
の重複である。それ故セグメント内でのエラーを語を単
位として見た場合にはバーストエラーとして見える確率
が高い。
メント内のエラーを生じる語の間の関係はダンダムにな
ると考えられる。しかし、実はこのケースは少ない。こ
れは実験的に確められていることであるが次のことから
も明らかである。すなわち、上記第1の誤り訂正をする
前のビツト誤り率は10-4である。従って短かい(31ビツ
ト以下)のバーストエラーと重複による3重誤りの頻度
は31C3・(10-4)32×10-9となる。これは3重誤り
が語に生じる確率である。残留ビツト誤り率に直すと、
2×10-9×1/31×3=2×10-10となる。これは上記の
残留ビツト誤り率よりもかなり小さい。従つて残留エラ
ーの主因は前記の長いバーストエラーおよびかなり長い
(32≦l≦62)バーストエラーと短かいバーストエラー
の重複である。それ故セグメント内でのエラーを語を単
位として見た場合にはバーストエラーとして見える確率
が高い。
次に、第2の誤り訂正手段により行なわれる第2の誤り
訂正について述べる。前述の如くセグメント内で誤りの
ある語がバースト的につづき、誤りのある語の中では誤
りビツトが5ビツト以上もある場合は通常の誤り訂正符
号は役に立たず、かなり冗長度を高くすることが必要な
ことは明らかである。前記第1の誤り訂正で用いている
BHC符号は21ビツトの情報ビツトに対し2ビツト誤りを
訂正するために10ビツトを付加しており符号語長は情報
ビツト数の1.48倍となつている。従つて第2の誤り訂正
としては符号長が2倍以上となるような冗長度の高い方
式が必要となることは明らかである。
訂正について述べる。前述の如くセグメント内で誤りの
ある語がバースト的につづき、誤りのある語の中では誤
りビツトが5ビツト以上もある場合は通常の誤り訂正符
号は役に立たず、かなり冗長度を高くすることが必要な
ことは明らかである。前記第1の誤り訂正で用いている
BHC符号は21ビツトの情報ビツトに対し2ビツト誤りを
訂正するために10ビツトを付加しており符号語長は情報
ビツト数の1.48倍となつている。従つて第2の誤り訂正
としては符号長が2倍以上となるような冗長度の高い方
式が必要となることは明らかである。
システム側から見た場合、誤り制御が完結する単位がど
れ位の大きさとなるかは重要である。読み書きの最小単
位は誤り制御の完結する単位よりも小さくできない。シ
ステム側からの要望としては、読み書きの最小単位はフ
ロツピーデイスクなどと同じ128バイト程度であつてほ
しい。光デイスクの1セグメントは21ビツト×31=651
ビツト81バイトである。従つて光デイスクの1セクタ
=324バイトを単位として誤り訂正制御を完結させるこ
とが望ましい。
れ位の大きさとなるかは重要である。読み書きの最小単
位は誤り制御の完結する単位よりも小さくできない。シ
ステム側からの要望としては、読み書きの最小単位はフ
ロツピーデイスクなどと同じ128バイト程度であつてほ
しい。光デイスクの1セグメントは21ビツト×31=651
ビツト81バイトである。従つて光デイスクの1セクタ
=324バイトを単位として誤り訂正制御を完結させるこ
とが望ましい。
次に、前記で述べた、CPU(11)、主メモリ(12)、光デイ
スク記録用アダプタ(14)の中で行なわれる第2の誤り訂
正について説明する。前記のような問題点や理由により
第2の誤り訂正としては、コード化情報の記録の2重化
と誤り検出とにより行なわれる。即ちコード化情報に対
してそれを2重に記録しておき、更にその各々に誤り検
出符号をつけておき、正しい方の情報を採用するのであ
る。単一の長いバーストエラーが2重化して記録した情
報の両方に影響を与えることのないように、2重化され
た記録同志の間の物理的間隔は出来るだけ長くしてお
く。アプリケーシヨンプログラムからは第3図に示すよ
うな128バイトを単位として読み書きする。光デイスク
装置用ドライバールーチンは光デイスク装置(13)に対し
ては第4図に示すような形にして送る。フラグには制御
情報、データのアドレスなどを入れてもよく、利用しな
くてもよい。CRC3〜CRC0は各セグメント内のデータ64バ
イトに対する誤り検出用コードである。CCITT勧告の16
ビツトCRCを使うのが妥当である。但し上述のように誤
りビツト数が多いので確実な誤り検出は望めない。誤り
が見逃される確率は16ビツトCRCを用いると2-16程度で
ある。従つて光デイスク装置から読出した2重化データ
は必ずデータ全体を比較してそれが一致することのもつ
て正し読みとられらと判定しなければならない。不一致
がある場合に限りCRCをチエツクしていずれが正しいか
を判定する。一方のデータのCRCだけをチエツクしてそ
れが正しいからということで、そのデータを採用すると
2-16(約10-5)程度の見逃し誤りが発生するので、必
ず先づ2重化データの比較及び一致が確認されなければ
ならない。
スク記録用アダプタ(14)の中で行なわれる第2の誤り訂
正について説明する。前記のような問題点や理由により
第2の誤り訂正としては、コード化情報の記録の2重化
と誤り検出とにより行なわれる。即ちコード化情報に対
してそれを2重に記録しておき、更にその各々に誤り検
出符号をつけておき、正しい方の情報を採用するのであ
る。単一の長いバーストエラーが2重化して記録した情
報の両方に影響を与えることのないように、2重化され
た記録同志の間の物理的間隔は出来るだけ長くしてお
く。アプリケーシヨンプログラムからは第3図に示すよ
うな128バイトを単位として読み書きする。光デイスク
装置用ドライバールーチンは光デイスク装置(13)に対し
ては第4図に示すような形にして送る。フラグには制御
情報、データのアドレスなどを入れてもよく、利用しな
くてもよい。CRC3〜CRC0は各セグメント内のデータ64バ
イトに対する誤り検出用コードである。CCITT勧告の16
ビツトCRCを使うのが妥当である。但し上述のように誤
りビツト数が多いので確実な誤り検出は望めない。誤り
が見逃される確率は16ビツトCRCを用いると2-16程度で
ある。従つて光デイスク装置から読出した2重化データ
は必ずデータ全体を比較してそれが一致することのもつ
て正し読みとられらと判定しなければならない。不一致
がある場合に限りCRCをチエツクしていずれが正しいか
を判定する。一方のデータのCRCだけをチエツクしてそ
れが正しいからということで、そのデータを採用すると
2-16(約10-5)程度の見逃し誤りが発生するので、必
ず先づ2重化データの比較及び一致が確認されなければ
ならない。
前記第1図の実施例で用いられるCPU(11)、主メモリ(1
2)は一般に公知のものであつてよい。又アダプタ(14)の
中にはDMAコントローラ(15)とCRC計算用のハードウエア
(16)とが含まれている。これらコントローラ(15)及びハ
ードウエア(16)は共に集積回路として市販されているも
のであつてもよい。光デイスク装置のデータ転送速度は
速いので前述のCRCの計算はハードウエア(16)で行うよ
うにしている。
2)は一般に公知のものであつてよい。又アダプタ(14)の
中にはDMAコントローラ(15)とCRC計算用のハードウエア
(16)とが含まれている。これらコントローラ(15)及びハ
ードウエア(16)は共に集積回路として市販されているも
のであつてもよい。光デイスク装置のデータ転送速度は
速いので前述のCRCの計算はハードウエア(16)で行うよ
うにしている。
第5図はCPUで実行されるプログラムの概略構造図であ
る。同図において(12)はオペレーテイングシステムの中
核である制御プログラム(CP)である。(21)〜(22)はそ
れぞれ制御プラグラム(CP)の制御の下に動作するアブ
リケーシヨンプログラムである。(25)(26)等はこのシス
テム個々の周辺装置に対する入出力ドライバールーチン
であり、個々の周辺装置固有の処理を制御プログラム
(CP)の管理の下に行う。例えば、(25)は磁気デイスク
用ドライバーであり(26)は光デイスク記録装置用のドラ
イバーである。
る。同図において(12)はオペレーテイングシステムの中
核である制御プログラム(CP)である。(21)〜(22)はそ
れぞれ制御プラグラム(CP)の制御の下に動作するアブ
リケーシヨンプログラムである。(25)(26)等はこのシス
テム個々の周辺装置に対する入出力ドライバールーチン
であり、個々の周辺装置固有の処理を制御プログラム
(CP)の管理の下に行う。例えば、(25)は磁気デイスク
用ドライバーであり(26)は光デイスク記録装置用のドラ
イバーである。
次に第6図のフローチヤートにより実施例の動作を説明
する。第6図は光デイスク記録装置用ドライバ(第5図
と(26))の内容を示すものであり、CPU(第1図と(1
1))によつて実行される。(31)〜(35)は光デイスクにデ
ータを書込むためのルーチン、(41)〜(47)は光デイスク
からデータを読出して誤り訂正を行うためのルーチンで
ある。
する。第6図は光デイスク記録装置用ドライバ(第5図
と(26))の内容を示すものであり、CPU(第1図と(1
1))によつて実行される。(31)〜(35)は光デイスクにデ
ータを書込むためのルーチン、(41)〜(47)は光デイスク
からデータを読出して誤り訂正を行うためのルーチンで
ある。
書込みの場合はエントリー(30)から入り、ブロツク(31)
でコード化情報か画像情報からの別を判断する。コード
化情報の場合はブロツク(32)でアプリケーシヨンプログ
ラムから受取つた128バイトのデータ(第3図参照)を
2分し、第7図の形式でバツフアの中へ2重化して書込
む。このバツフアは主メモリ(12)の中にある。第7図中
のフラグ1は、この例では52バイトあり、アプリケーシ
ヨンプログラムからフアリをオープンする際に与えられ
るフアイルIDなどを固定的に埋込んでいる。フラグ2
は2バイとであり、アプリケーシヨンから与えられる初
期値をもとにドライバーでカウントアツプしてフアイル
中での128バイトレコードのシリアル番号を記録するの
に使つている。この例では既存の光デイスクセクターフ
オーマツトとCPU側の128バイト長レコードとの差が大き
いのでフラグ部の比重が大きくなつているがシステムと
して見た場合、コード化情報のデータ量が格段に少ない
ので、このような形で使用している。ブロツク(33)では
CRC計算ハードウエア(16)およびDMAコントローラ(15)を
セツトアツプして第7図に示すようなバツフア(14)の内
容を光デイスク装置へ転送させる。DMAコントローラ(1
5)は第7図の118バイトのデータを順次読出して計算ハ
ードウエア(16)へ送る。計算ハードウエア(16)はそのCR
Cを計算して118バイトのデータに2バイトのCRCを付加
し120バイトのデータ(第4図)として光デイスク記録
装置(13)へ送る。光デイスク記録装置(13)では受取つた
データに前述の第1の誤り訂正符号化処理を施して光デ
イスクに書込む。なお光デイスクの1セクタは前述の如
く31×31×4=3844ビツトであるのに対しアダプタ(14)
から送られるデータは8×120×4=3840ビツトである
ので残り4ビツトには0が書込まれる。ブロツク(34)は
書込時のエラー処理など一般的な後処理である。この例
では簡明のため第6図のような形に書かれているが実際
には効率をよくするため割込みで起動される部分を分け
るとか、次の128バイトレコードの処理を光デイスク装
置(13)の動作と併行して行なわせるなどの公知の技術が
併用される。画像情報の場合はブロツク(31)からブロツ
ク(36)へ移り普通のとおりにデータを転送する。
でコード化情報か画像情報からの別を判断する。コード
化情報の場合はブロツク(32)でアプリケーシヨンプログ
ラムから受取つた128バイトのデータ(第3図参照)を
2分し、第7図の形式でバツフアの中へ2重化して書込
む。このバツフアは主メモリ(12)の中にある。第7図中
のフラグ1は、この例では52バイトあり、アプリケーシ
ヨンプログラムからフアリをオープンする際に与えられ
るフアイルIDなどを固定的に埋込んでいる。フラグ2
は2バイとであり、アプリケーシヨンから与えられる初
期値をもとにドライバーでカウントアツプしてフアイル
中での128バイトレコードのシリアル番号を記録するの
に使つている。この例では既存の光デイスクセクターフ
オーマツトとCPU側の128バイト長レコードとの差が大き
いのでフラグ部の比重が大きくなつているがシステムと
して見た場合、コード化情報のデータ量が格段に少ない
ので、このような形で使用している。ブロツク(33)では
CRC計算ハードウエア(16)およびDMAコントローラ(15)を
セツトアツプして第7図に示すようなバツフア(14)の内
容を光デイスク装置へ転送させる。DMAコントローラ(1
5)は第7図の118バイトのデータを順次読出して計算ハ
ードウエア(16)へ送る。計算ハードウエア(16)はそのCR
Cを計算して118バイトのデータに2バイトのCRCを付加
し120バイトのデータ(第4図)として光デイスク記録
装置(13)へ送る。光デイスク記録装置(13)では受取つた
データに前述の第1の誤り訂正符号化処理を施して光デ
イスクに書込む。なお光デイスクの1セクタは前述の如
く31×31×4=3844ビツトであるのに対しアダプタ(14)
から送られるデータは8×120×4=3840ビツトである
ので残り4ビツトには0が書込まれる。ブロツク(34)は
書込時のエラー処理など一般的な後処理である。この例
では簡明のため第6図のような形に書かれているが実際
には効率をよくするため割込みで起動される部分を分け
るとか、次の128バイトレコードの処理を光デイスク装
置(13)の動作と併行して行なわせるなどの公知の技術が
併用される。画像情報の場合はブロツク(31)からブロツ
ク(36)へ移り普通のとおりにデータを転送する。
次に読出し時の動作を述べる。ブロツク(41)でコード化
情報か画像情報かを知り前者の場合、ブロツク(42)で所
定の光デイスクセクタを指定して光デイスク記録装置(1
3)を起動する。光デイスク記録装置(13)は前記第1の誤
り訂正処理を行う。光デイスク記録装置(13)から受取つ
たデータに対しハードウエア(16)でCRCが再計算され120
ビツトのデータの正しさがチエツクされる。データを併
行してDMAコントローラ(15)により主メモリ(12)中のバ
ツフアに格納される。ハードウエア(16)はCRCチエツク
の結果をステータスとしてCRU(11)へ知らせる。ブロツ
ク(43)に於てCPUは読取つたデータの2重化された部分
(D127…D64同志,D68…D0同志)を比較して誤りの
有無を調べる。(CRCチエツクの結果だけに頼らず、デ
ータ全体D127…D0の比較を行なう。)比較の結果が一
致すればブロツク(44)へ移り、その一方のデータを正し
いものとする。一致しなければブロツク(45)へ移り、CR
Cチエツクの結果を調べ、一方にだけ誤りが検出されて
いれば、他方のデータを正しいものとする。比較の結果
が一致せずCRCチエツクの結果が共に正しい場合は訂正
不可能な誤りとする。ブロツク(46)では正しいデータを
アプリケーシヨンプログラムへ渡すか又は誤り訂正不可
能なエラーがあつたことを示す。画像情報の場合はブロ
ック(41)からブロツク(48)へ移り、普通のとおりに読取
りを行う。そしてブロツク(46)へ移りそのプログラムを
アプリケーシヨンプログラムへ渡す。
情報か画像情報かを知り前者の場合、ブロツク(42)で所
定の光デイスクセクタを指定して光デイスク記録装置(1
3)を起動する。光デイスク記録装置(13)は前記第1の誤
り訂正処理を行う。光デイスク記録装置(13)から受取つ
たデータに対しハードウエア(16)でCRCが再計算され120
ビツトのデータの正しさがチエツクされる。データを併
行してDMAコントローラ(15)により主メモリ(12)中のバ
ツフアに格納される。ハードウエア(16)はCRCチエツク
の結果をステータスとしてCRU(11)へ知らせる。ブロツ
ク(43)に於てCPUは読取つたデータの2重化された部分
(D127…D64同志,D68…D0同志)を比較して誤りの
有無を調べる。(CRCチエツクの結果だけに頼らず、デ
ータ全体D127…D0の比較を行なう。)比較の結果が一
致すればブロツク(44)へ移り、その一方のデータを正し
いものとする。一致しなければブロツク(45)へ移り、CR
Cチエツクの結果を調べ、一方にだけ誤りが検出されて
いれば、他方のデータを正しいものとする。比較の結果
が一致せずCRCチエツクの結果が共に正しい場合は訂正
不可能な誤りとする。ブロツク(46)では正しいデータを
アプリケーシヨンプログラムへ渡すか又は誤り訂正不可
能なエラーがあつたことを示す。画像情報の場合はブロ
ック(41)からブロツク(48)へ移り、普通のとおりに読取
りを行う。そしてブロツク(46)へ移りそのプログラムを
アプリケーシヨンプログラムへ渡す。
以上の実施例では、読取り時の比較チエツクをCPU(11)
が実行するドライバールチン(26)で行つているが、それ
もハードウエアで行うようにすると格段にCPUの負荷を
小さくできる。第8図はそのような場合の例を示したも
のであり、アダプタ(14)の内部を示したものである。一
般にDMAコントローラ(15)は複数のチヤネルをもつ。そ
れらを(51)(52)で示している。(53)はバイト単位の比較
回路である。アダプタ(14)の内部のデータバスは一重線
で示されている。いずれも1バイト幅である。制御線は
図示されていない。チヤネル(51)は前の実施例と同じく
光デイスク装置(13)から送られてくるデータを主メモリ
(12)へ転送するのに用いられる。チヤネル(52)は各セク
タ読取り後半で、チヤネル(51)へ送るデータと同期して
それまでにチヤネル(51)が書込んだデータを比較のため
に再び読出すものである。
が実行するドライバールチン(26)で行つているが、それ
もハードウエアで行うようにすると格段にCPUの負荷を
小さくできる。第8図はそのような場合の例を示したも
のであり、アダプタ(14)の内部を示したものである。一
般にDMAコントローラ(15)は複数のチヤネルをもつ。そ
れらを(51)(52)で示している。(53)はバイト単位の比較
回路である。アダプタ(14)の内部のデータバスは一重線
で示されている。いずれも1バイト幅である。制御線は
図示されていない。チヤネル(51)は前の実施例と同じく
光デイスク装置(13)から送られてくるデータを主メモリ
(12)へ転送するのに用いられる。チヤネル(52)は各セク
タ読取り後半で、チヤネル(51)へ送るデータと同期して
それまでにチヤネル(51)が書込んだデータを比較のため
に再び読出すものである。
尚、この例では前述のセクタごとに4ビツトずつ生じる
余りのビツトをセクタの前半と後半に同様に2ビツトず
つに分ける必要がある。セクタと中央と末尾で2ビツト
分ずつ余分のクロツクを光デイスク装置(13)へ送る。
余りのビツトをセクタの前半と後半に同様に2ビツトず
つに分ける必要がある。セクタと中央と末尾で2ビツト
分ずつ余分のクロツクを光デイスク装置(13)へ送る。
本発明は以上のようになるものであつて、低い頻度の誤
り発生が許容され得る大量のデータと共に極めて低い頻
度でしか誤りの発生が許容されない小量のデータを併せ
て記録させるアプリケーシヨンにおいて後者のデータを
必要な程度の極めて低い誤り発生率に抑え得る誤り訂正
が可能となる効果がある。
り発生が許容され得る大量のデータと共に極めて低い頻
度でしか誤りの発生が許容されない小量のデータを併せ
て記録させるアプリケーシヨンにおいて後者のデータを
必要な程度の極めて低い誤り発生率に抑え得る誤り訂正
が可能となる効果がある。
第1図は本発明の一実施例を示すブロツク図、第2図は
31ビツトインターリービングの記録形式を示す図、第3
図はアプリケーシヨンプログラムからの読み書き単位例
を示す図、第4図はドライバールーチンで扱われるデー
タ形式例を示す図、第5図はCPUで実行されるプログラ
ムの概略構造を示す図、第6図は本発明の動作を示すフ
ローチヤート、第7図は2重化の形式を示す図、第8図
は他のアダプタの構成例を示す図である。 11:CPU、12:主メモリ、13:大容量記録装置(光デイ
スク記録装置)、14:アダプタ、15:DMAコントロー
ラ、16:CRC計算用ハードウエア。
31ビツトインターリービングの記録形式を示す図、第3
図はアプリケーシヨンプログラムからの読み書き単位例
を示す図、第4図はドライバールーチンで扱われるデー
タ形式例を示す図、第5図はCPUで実行されるプログラ
ムの概略構造を示す図、第6図は本発明の動作を示すフ
ローチヤート、第7図は2重化の形式を示す図、第8図
は他のアダプタの構成例を示す図である。 11:CPU、12:主メモリ、13:大容量記録装置(光デイ
スク記録装置)、14:アダプタ、15:DMAコントロー
ラ、16:CRC計算用ハードウエア。
Claims (3)
- 【請求項1】低い頻度の誤り発生を許容されうるが大量
の第1の種類のデータと、極めて低い頻度でしか誤りの
発生が許容されないが少量の第2の種類のデータとを扱
うものであり、前記第1の種類および第2の種類のデー
タを共に記録できるが誤りの頻度が十分に低くはない大
容量記録装置を有する情報処理システムであって、前記
第1の種類のデータに許容される程度以下まで前記大容
量記録装置の実効誤り発生頻度を下げる第1の誤り訂正
手段と、この第1の誤り訂正手段の作動した結果の実効
誤り発生頻度を前記第2の種類のデータに許容される程
度以下まで下げる第2の誤り訂正手段とを具備したこと
を特徴とする情報処理システム。 - 【請求項2】第2の誤り訂正を2重化されたデータによ
り行うことを特徴とする特許請求の範囲第1項に記載の
情報処理システム。 - 【請求項3】第2の誤り訂正に於ては2重化された2つ
のデータの比較による誤りチェックがCRCに先だって
行なわれることを特徴とする特許請求の範囲第2項に記
載の情報処理システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58008772A JPH0612895B2 (ja) | 1983-01-24 | 1983-01-24 | 情報処理システム |
| US06/567,912 US4604748A (en) | 1983-01-24 | 1984-01-03 | Data processing system with error correction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58008772A JPH0612895B2 (ja) | 1983-01-24 | 1983-01-24 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59134937A JPS59134937A (ja) | 1984-08-02 |
| JPH0612895B2 true JPH0612895B2 (ja) | 1994-02-16 |
Family
ID=11702177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58008772A Expired - Lifetime JPH0612895B2 (ja) | 1983-01-24 | 1983-01-24 | 情報処理システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4604748A (ja) |
| JP (1) | JPH0612895B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3546683C3 (de) * | 1985-02-22 | 2003-10-09 | Bosch Gmbh Robert | Verfahren zum Betreiben einer Datenverarbeitungsanlage |
| US5247505A (en) * | 1985-04-17 | 1993-09-21 | Canon Kabushiki Kaisha | Information recording method for reciprocally recording and verifying information |
| JPS62132270A (ja) * | 1985-12-05 | 1987-06-15 | Toshiba Corp | 磁気デイスク装置 |
| JPS6396779A (ja) * | 1986-10-09 | 1988-04-27 | Canon Inc | デ−タ記録方式 |
| US4970648A (en) * | 1987-08-12 | 1990-11-13 | Fairchild Space And Defense Corporation | High performance flight recorder |
| JP2702950B2 (ja) * | 1987-12-16 | 1998-01-26 | 株式会社日立製作所 | Pcm信号記録再生装置 |
| JPH01198128A (ja) * | 1988-02-02 | 1989-08-09 | Sony Corp | デジタルオーディオデータのエンコード方法 |
| JPH02165473A (ja) * | 1988-12-20 | 1990-06-26 | Canon Inc | 情報記録媒体の管理システム |
| US5255270A (en) * | 1990-11-07 | 1993-10-19 | Emc Corporation | Method of assuring data write integrity on a data storage device |
| JPH04236589A (ja) * | 1991-01-18 | 1992-08-25 | Fujitsu Ltd | データ処理装置 |
| JPH0591341A (ja) * | 1991-09-26 | 1993-04-09 | Fuji Xerox Co Ltd | 画像データ処理装置 |
| US5491702A (en) * | 1992-07-22 | 1996-02-13 | Silicon Graphics, Inc. | Apparatus for detecting any single bit error, detecting any two bit error, and detecting any three or four bit error in a group of four bits for a 25- or 64-bit data word |
| WO1996028822A1 (en) * | 1995-03-10 | 1996-09-19 | Hitachi, Ltd. | Signal recording method, apparatus using the same, and recording medium |
| JP3219988B2 (ja) * | 1995-12-25 | 2001-10-15 | 株式会社東芝 | セキュリティ機能を有するディスク装置及び同装置におけるパスワード管理方法 |
| JPH10198608A (ja) * | 1997-01-08 | 1998-07-31 | Mitsubishi Electric Corp | メモリカード |
| US6883132B1 (en) * | 2000-09-29 | 2005-04-19 | Rockwell Automation Technologies, Inc. | Programmable error checking value circuit and method |
| US6665760B1 (en) | 2000-09-29 | 2003-12-16 | Rockwell Automation Technologies, Inc. | Group shifting and level shifting rotational arbiter system |
| US6748568B2 (en) * | 2001-02-26 | 2004-06-08 | International Business Machines Corporation | Apparatus and method for verifying proper data entry and detecting common typing errors |
| US20030093591A1 (en) * | 2001-11-09 | 2003-05-15 | David Hohl | System and method for fast data transfer to display driver |
| US7426676B2 (en) * | 2004-01-14 | 2008-09-16 | Broadcom Corporation | Data retrieval from a storage device using a combined error correction and detection approach |
| TWI259443B (en) * | 2005-03-11 | 2006-08-01 | Lite On It Corp | Dynamic speed control method for storage device |
| US10127130B2 (en) | 2005-03-18 | 2018-11-13 | Salesforce.Com | Identifying contributors that explain differences between a data set and a subset of the data set |
| US8782087B2 (en) | 2005-03-18 | 2014-07-15 | Beyondcore, Inc. | Analyzing large data sets to find deviation patterns |
| US7844641B1 (en) * | 2005-03-18 | 2010-11-30 | Beyondcore Inc. | Quality management in a data-processing environment |
| JP2007193887A (ja) * | 2006-01-18 | 2007-08-02 | Fujitsu Ltd | ディスク装置およびディスク制御方法 |
| US7506226B2 (en) * | 2006-05-23 | 2009-03-17 | Micron Technology, Inc. | System and method for more efficiently using error correction codes to facilitate memory device testing |
| US10796232B2 (en) | 2011-12-04 | 2020-10-06 | Salesforce.Com, Inc. | Explaining differences between predicted outcomes and actual outcomes of a process |
| US10802687B2 (en) | 2011-12-04 | 2020-10-13 | Salesforce.Com, Inc. | Displaying differences between different data sets of a process |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023905A (ja) * | 1973-07-02 | 1975-03-14 | ||
| US4105997A (en) * | 1977-01-12 | 1978-08-08 | United States Postal Service | Method for achieving accurate optical character reading of printed text |
| US4328580A (en) * | 1979-07-06 | 1982-05-04 | Soundstream, Inc. | Apparatus and an improved method for processing of digital information |
| US4334309A (en) * | 1980-06-30 | 1982-06-08 | International Business Machines Corporation | Error correcting code system |
| JPS5799881A (en) * | 1980-12-15 | 1982-06-21 | Sony Corp | Pcm signal transmitter |
| US4413335A (en) * | 1981-11-27 | 1983-11-01 | Gte Automatic Electric Labs Inc. | Fault recovery apparatus for a PCM switching network |
-
1983
- 1983-01-24 JP JP58008772A patent/JPH0612895B2/ja not_active Expired - Lifetime
-
1984
- 1984-01-03 US US06/567,912 patent/US4604748A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4604748A (en) | 1986-08-05 |
| JPS59134937A (ja) | 1984-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0612895B2 (ja) | 情報処理システム | |
| US4558446A (en) | Memory system | |
| US5220569A (en) | Disk array with error type indication and selection of error correction method | |
| US4833679A (en) | Method and apparatus with improved error correction and error information availability | |
| US5163136A (en) | System for assembling playback data frames using indexed frame buffer group according to logical frame numbers in valid subcode or frame header | |
| US4916701A (en) | Method and system for correcting long bursts of consecutive errors | |
| KR0163566B1 (ko) | 에러 정정 방법 | |
| US5778167A (en) | System and method for reassigning a storage location for reconstructed data on a persistent medium storage system | |
| JPS62217468A (ja) | デイジタル情報の記録/再生方法及び装置 | |
| JPH0756622B2 (ja) | 故障許容冗長化情報記憶装置の情報保護方法及び故障許容システム | |
| EP0353435A2 (en) | Error correction device for parity protected memory systems | |
| JP2001331377A (ja) | 再生エラーの処理方法及びこれを用いたディスク装置 | |
| JP2722647B2 (ja) | 磁気テープ制御装置 | |
| US6915475B1 (en) | Data integrity management for data storage systems | |
| JPH0766633B2 (ja) | デイスク装置制御方式 | |
| JP2533132B2 (ja) | 磁気テ―プ装置 | |
| JP2664267B2 (ja) | 符号誤り訂正装置 | |
| JPH0573226A (ja) | 外部記憶装置におけるデータ入出力方式 | |
| JP3528766B2 (ja) | データ記録再生装置及びデータ記録再生方法 | |
| JPH0344394B2 (ja) | ||
| JP2614130B2 (ja) | 磁気テープ装置 | |
| JPH0799608B2 (ja) | 磁気ディスク装置のトラックエミレ−ション方式 | |
| JPS62208470A (ja) | 記録媒体のフオ−マツト方式 | |
| JPH04339364A (ja) | データ記憶装置用不良ブロック管理システム | |
| JPH04321978A (ja) | 磁気テープ制御装置 |