JPH06130918A - 受光用センサ素子の駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】 受光用センサ素子と蓄積容量を画素部に有す
るイメージセンサを、蓄積モードで動作させる場合に、
広いダイナミックレンジを示す良好な駆動条件を提供す
ることにある。 【構成】 本発明では、一定の光量の条件の元で、ドレ
イン電極とソース電極の間に流れる電流とドレイン電極
ソース電極間にかける電圧の関係を式１を用いて表し、
読み取り電圧（蓄積動作開始時に受光用センサ素子のド
レイン電極ソース電極の両端にかかる電圧）を式２のご
とく設定する。 【効果】 受光用センサ素子と蓄積容量を用いた蓄積モ
ードの時に、暗信号を低く抑えることができる技術を提
供する。これにより読み取り信号のダイナミックレンジ
を広くすることができ、センサの良好な駆動条件を与え
ることができるという効果を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータやファク
シミリへの画像、文字入力、あるいはそのほかの画像情
報を扱う装置への画像情報入力に使用される画像入力装
置に関わるものである。

【０００２】

【従来の技術】従来の画像入力装置としては、光センサ
素子を１次元状に配列したラインセンサを機械的に駆動
して２次元画像を読み取る方式が主なものであった。ま
た、光センサ素子を２次元状に配列し、主走査と副走査
をいずれも電子スキャンとすることにより、レンズ系
や、機械駆動系を不要とし、合わせて画像読み取りの高
速化が可能な密着型の２次元イメージセンサも試みられ
てきた。この技術の代表的な例は、公開実用新案公報平
２−８０５５号あるいは中研整理番号３１８８０２４６
７に見られる。図８にその基本構成を示す。各画素に
は、光センサ素子と蓄積容量が設けられ、画素スイッチ
用薄膜トランジスタ（ＴＦＴ）と水平スイッチＴＦＴと
を組み合わせて画素を選択する。この２次元センサにつ
いて、上記主走査、副走査に対応する動作は、それぞれ
水平スイッチによる信号線の順次選択、画素スイッチＴ
ＦＴのゲート線の順次選択である。

【０００３】これらのセンサに用いられている受光用セ
ンサ素子において、光導電型と呼ばれる素子が利用され
るようになってきた。この光導電型素子の一例を図９に
示す。この光導電型素子は、図９にあるように２つの上
部電極を持ち上部電極Ａ、２１に正の電圧をかけ、上部
電極Ａと上部電極Ｂ、２２の間に流れる電流を入射する
光量によって変調する素子である。

【０００４】しかしながら、これらのセンサに対して良
好な駆動条件を与える受光用センサ素子の上部電極ＡＢ
間の電圧についてはなんら述べられてきてはいない。

【０００５】

【発明が解決しようとする課題】受光用センサ素子と蓄
積容量を画素部に有するイメージセンサを、蓄積モード
で動作させる場合に、広いダイナミックレンジを示す良
好な駆動条件を提供することにある。

【０００６】

【課題を解決するための手段】本発明では、一定の光量
の条件で、受光用センサ素子の上部電極ＡＢの間に流れ
る電流と上部電極ＡＢ間にかける電圧の関係をＩ＝ａＶ
＋ｂＶ²＋ｃＶ³＋ｄＶ⁴＋ｅＶ⁵（式１）を用いて表し、
読み取り電圧（蓄積動作開始時に受光用センサ素子の上
部電極ＡＢの両端にかかる電圧）を２ｂ＋６ｃＶｒ＋１
２ｄＶｒ²＋２０ｅ＊Ｖｒ³＝０（式２）で得られるＶｒ
以下に設定する。

【０００７】

【作用】式２のごとく読み取り電圧を設定した結果、蓄
積モードにおける暗時の出力信号を低く抑えることがで
き、ダイナミックレンジの広い駆動条件を得ることがで
きた。

【０００８】

【実施例】以下本発明を適用する受光用センサ素子の例
として非晶質シリコンフォトセンサを図２に示す。本素
子は、非晶質シリコン薄膜技術により形成できる光導電
型の受光用センサ素子である。本素子はガラス基板１０
上に形成され、下部電極１４、上部電極Ａ２１、上部電
極Ｂ２２、感光性半導体層１７より成る。

【０００９】次に、非晶質シリコンフォトセンサの作製
方法を説明する。ガラス基板上１０に、通常のスパッタ
リング法により金属クロム膜を堆積する。これを通常の
フォトリソグラフィによりパターン化し、下部遮光膜１
１を形成する。この後、スパッタリング法により第一の
層間絶縁膜として、酸化シリコン膜１２を堆積する。次
に、スパッタリング法により金属クロムを堆積し、パタ
ーン化して非晶質シリコンフォトセンサの下部電極１４
を形成する。さらに、ＣＶＤ法によりゲート絶縁膜であ
る窒化シリコン膜１６、半導体能動層のａ−Ｓｉ１７、
オーミックコンタクト層のｎ＋ａ−Ｓｉ膜１８を堆積
し、パターン化する。この上に、スパッタリング法によ
りＣｒ／Ａｌ金属２重層を堆積し、非晶質シリコンフォ
トセンサの上部電極２１、２２を形成する。最後に、Ｃ
ＶＤ法により保護層の窒化シリコン膜２３を堆積する。
また、上記の各パターン化で電圧供給用配線も同時に形
成される（図示せず）。

【００１０】図１は、以上のように作製した非晶質シリ
コンフォトセンサのチャネル幅を１００μｍ、チャネル
長を１０μｍとし暗状態で上部電極Ａ上部電極Ｂ間の電
圧を変化させながら上部電極Ｂを流れる電流の変化を示
したものである。図中Ａ点のように、下に凸の変曲点が
あり電圧に対する電流の変化の割合が大きくなる。図３
に示すようにセンサの画素が受光用センサ素子と蓄積容
量を組み合わせによりなり、蓄積容量に充電した電荷を
受光用センサ素子を用いて放電し、その放電量を検知す
る蓄積モードによる動作は、受光用センサ素子がこのよ
うな特性を示す場合、蓄積容量に貯められていた電荷量
から発生する電圧の大きさによって、図４に示す様に出
力される暗時の信号に違いが生じる。図４は、本受光用
センサ素子に１．４ｐＦの蓄積容量を接続し、図１中の
ａ点ｂ点ｃ点を読み取り電圧とし、蓄積モードで動作さ
せた場合の放電電荷比（＝暗電流による放電電荷量／蓄
積可能な電荷量）の時間変化を示したものである。図中
よりわかるように、ｂ点の動作結果は暗信号を低く抑え
ることができ広いダイナミックレンジを持つことができ
た。

【００１１】図５は，本駆動方法を適用する密着型２次
元イメージセンサの例である。各画素は、非晶質シリコ
ンＴＦＴによる画素スイッチ（ＴＭ１１〜ＴＭｎｍ）
１、光センサとして画素スイッチと同一の作製プロセス
で形成が可能な非晶質シリコン薄膜フォトセンサ２、蓄
積容量（Ｃ１１〜Ｃｎｍ）３から構成される。画素スイ
ッチのゲート電極は、主走査方向（Ｘ方向）に延在した
副走査線（Ｈｉ：ｉ＝１〜ｎ）４に接続されている。各
副走査線には、副走査回路５によって順次画素スイッチ
をオンするパルス電圧が加えられる。また、画素スイッ
チのドレイン電極は、副走査方向（Ｙ方向）に延在した
主走査線（Ｖｉ：ｉ＝１〜ｍ）６に接続されている。こ
の主走査線は、主走査回路７によって駆動される水平ス
イッチトランジスタ８に接続されている。水平スイッチ
トランジスタとしては、所望の駆動能力が確保できれば
よく、ここでは非晶質シリコンによるＴＦＴを用いた。
水平スイッチトランジスタのドレイン電極は共通の出力
線９に接続されている。隣接する２本の主走査線及び２
本の副走査線の間隔は、この例ではいずれも０．１６ｍ
ｍである。本実施例では、ｍ＝２４０、ｎ＝１４０とし
た。

【００１２】図６に、本発明による密着型２次元イメー
ジセンサの駆動電圧関係を示す。以下では、各画素にお
いて、蓄積容量の一回目の充電が完了し、入射光量に応
じた信号電荷が順次蓄積されるているものとする。

【００１３】まず、時刻０で副走査回路により、副走査
線Ｈ１に接続された画素スイッチＴＦＴ（ＴＭ１１から
ＴＭ１ｍ）をオンとするパルス幅ＴＬの電圧を加える。
次に、主走査回路で水平スイッチトランジスタＴＨ１か
らＴＨｍのゲートを順次開いて画素を選択する。一画素
あたりの選択時間はＴＰ（ほぼＴＬ／ｍに等しい）であ
る。水平スイッチトランジスタＴＨ１のゲートが開いて
いるＴＰの間に、主走査線の容量ＣＶ１および蓄積容量
Ｃ１１はトランジスタＴＨ１を通して２回目の充電がな
される。この充電電荷が読み取り信号電荷である。この
後、水平スイッチトランジスタをＴＨ２からＴＨｍへと
順次オンしていき、最後のトランジスタＴＨｍが閉じる
と同時に副走査線Ｈ１を閉じ、副走査線Ｈ２をオンとす
る。同様に順次画素の選択を行う。これを副走査線Ｈｎ
が選択されるまで繰り返すことにより、ひと通りの２次
元の画像読み取りが終了する。この動作においても前述
の図２中のｂ点を読み取り電圧に選択することにより広
いダイナミックレンジを有する２次元センサとすること
ができた。

【００１４】このセンサ基板を用いて画像読み取りをす
るには、センサ基板、原稿、及び光源を図７のように配
置する。図７（ａ）は反射光検出である。この場合、光
源は基板の裏側に配置される。光源を出た光は、センサ
基板に一定周期で設けられた窓部分を通過し原稿面に到
達する。原稿の画像の濃淡に応じた反射光がフォトセン
サで検出される。図７（ｂ）は透過光検出である。この
場合は、原稿が光源とセンサ基板の間に置かれる。光
は、原稿を透過しその透過光量がフォトセンサに検出さ
れる。

【００１５】以上、受光用センサ素子として下部電極を
有するものを例に挙げて説明してきたが、必ずしも下部
電極が必要ではなく、下部電極の数もなん枚であっても
良い。

【００１６】

【発明の効果】以上本発明では、受光用センサ素子と蓄
積容量を用いた蓄積モードの時に、暗信号を低く抑える
ことができる技術を提供する。これにより読み取り信号
のダイナミックレンジを広くすることができ、センサの
良好な駆動条件を与えることができるという効果を得
る。

【図面の簡単な説明】

【図１】本発明の実施例を適用する受光用センサ素子の
例の電流−電圧関係の図。

【図２】本発明の実施例を適用する受光用センサ素子の
例の図。

【図３】本発明の実施例を適用する受光用センサ素子と
蓄積容量の図。

【図４】本発明の実施例を適用する受光用センサ素子と
蓄積容量の駆動状況を示す図。

【図５】本発明の実施例の密着型２次元イメージセンサ
の等価回路図。

【図６】本発明の実施例の密着型２次元イメージセンサ
の駆動電圧関係を示す図。

【図７】画像読み取り時の原稿、光源、センサ基板の配
置図。

【図８】従来の２次元センサを説明するための図。

【図９】従来の受光用センサ素子を説明するための図。

【符号の説明】

１…画素スイッチ、２…非晶質シリコンフォトセンサ、
３…蓄積容量、４…副走査線、５…副走査回路、６…主
走査線、７…主走査回路、８…水平スイッチトランジス
タ、９…出力線、１０…ガラス基板、１１…下部遮光
膜、１２…酸化シリコン膜、１４…フォトセンサの下部
電極、１６…ゲート絶縁膜、１７…ａ−Ｓｉ膜、１８…
ｎ＋ａ−Ｓｉ膜、２１…フォトセンサの上部電極Ａ、２
２…フォトセンサの上部電極Ｂ、２３…保護層。

Claims (7)

【特許請求の範囲】
1. 【請求項１】少なくとも二つの電極を有し、動作時に上
   記電極の一方に他方より高い信号電圧をかけ、その時に
   素子を流れる信号電流を検出する受光用センサ素子であ
   って、上記信号電流の上記信号電圧依存性において、下
   に凸の変曲点をもち上記変曲点より大きな信号電圧の範
   囲で上記信号電圧に対する上記信号電流の変化の割合が
   大きくなる電圧の範囲を少なくとも有する受光用センサ
   素子において、上記変曲点以下の信号電圧において駆動
   することを特徴とする受光用センサ素子の駆動方法。
2. 【請求項２】少なくとも受光用センサ素子と蓄積容量を
   有し、上記蓄積容量中に蓄えられた電荷を上記受光用セ
   ンサ素子を通して放電し、上記放電量を検知する受光装
   置において、上記特許請求項１記載の受光用センサ素子
   の駆動方法を用いたことを特徴とする受光装置。
3. 【請求項３】少なくとも受光用センサ素子と、蓄積容量
   とスイッチ用薄膜トランジスタからなる画素を複数個備
   え、それぞれの画素におけるスイッチング用薄膜トラン
   ジスタのゲート電極に接続され主走査方向と平行に延在
   した副走査線と、上記副走査線及び上記副走査線に接続
   された上記画素列を配列し、上記各画素のスイッチング
   用薄膜トランジスタのドレイン電極に接続され副走査方
   向と平行に延在した複数個の主走査線からなる密着型リ
   ニアイメージセンサにおいて、上記特許請求項１記載の
   受光用センサ素子の駆動方法を用いたことを特徴とする
   密着型リニアイメージセンサ。
4. 【請求項４】少なくとも受光用センサ素子と、蓄積容量
   とスイッチ用薄膜トランジスタからなる画素を複数個備
   え、それぞれの画素におけるスイッチング用薄膜トラン
   ジスタのゲート電極に接続され主走査方向と平行に延在
   した副走査線と、上記副走査線及び上記副走査線に接続
   された上記画素列を複数個副走査方向に配列し、上記各
   画素のスイッチング用薄膜トランジスタのドレイン電極
   に接続され副走査方向と平行に延在した複数個の主走査
   線からなる密着型２次元イメージセンサにおいて、上記
   特許請求項１記載の受光用センサ素子の駆動方法を用い
   たことを特徴とする密着型２次元イメージセンサ。
5. 【請求項５】上記受光用センサ素子が、非晶質シリコン
   薄膜フォトセンサであることを特徴とする上記特許請求
   項１記載の受光用センサ素子の駆動方法を用いたことを
   特徴とする密着型２次元イメージセンサ。
6. 【請求項６】上記主走査によって得られる少なくとも１
   ライン分の画像信号を並列に読み出す機能を有すること
   を特徴とする上記特許請求項１記載の受光用センサ素子
   の駆動方法を用いたことを特徴とする密着型２次元イメ
   ージセンサ。
7. 【請求項７】特許請求項３乃至６記載のイメージセンサ
   を用いた文書、画像読み取り装置。