JPH0613157U - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0613157U
JPH0613157U JP109273U JP10927391U JPH0613157U JP H0613157 U JPH0613157 U JP H0613157U JP 109273 U JP109273 U JP 109273U JP 10927391 U JP10927391 U JP 10927391U JP H0613157 U JPH0613157 U JP H0613157U
Authority
JP
Japan
Prior art keywords
semiconductor device
chip
chips
present
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP109273U
Other languages
English (en)
Inventor
淳 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP109273U priority Critical patent/JPH0613157U/ja
Publication of JPH0613157U publication Critical patent/JPH0613157U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】製造容易で沿面放電の起こしにくい半導体装置
を供給する。 【構成】ヒートシンク上に比較的大きいチップを載せ、
接続板にチップを２つ載せる。その３つのチップの上に
はんだと接続子を載せてソルダーする。その後、モール
ドし、最後に余分な部分を切って信頼性の高い半導体装
置を供給する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は３端子の半導体装置に関するものである。
【０００２】
【従来の技術】
従来の半導体装置は図２に示すようにヒートシンクの上にチップを搭載し、ソ ルダーし、接続板に２つ半導体チップを搭載した板をそのチップ上に載せもう一 度ソルダーしていた。これは従来の半導体装置はチップが二つのった接続板が不 安定でボンディングを一度でやろうとする接続板が下の一つのチップの真上の位 置にこず接続板がずれることがたびたびあり、不良が発生していた。そこで、接 続板と二つのチップとのソルダーと一つのチップとのソルダーの２回に分けてい た。また、一つのチップのうえに接続板を乗せる作業は容易ではなく、自動化も 難しかった。一つの半導体チップと二つの半導体チップの接続はワイヤーボンヂ ィングだった。
【０００３】
【従来技術の問題点】
このようにして製造した半導体装置はチップが接近しているために絶縁距離が 少なく沿面放電を起こしてしまうことがあった。また、製造工程が複雑だった。
【０００４】 ページ（２）
【考案の目的】
本考案は製造が容易で、チップの絶縁距離の大きい半導体装置を供給するもの である。
【０００５】
【実施例】
第２図は本考案半導体装置一実施例である。
【０００６】 本半導体装置を製造するにはまず、金属フレーム上に半導体チップを３つ乗せ その上に半田と本考案接続子を搭載しソルダーする。そうすると半田が溶けて３ つの半導体チップは多少動くようになる。そのとき、半導体チップの上には接続 子が載っているので半導体チップのセルフアライメント効果を利用していい位置 にチップがきて、固定される。
【０００７】 いい位置とは、半導体チップが接続板のまんなかに来ることを示す。また、本 考案接続子を使わないで半導体チップ同士を普通の半導体装置を作る時と同じよ にボンディングを用いてつくることもできるが本考案接続のほうが強固で確実な 接続になる。
【０００８】 次に、その後は普通の半導体装置と同じように製造する。すなわち、トランスフ ァーモールド等で樹脂モールドし硬化後、最後にリードフレームを切って仕上げ る。
【０００９】
【考案の効果】
本考案の半導体装置は従来半導体装置に比べて各種のメリットがある。
【００１０】 まず、第１にモールドが１回で済むしので製造が容易である。
【００１１】 次に、本考案はチップ間の距離が前よりもあるので沿面距離がかせげ、放電を 起こしにくい。 ページ（３）
【００１２】 また、本考案半導体装置はうすがたである。以上のように本考案は実施容易で 産業上利用可能性大なものである。
【図面の簡単な説明】
【図１】本考案半導体装置平面図一実施例
【図２】本考案半導体装置側面図一実施例
【図３】従来半導体装置平面図
【図４】従来半導体装置側面図
【図５】本考案接続子応用例
【符号】
１ モールド樹脂 ２ ヒートシンク ３ 半導体チップ ４ リード ５ 接続子

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】第１のヒートシンクに第２第３のヒートシ
    ンクより大きなチップを搭載し第１の半導体チップと第
    ２第３の半導体チップを接続子により接続し、それぞれ
    のチップは外部リードを持つヒートシンク上にあること
    を特徴とした半導体装置。
JP109273U 1991-12-09 1991-12-09 半導体装置 Pending JPH0613157U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP109273U JPH0613157U (ja) 1991-12-09 1991-12-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP109273U JPH0613157U (ja) 1991-12-09 1991-12-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH0613157U true JPH0613157U (ja) 1994-02-18

Family

ID=14505994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP109273U Pending JPH0613157U (ja) 1991-12-09 1991-12-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH0613157U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212736A (ja) * 1999-10-28 2010-09-24 Rohm Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212736A (ja) * 1999-10-28 2010-09-24 Rohm Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JPH0878723A (ja) 光結合器用パッケージ・リードフレームおよびその方法
JP3616698B2 (ja) ヒートシンク付きステムの製造方法
JPH105895A (ja) 樹脂封止型電子部品の金属支持板の製造方法
JP3730469B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0254665B2 (ja)
JPH02156558A (ja) 半導体装置のリードフレームおよびこれを用いた半導体装置の製造方法
JPS6043849A (ja) リ−ドフレ−ム
JP2859057B2 (ja) リードフレーム
JP2003007933A (ja) 樹脂封止型半導体装置
JPH021862Y2 (ja)
JPS6050346B2 (ja) 半導体装置の製造方法
JPH065756A (ja) 樹脂封止型半導体装置および製造方法
JPH0735403Y2 (ja) リードフレーム
JPS642440Y2 (ja)
JPH09129803A (ja) ホール素子及びその製造方法
JPH0423330Y2 (ja)
JPH0799276A (ja) 半導体装置
JP2507271Y2 (ja) 半導体装置
JPS62120035A (ja) 樹脂封止型半導体装置の製造方法
JPS607750A (ja) 絶縁型半導体装置
JPH01216563A (ja) リードフレームの製造方法
JPS6157542U (ja)
JP2001060647A (ja) リードフレーム
JPH0566976U (ja) 半導体装置
JPS6050347B2 (ja) シングルインライン半導体装置用リ−ドフレ−ム