JPH0613203U

JPH0613203U - 集中定数型アイソレータおよびサーキュレータ

Info

Publication number: JPH0613203U
Application number: JP569492U
Authority: JP
Inventors: 学由本
Original assignee: 日立フェライト株式会社
Priority date: 1992-01-17
Filing date: 1992-01-17
Publication date: 1994-02-18

Abstract

(57)【要約】（修正有）【目的】２００〜５００ＭＨｚ帯で使用され、小型の
集中定数型アイソレータおよびサーキューレータを得
る。【構成】誘電率εｒが９０以上の２枚のセラミック基
板１，２を用い、このセラミック基板１，２に形成され
た静電容量を各中心導体９に並列に接続し、フェライト
コア６の外径が３ｍｍ以上かつ６ｍｍ以下である。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、２００〜５００ＭＨｚで使用され、コードレス電話、携帯電話等に使用される集中定数型アイソレータおよびサーキュレータに関するものである。

【０００２】

【従来の技術】

従来の集中定数型アイソレータの一例を図３に示す。この従来例は、一つのフェライトコア５１に３本の中心導体５３を互いに絶縁状態で折り込んで構成し、これを一つのセラミック基板５４の穴に配置し、各中心導体５３をそのセラミック基板５４に形成された静電容量形成用電極５５に接続し、その上にもう一つのセラミック基板５６及びもう一つのフェライトコア５２を重ねている。またそのフェライトコア５２の上部にはシールド板５７が取り付けられる。これらを下ケース５８上に配置し、磁石５９及び鉄板６０の装着された上ケースをかぶせて構成されている。また、セラミック基板上の静電容量形成用電極５５の一つは、ダミー抵抗６２を介してアースに接続されている。また、別の従来例の集中定数型アイソレータの分解斜視図を図４に示す。この従来例は、セラミック基板６３を１枚とし、フェライトコア６４を１枚として構成したものであり、下ケース６５上にセラミック基板６３を配置し、そのセラミック基板６３に形成された穴に、互いに絶縁状態で折り込まれた中心導体６６の施されたフェライトコア６４を配置し、磁石６７の装着された上ケース６８をかぶせて構成されている。

【０００３】

【考案が解決しようとする課題】

従来の集中定数型アイソレータおよびサーキュレータは、８００ＭＨｚ〜数ＧＨｚ帯で使用されるものが一般的であった。ところが、コードレス電話用又は携帯電話用向に、２００〜５００ＭＨｚ帯で使用する集中定数型アイソレータおよびサーキュレータの要望が新たに発生した。この２００〜５００ＭＨｚ帯用で小型の集中定数型アイソレータおよびサーキュレータを構成する場合、図３に示す構造では部品点数が多く、作業工数、コストの面で問題があり、図４に示す構造では、２００〜５００ＭＨｚといった低周波数に対応した構造とすることが困難であった。本考案は、２００〜５００ＭＨｚ帯で使用される集中定数型アイソレータおよびサーキュレータであって、小型の集中定数型アイソレータおよびサーキュレータを提供することを目的とする。

【０００４】

【課題を解決するための手段】

本考案は、互いに絶縁状態で配置される中心導体と１枚のフェライトコアとを２枚のセラミック基板の穴に配置し、該セラミック基板に形成された静電容量を前記中心導体のそれぞれに並列に接続する集中定数型アイソレータおよびサーキュレータであって、前記セラミック基板は誘電率εｒが９０以上であり、前記フェライトコアの外径が３ｍｍ以上かつ６ｍｍ以下であり、２００〜５００ＭＨｚで使用される集中定数型アイソレータおよびサーキュレータである。

【０００５】

【作用】

本考案では、セラミック基板として誘電率εｒが９０以上のものを用いること、及び２枚のセラミック基板を用い、それぞれに形成された静電容量を並列に接続することにより、小さな面積で大きな静電容量を可能とし、２００〜５００ＭＨｚという比較的低い周波数で必要とされる大きな静電容量に対応することを可能とした。また本考案では、フェライトコアの外径を３ｍｍ〜６ｍｍとしたが、３ｍｍより小さいと集中定数回路の特性が不十分となり、６ｍｍより大きいと集中定数型アイソレータおよびサーキュレータの小型化に支障がある。そのため、フェライトコアの外径は３ｍｍ〜６ｍｍとした。このとき、フェライトコアの厚さは、０．６ｍｍ〜１．０ｍｍが適当であった。このフェライトコアと上記セラミック基板により、小型で、かつ２００〜５００ＭＨｚで使用できる集中定数型アイソレータおよびサーキュレータを構成できた。

【０００６】

【実施例】

本考案に係る一実施例の分解斜視図を図１に示す。この実施例は、誘電率εｒが１１０である２枚のセラミック基板１、２を用い、そのセラミック基板１、２には、それぞれ静電容量形成用の電極３が形成されており、その一つの電極３はダミー抵抗４を介してアース電極５に接続されている。このセラミック基板１、２には、フェライトコア６が挿入される穴７が形成されている。この一つのセラミック基板１を下ケース８上に配置し、その穴７に互いに絶縁状態で配置された３つの中心導体９を有するフェライトコア６を挿入し、もう一つのセラミック基板２を重ねる。このフェライトコア６は、外径５．１ｍｍで、厚さ０．９ｍｍのものを用いた。また各中心導体９は、セラミック基板１、２の静電容量形成用の電極３に接続されている。そして、磁石１０の装着された上ケース１１をかぶせて構成した。この実施例は、セラミック基板１、２のそれぞれに形成された静電容量は、各中心導体に並列に接続される。この実施例によれば、３８０ＭＨｚにて、挿入損失０．６０ｄＢ、アイソレーション３０ｄＢの特性が得られた。またこの実施例の各特性を図２に示す。この実施例は、外寸が１０ｍｍ×１０ｍｍという極めて小型に構成できた。

【０００７】

【考案の効果】

本考案によれば、従来より低い周波数である２００〜５００ＭＨｚで使用される集中定数型アイソレータおよびサーキュレータを構成でき、しかも小型に構成でき、コードレス電話又は携帯電話用として有効である。

【図面の簡単な説明】

【図１】本考案に係る一実施例の分解斜視図である。

【図２】本考案に係る一実施例の各特性図である。

【図３】従来の一例の分解斜視図である。

【図４】従来の別例の分解斜視図である。

【符号の説明】

１、２セラミック基板３静電容量形成用の電極４ダミー抵抗５アース電極６フェライトコア７穴８下ケース９中心導体１０磁石１１上ケース

Claims

【実用新案登録請求の範囲】

【請求項１】互いに絶縁状態で配置される中心導体と
１枚のフェライトコアとを２枚のセラミック基板の穴に
配置し、該セラミック基板に形成された静電容量を前記
中心導体のそれぞれに並列に接続する集中定数型アイソ
レータおよびサーキュレータであって、前記セラミック
基板は誘電率εｒが９０以上であり、前記フェライトコ
アの外径が３ｍｍ以上かつ６ｍｍ以下であり、２００〜
５００ＭＨｚで使用されることを特徴とする集中定数型
アイソレータおよびサーキュレータ。