JPH06132501A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06132501A JPH06132501A JP4284457A JP28445792A JPH06132501A JP H06132501 A JPH06132501 A JP H06132501A JP 4284457 A JP4284457 A JP 4284457A JP 28445792 A JP28445792 A JP 28445792A JP H06132501 A JPH06132501 A JP H06132501A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- insulating film
- upper electrode
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 アンチヒュ−ズ膜形成時の熱処理による、素
子のショ−トチャンネル効果等の特性劣化を防止する。 【構成】 所定領域に薄い絶縁膜７を形成し、その上に
上部電極３を形成し、次に薄い絶縁膜７を介して、基板
上に不純物を注入し、次に注入された不純物を拡散さ
せ、上部電極３下方に不純物拡散層としての下部電極８
を形成する。
子のショ−トチャンネル効果等の特性劣化を防止する。 【構成】 所定領域に薄い絶縁膜７を形成し、その上に
上部電極３を形成し、次に薄い絶縁膜７を介して、基板
上に不純物を注入し、次に注入された不純物を拡散さ
せ、上部電極３下方に不純物拡散層としての下部電極８
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。さらに詳しくは上部電極と下部電極とを絶縁す
る薄い絶縁膜を基板上に形成して、この薄い絶縁膜を電
気的に破壊することで上部電極と下部電極を導通させて
書き込みできる半導体装置の製造方法に関する。
関する。さらに詳しくは上部電極と下部電極とを絶縁す
る薄い絶縁膜を基板上に形成して、この薄い絶縁膜を電
気的に破壊することで上部電極と下部電極を導通させて
書き込みできる半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に薄い絶縁膜であるアンチヒュ−ズ
膜を使用したアンチヒュ−ズＲＯＭは、アンチヒュ−ズ
膜を介して、その上下で互いに電気的に絶縁されている
下部電極（不純物拡散層）と上部電極（導電膜）に、高
い電位を印加することによって介在しているアンチヒュ
−ズ膜を破壊し、二つの電極間を導通させることによっ
て書き込み専用のプログラマブルＲＯＭを得ることがで
きる。
膜を使用したアンチヒュ−ズＲＯＭは、アンチヒュ−ズ
膜を介して、その上下で互いに電気的に絶縁されている
下部電極（不純物拡散層）と上部電極（導電膜）に、高
い電位を印加することによって介在しているアンチヒュ
−ズ膜を破壊し、二つの電極間を導通させることによっ
て書き込み専用のプログラマブルＲＯＭを得ることがで
きる。
【０００３】従来のアンチヒューズＲＯＭは、図６〜８
に示すような構造である。図７は図６のＡ−Ａ′間の断
面の構造を示し、図８は図７に示す構造のうち上部電極
と下部電極を電気的に絶縁する、アンチヒューズ膜付近
の拡大図を示している。このＲＯＭの作成方法は、以下
に示す作成方法である。つまり、基板上に素子分離領域
１６、さらにゲート絶縁膜を介してゲート電極１４の形
成を行う。その上に層間絶縁膜１５をＣＶＤ法によって
堆積し、ｎ+ 又はｐ+ の不純物をイオン注入し、８００
〜９００℃でアニール処理することにより不純物が拡散
し下部電極１８及び２０が形成される。次にアンチヒュ
ーズ膜１７を形成させる領域をエッチングして穴をあ
け、アンチヒューズ膜１７をＣＶＤ法や熱酸化法によっ
て形成し、その上に上部電極として電極ポリシリコン１
３を堆積し、更に層間絶縁膜１９を堆積し、電極を作成
する領域の層間絶縁膜１９をエッチングし電極１２を配
線するという方法が使われている。
に示すような構造である。図７は図６のＡ−Ａ′間の断
面の構造を示し、図８は図７に示す構造のうち上部電極
と下部電極を電気的に絶縁する、アンチヒューズ膜付近
の拡大図を示している。このＲＯＭの作成方法は、以下
に示す作成方法である。つまり、基板上に素子分離領域
１６、さらにゲート絶縁膜を介してゲート電極１４の形
成を行う。その上に層間絶縁膜１５をＣＶＤ法によって
堆積し、ｎ+ 又はｐ+ の不純物をイオン注入し、８００
〜９００℃でアニール処理することにより不純物が拡散
し下部電極１８及び２０が形成される。次にアンチヒュ
ーズ膜１７を形成させる領域をエッチングして穴をあ
け、アンチヒューズ膜１７をＣＶＤ法や熱酸化法によっ
て形成し、その上に上部電極として電極ポリシリコン１
３を堆積し、更に層間絶縁膜１９を堆積し、電極を作成
する領域の層間絶縁膜１９をエッチングし電極１２を配
線するという方法が使われている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来で
はアンチヒューズ膜を形成するための工程が、下部電極
形成後なので、アンチヒューズ膜形成の際、９００℃以
上の熱処理が付されることになり、下部電極に拡散した
不純物がさらに外方に拡散してしまい、ソース領域とド
レイン領域間の間隔が狭くなり、素子のショートチャン
ネル効果等が起こりトランジスタの特性の劣化が生じる
という問題があった。
はアンチヒューズ膜を形成するための工程が、下部電極
形成後なので、アンチヒューズ膜形成の際、９００℃以
上の熱処理が付されることになり、下部電極に拡散した
不純物がさらに外方に拡散してしまい、ソース領域とド
レイン領域間の間隔が狭くなり、素子のショートチャン
ネル効果等が起こりトランジスタの特性の劣化が生じる
という問題があった。
【０００５】
【課題を解決するための手段及び作用】かくして、本発
明によれば上部電極と下部電極とを絶縁する薄い絶縁膜
を基板上に形成して、この薄い絶縁膜を電気的に破壊す
ることで上部電極と下部電極を導通させて書き込みでき
る半導体装置を形成するに際して、その所定領域に薄い
絶縁膜を形成し、その上に上部電極を形成し、次に薄い
絶縁膜を介して、基板上に不純物を注入し、次に注入さ
れた不純物を拡散させ、上部電極下方に不純物拡散層と
しての下部電極を形成することよりなる半導体装置の製
造方法が提供される。
明によれば上部電極と下部電極とを絶縁する薄い絶縁膜
を基板上に形成して、この薄い絶縁膜を電気的に破壊す
ることで上部電極と下部電極を導通させて書き込みでき
る半導体装置を形成するに際して、その所定領域に薄い
絶縁膜を形成し、その上に上部電極を形成し、次に薄い
絶縁膜を介して、基板上に不純物を注入し、次に注入さ
れた不純物を拡散させ、上部電極下方に不純物拡散層と
しての下部電極を形成することよりなる半導体装置の製
造方法が提供される。
【０００６】要するにこの発明は、基板上にまずアンチ
ヒューズ膜を形成しておき、次に上部電極を形成し、し
かる後不純物を注入して熱処理を付して下部電極を形成
することにより、不純物が上部電極下にまで拡散され、
下部電極と上部電極とがアンチヒューズ絶縁膜を介して
重なった構造となる。本発明ではアンチヒューズ膜をソ
ース・ドレイン領域の形成よりも先に形成するため、ソ
ース・ドレイン領域が不必要に拡散されるのを防止でき
る。
ヒューズ膜を形成しておき、次に上部電極を形成し、し
かる後不純物を注入して熱処理を付して下部電極を形成
することにより、不純物が上部電極下にまで拡散され、
下部電極と上部電極とがアンチヒューズ絶縁膜を介して
重なった構造となる。本発明ではアンチヒューズ膜をソ
ース・ドレイン領域の形成よりも先に形成するため、ソ
ース・ドレイン領域が不必要に拡散されるのを防止でき
る。
【０００７】この発明に用いられる基板としては特に限
定されないが通常シリコン基板が使用できる。次にこの
基板上に薄い絶縁膜であるアンチヒュ−ズ膜を堆積させ
る。このアンチヒュ−ズ膜の形成方法は通常の方法で形
成できる。例えばアンチヒュ−ズ膜としてＳｉ3 Ｎ4 ／
ＳｉＯ2 膜を使用する場合、Ｓｉ3 Ｎ4 をＣＶＤ法で堆
積させ、酸化処理を行いＳｉＯ2 膜を前記Ｓｉ3 Ｎ4 上
に形成するといった方法によって形成できる。更にその
上にポリシリコン等の上部電極を形成する。次に下部電
極であるソ−ス、ドレイン領域を基板表面層に形成する
ために、例えばホウ素、リン、ヒ素等の不純物をイオン
注入し、更にアニ−ル処理に付し不純物を拡散させるこ
とによって形成できる。このときアニ−ル処理の条件
は、８００〜９００℃であり、この処理温度によって、
不純物が上部電極の下へ拡散し下部電極を形成すること
ができる。更に上記素子の上に公知の方法により配線層
等を堆積することによって本発明のアンチヒュ−ズ素子
が得られる。
定されないが通常シリコン基板が使用できる。次にこの
基板上に薄い絶縁膜であるアンチヒュ−ズ膜を堆積させ
る。このアンチヒュ−ズ膜の形成方法は通常の方法で形
成できる。例えばアンチヒュ−ズ膜としてＳｉ3 Ｎ4 ／
ＳｉＯ2 膜を使用する場合、Ｓｉ3 Ｎ4 をＣＶＤ法で堆
積させ、酸化処理を行いＳｉＯ2 膜を前記Ｓｉ3 Ｎ4 上
に形成するといった方法によって形成できる。更にその
上にポリシリコン等の上部電極を形成する。次に下部電
極であるソ−ス、ドレイン領域を基板表面層に形成する
ために、例えばホウ素、リン、ヒ素等の不純物をイオン
注入し、更にアニ−ル処理に付し不純物を拡散させるこ
とによって形成できる。このときアニ−ル処理の条件
は、８００〜９００℃であり、この処理温度によって、
不純物が上部電極の下へ拡散し下部電極を形成すること
ができる。更に上記素子の上に公知の方法により配線層
等を堆積することによって本発明のアンチヒュ−ズ素子
が得られる。
【０００８】この本発明ではソース・ドレイン形成領域
へのイオン注入を、上部電極の形成後に行うため、上部
電極はイオン注入部を除いた形状に形成される。イオン
注入は薄いアンチヒューズ絶縁膜を介して行われるた
め、注入条件は従来の方法と同程度である。上部電極と
しては、ポリシリコンがよく使われるが、高融点金属の
シリサイド等一般に用いうるものであれば何でもよい。
へのイオン注入を、上部電極の形成後に行うため、上部
電極はイオン注入部を除いた形状に形成される。イオン
注入は薄いアンチヒューズ絶縁膜を介して行われるた
め、注入条件は従来の方法と同程度である。上部電極と
しては、ポリシリコンがよく使われるが、高融点金属の
シリサイド等一般に用いうるものであれば何でもよい。
【０００９】
【実施例】本発明のアンチヒューズＲＯＭの形成方法を
図５に従って詳細に説明する。まずシリコン基板上に素
子分離領域６とゲート電極４を公知の方法によって作成
する（図５（ａ））。層間絶縁膜５としてＳｉＯ2 をＣ
ＶＤ法によって膜厚約０．１μｍ積層する。次にアンチ
ヒューズ膜を形成する領域をエッチングすることによっ
て基板を露出させる（図５（ｂ））。
図５に従って詳細に説明する。まずシリコン基板上に素
子分離領域６とゲート電極４を公知の方法によって作成
する（図５（ａ））。層間絶縁膜５としてＳｉＯ2 をＣ
ＶＤ法によって膜厚約０．１μｍ積層する。次にアンチ
ヒューズ膜を形成する領域をエッチングすることによっ
て基板を露出させる（図５（ｂ））。
【００１０】次にＣＶＤ法でＳｉ3 Ｎ4 膜を膜厚０．０
０８μｍで積層し、更に酸化を行いＳｉ3 Ｎ4 膜の上に
ＳｉＯ2 膜を膜厚０．００３μｍで形成し、アンチヒュ
ーズ膜７が得られる（図５（ｃ））。更にポリシリコン
膜厚０．２５μｍで積層し、エッチングすることによっ
てポリシリコン電極３を形成する（図５（ｄ））。
０８μｍで積層し、更に酸化を行いＳｉ3 Ｎ4 膜の上に
ＳｉＯ2 膜を膜厚０．００３μｍで形成し、アンチヒュ
ーズ膜７が得られる（図５（ｃ））。更にポリシリコン
膜厚０．２５μｍで積層し、エッチングすることによっ
てポリシリコン電極３を形成する（図５（ｄ））。
【００１１】次にＡｓを８０ＫｅＶ、５×１０15ｃｍ-2
でイオン注入し、その後８００℃でアニール処理するこ
とによってポリシリコン電極の下へＡｓが拡散し、下部
電極８及び９が形成される（図５（ｅ））。その後ＮＳ
ＧあるいはＢＰＳＧをＣＶＤ法によって膜厚０．８μｍ
で積層し、ポリシリコン電極上のＮＳＧあるいはＢＰＳ
Ｇをエッチングすることによって取り除き、更に配線層
としてＡｌを積層し図１及び図２の形状を得る。図２は
図１のＡ−Ａ′間の断面構造を示している。
でイオン注入し、その後８００℃でアニール処理するこ
とによってポリシリコン電極の下へＡｓが拡散し、下部
電極８及び９が形成される（図５（ｅ））。その後ＮＳ
ＧあるいはＢＰＳＧをＣＶＤ法によって膜厚０．８μｍ
で積層し、ポリシリコン電極上のＮＳＧあるいはＢＰＳ
Ｇをエッチングすることによって取り除き、更に配線層
としてＡｌを積層し図１及び図２の形状を得る。図２は
図１のＡ−Ａ′間の断面構造を示している。
【００１２】上部電極と下部電極の重なり部は、図３及
び図４に示すように、アンチヒューズ膜７を介して部分
的に重なる。本実施例では重なり幅は、最終的に０．２
〜０．５μｍ程度となる。
び図４に示すように、アンチヒューズ膜７を介して部分
的に重なる。本実施例では重なり幅は、最終的に０．２
〜０．５μｍ程度となる。
【００１３】
【発明の効果】トランジスタのショートチャンネル効果
等の劣化はソース、ドレイン領域にイオン注入した後の
熱処理によって劣化していた。従って、アンチヒューズ
膜の形成に際してセル構造を変化させ、ソース、ドレイ
ン領域にイオン注入する前に積層することによってショ
ートチャンネル効果等の特性の劣化を抑えることができ
る。
等の劣化はソース、ドレイン領域にイオン注入した後の
熱処理によって劣化していた。従って、アンチヒューズ
膜の形成に際してセル構造を変化させ、ソース、ドレイ
ン領域にイオン注入する前に積層することによってショ
ートチャンネル効果等の特性の劣化を抑えることができ
る。
【図１】本発明のＲＯＭの概略平面図である。
【図２】図１のＲＯＭのＡ−Ａ′面の概略断面図であ
る。
る。
【図３】図２のＲＯＭの概略拡大図である。
【図４】図３のＲＯＭの概略拡大図である。
【図５】本発明のＲＯＭの製造工程の概略説明図であ
る。
る。
【図６】従来のＲＯＭの平面図である。
【図７】従来のＲＯＭのＡ−Ａ′面の概略の断面図であ
る。
る。
【図８】図７のＲＯＭの拡大図である。
１ コンタクト領域 ２ Ａｌ配線 ３ ポリシリコン電極（上部電極） ４ ゲ−ト電極 ５ 層間絶縁膜 ６ 素子分離領域 ７ アンチヒュ−ズ膜（薄い絶縁膜） ８ 下部電極 ９ 下部電極
Claims (1)
- 【請求項１】 上部電極と下部電極とを絶縁する薄い絶
縁膜を基板上に形成して、この薄い絶縁膜を電気的に破
壊することで上部電極と下部電極を導通させて書き込み
できる半導体装置を形成するに際して、その所定領域に
薄い絶縁膜を形成し、その上に上部電極を形成し、次に
薄い絶縁膜を介して、基板上に不純物を注入し、次に注
入された不純物を拡散させ、上部電極下方に不純物拡散
層としての下部電極を形成することよりなる半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284457A JPH06132501A (ja) | 1992-10-22 | 1992-10-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284457A JPH06132501A (ja) | 1992-10-22 | 1992-10-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132501A true JPH06132501A (ja) | 1994-05-13 |
Family
ID=17678787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4284457A Pending JPH06132501A (ja) | 1992-10-22 | 1992-10-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132501A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244255B1 (ko) * | 1997-04-28 | 2000-02-01 | 김영환 | 안티퓨즈 및 그 제조방법 |
| JP2005504434A (ja) * | 2001-09-18 | 2005-02-10 | キロパス テクノロジーズ インコーポレイテッド | 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ |
| JP2005515624A (ja) * | 2001-10-17 | 2005-05-26 | キロパス テクノロジーズ インコーポレイテッド | 超薄膜誘電体のブレークダウン現象を利用したリプログラマブル不揮発性メモリ |
| JP2006245177A (ja) * | 2005-03-02 | 2006-09-14 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
-
1992
- 1992-10-22 JP JP4284457A patent/JPH06132501A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244255B1 (ko) * | 1997-04-28 | 2000-02-01 | 김영환 | 안티퓨즈 및 그 제조방법 |
| JP2005504434A (ja) * | 2001-09-18 | 2005-02-10 | キロパス テクノロジーズ インコーポレイテッド | 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ |
| JP2005515624A (ja) * | 2001-10-17 | 2005-05-26 | キロパス テクノロジーズ インコーポレイテッド | 超薄膜誘電体のブレークダウン現象を利用したリプログラマブル不揮発性メモリ |
| JP2006245177A (ja) * | 2005-03-02 | 2006-09-14 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4637128A (en) | Method of producing semiconductor device | |
| JPH0586673B2 (ja) | ||
| JPH0586663B2 (ja) | ||
| US6117792A (en) | Method for manufacturing semiconductor device | |
| JPH07249770A (ja) | 半導体装置及びその製造方法 | |
| US5654241A (en) | Method for manufacturing a semiconductor device having reduced resistance of diffusion layers and gate electrodes | |
| JP2003536276A (ja) | 埋込ゲートを備えた縦型ｍｏｓトランジスタおよびその製造方法 | |
| US4549198A (en) | Semiconductor device | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| JP3180951B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH06132501A (ja) | 半導体装置の製造方法 | |
| JP2773221B2 (ja) | 半導体装置 | |
| US4441941A (en) | Method for manufacturing a semiconductor device employing element isolation using insulating materials | |
| JPS5978576A (ja) | 半導体装置およびその製造方法 | |
| JPS6360549B2 (ja) | ||
| JPS6340374A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPH0136256B2 (ja) | ||
| JPH07254705A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS5836505B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JP2846055B2 (ja) | 半導体装置の製造方法 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPS61150376A (ja) | 半導体装置 |