JPH0613434A - 半導体装置用フィルムキャリア - Google Patents

半導体装置用フィルムキャリア

Info

Publication number
JPH0613434A
JPH0613434A JP3172550A JP17255091A JPH0613434A JP H0613434 A JPH0613434 A JP H0613434A JP 3172550 A JP3172550 A JP 3172550A JP 17255091 A JP17255091 A JP 17255091A JP H0613434 A JPH0613434 A JP H0613434A
Authority
JP
Japan
Prior art keywords
plating layer
film carrier
lead
leads
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3172550A
Other languages
English (en)
Other versions
JP2850579B2 (ja
Inventor
Sachiko Anno
幸子 安納
Osamu Yoshioka
修 吉岡
Ryoichi Koizumi
良一 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP3172550A priority Critical patent/JP2850579B2/ja
Publication of JPH0613434A publication Critical patent/JPH0613434A/ja
Application granted granted Critical
Publication of JP2850579B2 publication Critical patent/JP2850579B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】ウイスカを発生させることなく、機械的強度も
強く更に酸化腐食を起すことなく、多ピン化を大幅に増
加させることが出来る新規な半導体装置用フィルムキャ
リアを提供する。 【構成】インナーリード6及びアウターリード7は図1
に示すようにNi又はNi合金のメッキ層9が全面に、
その上に少なくともインナーリード6及びアウターリー
ド7の半導体素子12の電極及び配線基板16との接合
面にPd又はPd合金めっき層10が施され、インナー
リード6及びアウターリード7の全面は、めっき層9又
は10で被覆されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置用フィルムキ
ャリアに関する、特にTAB(Tape Automa
ted Bonding)用フィルムキャリアに関する
ものである。
【0002】
【従来の技術】半導体素子の実装では、一定水準以上の
性能の半導体装置を高速で量産するため、TABにより
自動化が図られている。このTABでは、連続帯状のフ
ィルムキャリアにパターン形成された銅箔を半導体素子
にワイヤレスボンディングによって接合することにより
連続的な実装を可能にしている。
【0003】図4及び図5はこのTABによる実装例を
示す。図4において、長尺可撓性絶縁フィルム2上にイ
ンナーリード6及びアウターリード7をパターン形成し
たフィルムキャリア1が示されており、このフィルムキ
ャリア1のシンナーリード6と半導体素子12の電極上
のAuバンプ13とを位置合わせし、加熱状態のボンデ
ィングツール14を押圧することにより、インナーリー
ド6と半導体素子12のAuバンプ13をボンディング
する。このインナーリードのボンディングの後必要に応
じて図5に示すように半導体素子12及びインナーリー
ド6をモールド樹脂15によって封止し、フィルムキャ
リア1から分離した後、図5に示すアウターリードボン
ディングに供される。図5において、16は外部配線基
板であり、上面には、配線を行うための導体パターン1
7が形成されている。この外部配線基板16の導体パタ
ーン17とフィルムキャリアのアウターリード7とを位
置合わせした後、加熱状態のボンディングツール14に
より押圧してこれらの接合が行われる。
【0004】図3は従来のフィルムキャリアの一部分の
断面図であり、後述する図2のA−A線及びB−B線断
面図に相当している。このフィルムキャリアはポリイミ
ド樹脂等の可撓絶縁フィルム2にデバイスホール4a、
アウターホール4b、スプロケットホール3等を打抜き
によって形成した後、銅箔8を接着し、この銅箔8をフ
ォトエッチング法によってエッチングして、所定パター
ンのインナーリード6及びアウターリード7を形成する
ことによって得られている。そして半導体素子の電極及
び外部配線基板の導体パターンとの接合を良好に行うた
め、インナーリード6及びアウターリード7にめっき層
11を施している。このめっき層11は融点が低く、し
かも接合性の良好なSn又はSn合金(例えば、Sn−
Pb合金)が使用されており、インナーリード6及びア
ウターリード7の全面に形成されるものである。この場
合、接合部分のめっき層11は半導体素子の電極や外部
配線基板の導体パターンとの接合のために施される一
方、銅箔8の酸化防止、腐食防止のためにも施されてい
る。
【0005】
【発明が解決しようとする課題】しかしながら従来のフ
ィルムキャリアでは、インナーリード6及びアウターリ
ード7の全体に施されためっき層11のSn又はSn合
金より、ウイスカと呼ばれる針状の金属単結晶が発生
し、隣接するリード間、半導体素子の電極間或は、外部
基板の導体パターン間を短絡させる恐れがある。更にS
n又はSn合金めっき層は軟質で機械的強度が小さいた
め、外部部材との擦れ、接触によって傷付き易く、この
傷によって内部の銅箔が露出して酸化、腐食することも
ある。前述したウイスカの発生を防止するため、一般的
にめっき工程後に100℃程度で熱処理を行う必要があ
る。しかし、このような処理を行うのは面倒なでけでな
く、加熱を行うことにより酸化被膜が形成し、はんだ濡
れ性及びボンディグ性の低下、更に変色等の問題が生じ
た。
【0006】本発明の目的は、前記した従来技術の欠点
を解消しウイスカを発生させることなく、機械的強度も
強く、更に酸化腐食を起すことなく、多ピン化を大幅に
増加させることが出来る新規な半導体装置用フィルムキ
ャリアを提供することにある。
【0007】
【課題を解決するための手段及び作用】本発明の要旨
は、半導体装置用フィルムキャリアめっき層としてPd
又はPd合金を用い、又はその下地としてNi又はNi
合金めっき層を施したことにあり、それによってSn及
びSn合金のめっき層より耐熱及び耐食性を大幅に向上
させたものである。更にPd又はPd合金のめっき層は
Sn及びSn合金のめっき層よりウイスカー発生、マイ
グレーションの問題がなく、又、はんだ濡れ性も良いた
め信頼性の向上に結びつくものである。
【0008】本発明の上記目的は、半導体素子の電極と
接合されるインナーリードと、このインナーリードに連
設された外部配線基板と接合されるアウターリードを可
撓性絶縁フィルム上にパターン形成した半導体装置用フ
ィルムキャリアにおいて、少なくとも、前記インナーリ
ード及びアウターリードの半導体素子の電極及び配線基
板との接合面にPd又はPd合金のめっき層が施されて
いることを特徴とする半導体装置用フィルムキャリア、
又はPd又はPd合金めっき層の下地としてNi又はN
i合金めっき層を施していることを特徴とする前記の半
導体装置用フィルムキャリアによって達成される。
【0009】本発明に用いるフィルムキャリアとしては
ポリイミド樹脂、ポリエステル樹脂、ガラスエポキシ樹
脂などからなる可撓性絶縁フィルムを用いる。
【0010】本発明における、インナーリード及びアウ
ターリードの材料としては銅箔を用いるが、銅箔の種類
は圧延銅箔及び電解銅箔のいずれでも構わない。
【0011】本発明において、Pd又はPd合金めっき
層の下地としてのNi及びNi合金のめっき膜は、厚い
程良いが硬質なため曲げ加工等の工程が含まれる場合割
れる等の現象が見られるので、0.3〜1.0μmの範
囲の被覆を施すことが望ましい。
【0012】本発明におけるPd及びPd合金のめっき
膜は特性を満たすには0.01〜1.0μmの範囲の被
覆を必要とするが、コストが高くなるためなるべく薄い
めっき層とするが望ましい。
【0013】
【実施例】本発明の一実施例を図を用いて詳しく説明す
る。
【0014】図2は、本発明の半導体装置用フィルムキ
ャリアの一実施例の平面図、図1は図2のA−A線の断
面図(A)及びB−B線の断面図(B)であり、従来技
術と同一の要素は同一符号で対応させてある。フィルム
キャリア1はポリイミド樹脂、ポリエステル樹脂、ガラ
スエポキシ樹脂などからなる可撓性絶縁フィルム2とこ
の絶縁フィルム2上にパターン形成された銅箔等の金属
導体膜のリード5とを備えている。絶縁フィルム2は長
尺な連続帯状となっており、その幅方向両側にはスプロ
ケットホール3が所定間隔で打抜き形成されている。
又、幅方向中央部分には半導体素子(図示せず)を位置
させるデバイスホール4aが形成され、このデバイスホ
ール4aの外側には外部配線基板(図示せず)の導体パ
ターンに臨むアウターホール4bが形成されている。リ
ード5はインナーリード6が内側に、アウターリード7
が外側に連設されることで形成され、インナーリード6
の先端部分が図4にも示すように絶縁フイルム2のデバ
イスホール4aの内に延びている。このインナーリード
6に連設されるアウターリード7はアウターホール4b
上を通過して外方に延びている。このような構造では、
デバイスホール4a内に延びたインナーリード6の先端
部分が半導体素子の電極と接合され、アウターリード7
はフイルムキャリアから切り離されアウターホール4b
を介して外部配線基板16の配線17と接合される。
【0015】インナーリード6及びアウターリード7は
図1に示すようにNi又はNi合金のメッキ層9が全面
に、その上に少なくともインナーリード6及びアウター
リード7の半導体素子12の電極及び配線基板16との
接合面にPd又はPd合金めっき層10が施され、イン
ナーリード6及びアウターリード7の全面は、めっき層
9又は10で被覆されている。図4及び図5に示される
ように、インナーリード6の下面は半導体素子の電極と
接合され、アウターリード7の下面は外部配線基板の導
体パターンと接合されるものであり、これらのリード
6、7の下面は接合面となっている。このような接合面
に施されるPd又はPd合金のめっき層はいずれも化学
的に安定で、酸化被膜を形成しにくいため、半導体素子
又は外部配線基板との接合を良好に行うことができる。
更に、Pd又はPd合金のめっき層は耐食性が高く硬質
であり、上記接合面以外のインナーリード6及びアウタ
ーリード7の上面及び側面に形成されることで、これら
のリード6、7の保護に寄与する。即ち、半導体素子、
外部配線基板との接合のため、ボンディングツールがイ
ンナーリード6又はアウターリード7に下降してこれら
リード6、7の上面にはNi又Ni合金めっき層9か或
はPd又はPd合金のめっき層10が施されており、こ
のめっき層9、10は硬質のため、傷付難く、内部のイ
ンナーリード6及びアウターリード7の酸化及び腐食の
防止を図っている。
【0016】一方、Ni又はNi合金のめっき層は、ア
ンモニア系めっき液に対して安定であり、Pd又はPd
合金のめっき層の下地として施されることで、アンモニ
ア系のめっき液であるPd又はPd合金のめっき液への
素地である銅の溶解による汚染を防ぐことができる。更
に、Ni又はNi合金のめっき層は耐食性であり、素地
の銅の溶出及び拡散を防ぐためめっき界面での内部電池
の形成を防ぎ、インナーリード6及びアウターリード7
の耐食性を高めている。
【0017】
【発明の効果】以上、説明したように本発明の半導体装
置用フィルムキャリアは、少なくとも、インナーリード
及びアウターリードの半導体素子の電極及び配線基板と
の接合面にPd又はPd合金めっき層が、又、その下地
としてNi又はNi合金めっき層が施されているため、
Pd又はPd合金のめっき液の汚染を防ぎ、更にリード
の耐食性を高めることができる。又、Pd又はPd合金
は化学的に安定であり酸化被覆を形成し難く、ボンディ
ング性を高め更に硬質のため傷付きにくく、リードの表
面保護を行うことができ、信頼性を向上させることがで
きる。
【0018】又、ウイスカの発生も心配ない。
【0019】又、Auめっきに比較してPd又はPd合
金の方が安価である。
【図面の簡単な説明】
【図1】本発明の図2におけるA−A線の断面図(A)
及びB−B線の断面図(B)。
【図2】本発明の半導体装置用フィルムキャリアーの一
実施例を示す平面図。
【図3】図1(A)、(B)に対応する従来の半導体装
置用フィルムキャリアーの一例のA−A線の断面図
(A)とB−B線の断面図(B)。
【図4】TABによる半導体素子の実装の一例を示す断
面図(A)。
【図5】図4に続くTABによる外部配線基板への実装
の一例を示す断面図(B)。
【符号の説明】
1 フィルムキャリア 2 絶縁フィルム 3 スプロケットホール 4a デバイスホール 4b アウターホール 5 リード 6 インナーリード 7 アウターリード 8 銅箔 9 Ni又はNi合金のめっき層 10 Pd又はPd合金のめっき層 11 Sn又はSn合金のめっき層 12 半導体素子 13 Auバンプ 14 ボンディングツール 15 モールド樹脂 16 外部配線基板 17 配線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年7月29日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図4
【補正方法】変更
【補正内容】
【図4】TABによる半導体素子の実装の一例を示す断
面図。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】図5
【補正方法】変更
【補正内容】
【図5】図4に続くTABによる外部配線基板への実装
の一例を示す断面図。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体素子の電極と接合されるインナーリ
    ードと、このインナーリードに連設された外部配線基板
    と接合されるアウターリードを可撓性絶縁フィルム上に
    パターン形成した半導体装置用フィルムキャリアにおい
    て、少なくとも前記インナーリード及びアウターリード
    の半導体素子の電極及び配線基板との接合面に、Pd又
    はPd合金のめっき層が施されていることを特徴とする
    半導体装置用フィルムキャリア。
  2. 【請求項2】Pd又はPd合金めっき層の下地としてN
    i又はNi合金めっき層を施していることを特徴とする
    請求項1記載の半導体装置用フィルムキャリア。
JP3172550A 1991-07-12 1991-07-12 半導体装置用フィルムキャリア Expired - Fee Related JP2850579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3172550A JP2850579B2 (ja) 1991-07-12 1991-07-12 半導体装置用フィルムキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3172550A JP2850579B2 (ja) 1991-07-12 1991-07-12 半導体装置用フィルムキャリア

Publications (2)

Publication Number Publication Date
JPH0613434A true JPH0613434A (ja) 1994-01-21
JP2850579B2 JP2850579B2 (ja) 1999-01-27

Family

ID=15943947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3172550A Expired - Fee Related JP2850579B2 (ja) 1991-07-12 1991-07-12 半導体装置用フィルムキャリア

Country Status (1)

Country Link
JP (1) JP2850579B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878472A (ja) * 1994-09-05 1996-03-22 Hitachi Cable Ltd 半導体装置用基体および半導体装置
JP2006316196A (ja) * 2005-05-13 2006-11-24 Yasuo Ishikawa 油化装置
US12113321B1 (en) * 2023-04-10 2024-10-08 Napra Co., Ltd. Terminal

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878472A (ja) * 1994-09-05 1996-03-22 Hitachi Cable Ltd 半導体装置用基体および半導体装置
JP2006316196A (ja) * 2005-05-13 2006-11-24 Yasuo Ishikawa 油化装置
US12113321B1 (en) * 2023-04-10 2024-10-08 Napra Co., Ltd. Terminal

Also Published As

Publication number Publication date
JP2850579B2 (ja) 1999-01-27

Similar Documents

Publication Publication Date Title
JPH0870084A (ja) 半導体パッケージおよびその製造方法
JP3076342B1 (ja) 電子部品実装用フィルムキャリアテ―プおよびその製造方法
JPS61142750A (ja) 絶縁基板
JP2000228006A (ja) ボンディングパットおよびバンプを用いた接合体、および磁気ヘッド装置
JP2001060760A (ja) 回路電極およびその形成方法
JP2850579B2 (ja) 半導体装置用フィルムキャリア
JPH0982751A (ja) デバイスの実装構造
JPH061789B2 (ja) 半導体装置用フイルムキヤリア
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH01135050A (ja) 半導体装置
JP2553265B2 (ja) Tab用テープキャリア
JPH05326643A (ja) Tab用フィルムキャリア
JP2553264B2 (ja) Tab用テープキャリア
JP2705263B2 (ja) Tab用テープキャリアの製造方法
JPH05175408A (ja) 半導体素子の実装用材料および実装方法
JPS62249435A (ja) 半導体装置
JPS62199022A (ja) 半導体装置の実装具
JPH1116954A (ja) Tab用テープキャリア
JPH07161765A (ja) フィルムキャリア型半導体装置
JPH02222554A (ja) 半導体装置用フィルムキャリア
JPH05144882A (ja) 半導体装置用フイルムキヤリア
JPH11168120A (ja) 半導体装置及びその製造方法
JPH05218280A (ja) リードフレームおよびその製造方法
JPH0582591A (ja) 半導体装置用フイルムキヤリア
JP2001053116A (ja) 2層配線tabテープ及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees