JPH0613464A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0613464A JPH0613464A JP4167850A JP16785092A JPH0613464A JP H0613464 A JPH0613464 A JP H0613464A JP 4167850 A JP4167850 A JP 4167850A JP 16785092 A JP16785092 A JP 16785092A JP H0613464 A JPH0613464 A JP H0613464A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- mark
- wiring
- recognition mark
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】パッドの周辺に配置されたパッド認識用目印を
含む半導体装置において、パッド認識用目印を最上層に
位置した保護膜を用いて凹状、もしくは凸状のマークで
構成し、また、このパッド認識用目印が、パッドを形成
する工程で同時に形成されることを特徴とする。 【効果】パッド認識用目印を最上層の保護膜で形成する
ことで、パッドの周辺に自由に配置することができ、集
積度を低下させずにパッド認識用目印の視認性を向上さ
せることができる。さらに、パッドマスクのデータ内に
あらかじめパッド認識用目印のデータを作り込むこと
で、配線変更が生じた場合、修正された配線のデータに
目印のデータを付加する作業を省略できる分マスクの製
作時間が短縮することが可能である。
含む半導体装置において、パッド認識用目印を最上層に
位置した保護膜を用いて凹状、もしくは凸状のマークで
構成し、また、このパッド認識用目印が、パッドを形成
する工程で同時に形成されることを特徴とする。 【効果】パッド認識用目印を最上層の保護膜で形成する
ことで、パッドの周辺に自由に配置することができ、集
積度を低下させずにパッド認識用目印の視認性を向上さ
せることができる。さらに、パッドマスクのデータ内に
あらかじめパッド認識用目印のデータを作り込むこと
で、配線変更が生じた場合、修正された配線のデータに
目印のデータを付加する作業を省略できる分マスクの製
作時間が短縮することが可能である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関するもの
であり、特にマスタースライス構造のゲートアレイのパ
ッド認識用目印に関する。
であり、特にマスタースライス構造のゲートアレイのパ
ッド認識用目印に関する。
【０００２】
【従来の技術】従来の半導体装置は、図２（ａ）、図２
（ｂ）に示すように、はじめに、Ｓｉ基板に素子分離を
行うための選択酸化（Local Oxidation of Silicon、以
下ＬＯＣＯＳと略す）１０１を形成した後に、ポリシリ
コンなどの導電材料でゲ−ト電極１０２を形成する。そ
して、酸化膜などの絶縁材料でサイドウォール１０３を
形成し、Ｐ（リン）あるいはＢ（ボロン）などの不純物
を打ち込むことによりソース・ドレイン領域１０４を形
成する。次に、酸化膜などの絶縁材料を用いてゲ−ト電
極と第１層目の配線を絶縁する層間絶縁膜１０５を形成
し、アルミなどの導電材料で形成された第１層目の配線
層１０６を形成する。さらに、酸化膜などの絶縁材料を
用いて第１層目の配線１０６と第２層目の配線１０８を
絶縁する層間絶縁膜１０７を形成し、アルミなどの導電
材料で形成された第２層目の配線層１０８を形成する。
保護絶縁膜１０９を形成した後に保護膜１１０を形成
し、保護絶縁膜１０９および保護膜１１０をエッチング
して、パッド１１１を形成する。このときに、第１層目
の配線工程および第２層目の配線工程において、第１層
目の配線１０６、または第２層目の配線１０８を利用し
て、パッド１１１に対し内部セル側以外の領域に凸状の
パッド認識用目印１１４、１１５を形成している。
（ｂ）に示すように、はじめに、Ｓｉ基板に素子分離を
行うための選択酸化（Local Oxidation of Silicon、以
下ＬＯＣＯＳと略す）１０１を形成した後に、ポリシリ
コンなどの導電材料でゲ−ト電極１０２を形成する。そ
して、酸化膜などの絶縁材料でサイドウォール１０３を
形成し、Ｐ（リン）あるいはＢ（ボロン）などの不純物
を打ち込むことによりソース・ドレイン領域１０４を形
成する。次に、酸化膜などの絶縁材料を用いてゲ−ト電
極と第１層目の配線を絶縁する層間絶縁膜１０５を形成
し、アルミなどの導電材料で形成された第１層目の配線
層１０６を形成する。さらに、酸化膜などの絶縁材料を
用いて第１層目の配線１０６と第２層目の配線１０８を
絶縁する層間絶縁膜１０７を形成し、アルミなどの導電
材料で形成された第２層目の配線層１０８を形成する。
保護絶縁膜１０９を形成した後に保護膜１１０を形成
し、保護絶縁膜１０９および保護膜１１０をエッチング
して、パッド１１１を形成する。このときに、第１層目
の配線工程および第２層目の配線工程において、第１層
目の配線１０６、または第２層目の配線１０８を利用し
て、パッド１１１に対し内部セル側以外の領域に凸状の
パッド認識用目印１１４、１１５を形成している。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来技
術では図２（ａ）、図２（ｂ）に示すような、第１層目
の配線、または第２層目の配線を利用する場合、パッド
に対し内部セル側は配線領域として使用するため、パッ
ド認識用目印を内部セル側につけることができない。ま
た、このような配線層を使用してパッド認識用目印を形
成した場合、配線層が保護膜（有色性有機物質）や保護
酸化膜の下層に位置するため、チップを上面より見たと
きに目印の視認性が悪くなる。さらに、マスタースライ
ス半導体装置に、従来技術を適用した場合、配線用のマ
スクの作成には、配線データと目印のデータの２つのデ
ータが必要となり、論理回路の変更による配線変更に応
じて、配線用のマスクに配線のデータだけでなく目印の
データを付加する作業が加わるため、配線用のマスク作
成に所要する時間が増大する。
術では図２（ａ）、図２（ｂ）に示すような、第１層目
の配線、または第２層目の配線を利用する場合、パッド
に対し内部セル側は配線領域として使用するため、パッ
ド認識用目印を内部セル側につけることができない。ま
た、このような配線層を使用してパッド認識用目印を形
成した場合、配線層が保護膜（有色性有機物質）や保護
酸化膜の下層に位置するため、チップを上面より見たと
きに目印の視認性が悪くなる。さらに、マスタースライ
ス半導体装置に、従来技術を適用した場合、配線用のマ
スクの作成には、配線データと目印のデータの２つのデ
ータが必要となり、論理回路の変更による配線変更に応
じて、配線用のマスクに配線のデータだけでなく目印の
データを付加する作業が加わるため、配線用のマスク作
成に所要する時間が増大する。
【０００４】そこで、本発明はこのような問題点を解決
するためのもので、その目的とするところは集積度を損
なわず、かつ配線用のマスク作成に所要する時間を増や
すことなく視認性を向上させたパッド認識用目印を提供
するところにある。
するためのもので、その目的とするところは集積度を損
なわず、かつ配線用のマスク作成に所要する時間を増や
すことなく視認性を向上させたパッド認識用目印を提供
するところにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
パッドの周辺に配置されたパッド認識用目印を含む半導
体装置において、パッド認識用目印が最上層に位置した
第１の保護膜を用いた凹状、もしくは凸状のマークで構
成されていることを特徴とし、また、前記パッド認識用
目印が、パッドを形成する工程で同時に形成され、第１
の保護膜が、有色性の有機物質で構成されていることを
特徴とする。
パッドの周辺に配置されたパッド認識用目印を含む半導
体装置において、パッド認識用目印が最上層に位置した
第１の保護膜を用いた凹状、もしくは凸状のマークで構
成されていることを特徴とし、また、前記パッド認識用
目印が、パッドを形成する工程で同時に形成され、第１
の保護膜が、有色性の有機物質で構成されていることを
特徴とする。
【０００６】
【実施例】本発明の半導体装置の一例を、図１（ａ）、
図１（ｂ）に示し、工程を追いながら実施例１〔図１
（ａ）〕、実施例２〔図１（ｂ）〕について以下に説明
していく。
図１（ｂ）に示し、工程を追いながら実施例１〔図１
（ａ）〕、実施例２〔図１（ｂ）〕について以下に説明
していく。
【０００７】実施例１〔内部セルの逆側の凸状に形成し
たパッド認識用目印〕 はじめに、Ｓｉ基板に素子分離を行うためのＬＯＣＯＳ
１０１を形成し、ゲ−ト電極１０２を拡散領域から電気
的に分離するための酸化膜を全面に形成した後に、その
上にポリシリコンなどの導電材料でゲ−ト電極１０２を
形成する。そして、ゲート電極１０２の側面に、酸化膜
などの絶縁材料でサイドウォール１０３を形成し、Ｐ
（リン）、あるいはＢ（ボロン）などの不純物を打ち込
むことにより、図では省略してあるＬＤＤ（Lightly Do
ped Drain 以下ＬＤＤと略す）構造を有するソース・ド
レイン領域１０４を形成する。次に、ゲ−ト電極１０２
と第１層目の配線１０６を電気的に絶縁するために、絶
縁材料を用いて層間絶縁膜１０５を形成し、アルミなど
の導電材料で形成された第１層目の配線層１０６を形成
する。さらに、第１層目の配線１０６と第２層目の配線
１０８を電気的に絶縁するために、絶縁材料を用いて層
間絶縁膜１０７を形成後、アルミなどの導電材料で形成
された第２層目の配線層１０８を形成する。外部との絶
縁をはかるために保護絶縁膜１０９を形成し、チップに
かかる応力によりチップ割れを防止する保護膜１１０を
形成した後に、保護絶縁膜１０９および保護膜１１０を
エッチングして、パッド１１１を形成する時と同時に、
内部セルの逆側の保護膜を残して形成した、凸状のパッ
ド認識用目印１１２を形成する。
たパッド認識用目印〕 はじめに、Ｓｉ基板に素子分離を行うためのＬＯＣＯＳ
１０１を形成し、ゲ−ト電極１０２を拡散領域から電気
的に分離するための酸化膜を全面に形成した後に、その
上にポリシリコンなどの導電材料でゲ−ト電極１０２を
形成する。そして、ゲート電極１０２の側面に、酸化膜
などの絶縁材料でサイドウォール１０３を形成し、Ｐ
（リン）、あるいはＢ（ボロン）などの不純物を打ち込
むことにより、図では省略してあるＬＤＤ（Lightly Do
ped Drain 以下ＬＤＤと略す）構造を有するソース・ド
レイン領域１０４を形成する。次に、ゲ−ト電極１０２
と第１層目の配線１０６を電気的に絶縁するために、絶
縁材料を用いて層間絶縁膜１０５を形成し、アルミなど
の導電材料で形成された第１層目の配線層１０６を形成
する。さらに、第１層目の配線１０６と第２層目の配線
１０８を電気的に絶縁するために、絶縁材料を用いて層
間絶縁膜１０７を形成後、アルミなどの導電材料で形成
された第２層目の配線層１０８を形成する。外部との絶
縁をはかるために保護絶縁膜１０９を形成し、チップに
かかる応力によりチップ割れを防止する保護膜１１０を
形成した後に、保護絶縁膜１０９および保護膜１１０を
エッチングして、パッド１１１を形成する時と同時に、
内部セルの逆側の保護膜を残して形成した、凸状のパッ
ド認識用目印１１２を形成する。
【０００８】実施例２〔内部セル側に凹状に形成したパ
ッド認識用目印〕 はじめに、Ｓｉ基板に素子分離を行うためのＬＯＣＯＳ
１０１を形成し、ゲ−ト電極１０２を拡散領域から電気
的に分離するための酸化膜を全面に形成した後に、その
上にポリシリコンなどの導電材料でゲ−ト電極１０２を
形成する。そして、ゲート電極１０２の側面に、酸化膜
などの絶縁材料でサイドウォール１０３を形成し、Ｐ
（リン）、あるいはＢ（ボロン）などの不純物を打ち込
むことにより、図では省略してあるＬＤＤ構造を有する
ソース・ドレイン領域１０４を形成する。次に、ゲ−ト
電極１０２と第１層目の配線１０６を電気的に絶縁する
ために、絶縁材料を用いて層間絶縁膜１０５を形成し、
アルミなどの導電材料で形成された第１層目の配線層１
０６を形成する。さらに、第１層目の配線１０６と第２
層目の配線１０８を電気的に絶縁するために、絶縁材料
を用いて層間絶縁膜１０７を形成後、アルミなどの導電
材料で形成された第２層目の配線層１０８を形成する。
外部との絶縁をはかるために保護絶縁膜１０９を形成
し、チップにかかる応力によりチップ割れを防止する保
護膜１１０を形成した後に、保護絶縁膜１０９および保
護膜１１０をエッチングして、パッド１１１を形成する
時と同時に、内部セル側の保護膜をエッチングして形成
した、凹状のパッド認識用目印１１３を形成する。
ッド認識用目印〕 はじめに、Ｓｉ基板に素子分離を行うためのＬＯＣＯＳ
１０１を形成し、ゲ−ト電極１０２を拡散領域から電気
的に分離するための酸化膜を全面に形成した後に、その
上にポリシリコンなどの導電材料でゲ−ト電極１０２を
形成する。そして、ゲート電極１０２の側面に、酸化膜
などの絶縁材料でサイドウォール１０３を形成し、Ｐ
（リン）、あるいはＢ（ボロン）などの不純物を打ち込
むことにより、図では省略してあるＬＤＤ構造を有する
ソース・ドレイン領域１０４を形成する。次に、ゲ−ト
電極１０２と第１層目の配線１０６を電気的に絶縁する
ために、絶縁材料を用いて層間絶縁膜１０５を形成し、
アルミなどの導電材料で形成された第１層目の配線層１
０６を形成する。さらに、第１層目の配線１０６と第２
層目の配線１０８を電気的に絶縁するために、絶縁材料
を用いて層間絶縁膜１０７を形成後、アルミなどの導電
材料で形成された第２層目の配線層１０８を形成する。
外部との絶縁をはかるために保護絶縁膜１０９を形成
し、チップにかかる応力によりチップ割れを防止する保
護膜１１０を形成した後に、保護絶縁膜１０９および保
護膜１１０をエッチングして、パッド１１１を形成する
時と同時に、内部セル側の保護膜をエッチングして形成
した、凹状のパッド認識用目印１１３を形成する。
【０００９】本発明の上記の構造によれば、半導体チッ
プの集積度を低下させずに、半導体チップを上面より見
たときに、パッド認識用目印が、最上層にある保護膜で
形成されているため、パッド認識用目印の視認性が向上
できる。また、その保護膜を有色性有機物質で構成する
と、さらに、パッド認識用目印の視認性が向上すること
が可能である。
プの集積度を低下させずに、半導体チップを上面より見
たときに、パッド認識用目印が、最上層にある保護膜で
形成されているため、パッド認識用目印の視認性が向上
できる。また、その保護膜を有色性有機物質で構成する
と、さらに、パッド認識用目印の視認性が向上すること
が可能である。
【００１０】また、図３に示すようにパッドに対して内
部セルの逆側に配置した場合、図４に示すように内部セ
ル側に配置した場合、図５に示すようにパッド間に配置
した場合のいずれにおいても、パッド認識用目印はパッ
ド用のマスクを使用するため、パッドの周辺に自由に配
置することができ、同様な効果が得られる。
部セルの逆側に配置した場合、図４に示すように内部セ
ル側に配置した場合、図５に示すようにパッド間に配置
した場合のいずれにおいても、パッド認識用目印はパッ
ド用のマスクを使用するため、パッドの周辺に自由に配
置することができ、同様な効果が得られる。
【００１１】さらに、本発明の目印に関しては、図６に
示すようにいくつかのポイント毎に１個づつ配置した場
合、図３、図４、図５に示すようにいくつかのポイント
毎に増やしながら配置する場合、図７に示すようにパッ
ド毎に配置した場合、図８に示すようにパッドに対して
配置する位置を変える等の種々の方法が考えられる。そ
して、パッド認識用目印は、パッドの順番の認識、電源
（高電位、低電位）の認識、未使用パッドの認識、入力
ピンの認識、出力ピンの認識などの多種多様な目的とし
て使用できる。
示すようにいくつかのポイント毎に１個づつ配置した場
合、図３、図４、図５に示すようにいくつかのポイント
毎に増やしながら配置する場合、図７に示すようにパッ
ド毎に配置した場合、図８に示すようにパッドに対して
配置する位置を変える等の種々の方法が考えられる。そ
して、パッド認識用目印は、パッドの順番の認識、電源
（高電位、低電位）の認識、未使用パッドの認識、入力
ピンの認識、出力ピンの認識などの多種多様な目的とし
て使用できる。
【００１２】本発明は、上記の目印の配置位置や種類の
組合せにより、数多くの応用例が考えられるが、いずれ
をとっても同様の効果が得られることは言うまでもな
い。
組合せにより、数多くの応用例が考えられるが、いずれ
をとっても同様の効果が得られることは言うまでもな
い。
【００１３】
【発明の効果】以上述べたように、本発明によれば、図
１（ａ）、図１（ｂ）に示すような構造を用いることに
より、パッド認識用目印はパッド用のマスクを使用する
ため、パッドの周辺に自由に配置することができる。
１（ａ）、図１（ｂ）に示すような構造を用いることに
より、パッド認識用目印はパッド用のマスクを使用する
ため、パッドの周辺に自由に配置することができる。
【００１４】また、パッド認識用目印が最上層の保護膜
で形成されているため、集積度を低下させずにパッド認
識用目印の視認性を向上させることができる。さらに本
発明では、パッドマスクのデータ内にあらかじめパッド
認識用目印のデータを作り込めるため、配線変更が生じ
た場合は配線のデータのみの修正を行うだけであり、従
来の目印のデータを付加する作業を省略できる分マスク
の製作時間が短縮することが可能である。
で形成されているため、集積度を低下させずにパッド認
識用目印の視認性を向上させることができる。さらに本
発明では、パッドマスクのデータ内にあらかじめパッド
認識用目印のデータを作り込めるため、配線変更が生じ
た場合は配線のデータのみの修正を行うだけであり、従
来の目印のデータを付加する作業を省略できる分マスク
の製作時間が短縮することが可能である。
【図１】本発明における目印を内部セル側またはその逆
側に形成した一実施例の半導体装置の断面図。
側に形成した一実施例の半導体装置の断面図。
【図２】従来技術における目印を内部セルの逆側に形成
した半導体装置の断面図。
した半導体装置の断面図。
【図３】目印を内部セルの逆側に形成した半導体装置の
上面図。
上面図。
【図４】目印を内部セル側に形成した半導体装置の上面
図。
図。
【図５】目印をパッド間に形成した半導体装置の上面
図。
図。
【図６】目印をポイント毎に１個づつ形成した半導体装
置の上面図。
置の上面図。
【図７】目印をパッド毎に形成した半導体装置の上面
図。
図。
【図８】目印をパッドに対して配置する位置を変えたと
きの半導体装置の上面図。
きの半導体装置の上面図。
１０１・・・ＬＯＣＯＳ １０２・・・ゲ−ト電極 １０３・・・サイドウォール １０４・・・ソース・ドレイン領域 １０５・・・ゲ−ト電極と第１層目の配線を絶縁する層間
絶縁膜 １０６・・・第１層目の配線層 １０７・・・第１層目の配線と第２層目の配線を絶縁する
層間絶縁膜 １０８・・・第２層目の配線層 １０９・・・保護絶縁膜 １１０・・・保護膜 １１１・・・パッド １１２・・・第２層目の配線層により形成されたパッド認
識用目印 １１３・・・第１層目の配線層により形成されたパッド認
識用目印 １１４・・・内部セルの逆側の保護膜を残して形成したパ
ッド認識用目印 １１５・・・内部セル側の保護膜をエッチングして形成し
たパッド認識用目印 ２０１・・・内部セル領域 ２０２・・・Ｉ／Ｏセル領域 ２０３・・・１０番目のパッド認識用目印 ２０４・・・２０番目のパッド認識用目印 ２０５・・・パッド毎に配置したパッド認識用目印 ２０６・・・パッドに対して配置位置を変えた時のパッド
認識用目印
絶縁膜 １０６・・・第１層目の配線層 １０７・・・第１層目の配線と第２層目の配線を絶縁する
層間絶縁膜 １０８・・・第２層目の配線層 １０９・・・保護絶縁膜 １１０・・・保護膜 １１１・・・パッド １１２・・・第２層目の配線層により形成されたパッド認
識用目印 １１３・・・第１層目の配線層により形成されたパッド認
識用目印 １１４・・・内部セルの逆側の保護膜を残して形成したパ
ッド認識用目印 １１５・・・内部セル側の保護膜をエッチングして形成し
たパッド認識用目印 ２０１・・・内部セル領域 ２０２・・・Ｉ／Ｏセル領域 ２０３・・・１０番目のパッド認識用目印 ２０４・・・２０番目のパッド認識用目印 ２０５・・・パッド毎に配置したパッド認識用目印 ２０６・・・パッドに対して配置位置を変えた時のパッド
認識用目印
Claims (3)
- 【請求項１】 パッドの周辺に配置されたパッド認識用
目印を含む半導体装置において、前記パッド認識用目印
が最上層に位置した第１の保護膜を用いた凹状、もしく
は凸状のマークで構成されていることを特徴とする半導
体装置。 - 【請求項２】 請求項１記載のパッド認識用目印が、パ
ッドを形成する工程で同時に形成することを特徴とする
半導体装置。 - 【請求項３】 請求項１記載の第１の保護膜が、有色性
の有機物質で構成されていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167850A JPH0613464A (ja) | 1992-06-25 | 1992-06-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167850A JPH0613464A (ja) | 1992-06-25 | 1992-06-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613464A true JPH0613464A (ja) | 1994-01-21 |
Family
ID=15857251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4167850A Pending JPH0613464A (ja) | 1992-06-25 | 1992-06-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613464A (ja) |
-
1992
- 1992-06-25 JP JP4167850A patent/JPH0613464A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230420556A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0897310A (ja) | 半導体集積回路装置の製造方法 | |
| KR890008984A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| US10446473B1 (en) | Semiconductor device and method of forming the same | |
| JPH11233652A (ja) | 半導体装置およびその製造方法 | |
| US20210074547A1 (en) | Method for fabricating transistor gate, as well as transistor structure | |
| JPH0613464A (ja) | 半導体装置 | |
| JP3013628B2 (ja) | 半導体装置 | |
| US20250285929A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP4784739B2 (ja) | 半導体装置 | |
| JPS6074665A (ja) | 半導体装置の製造方法 | |
| EP4694621A1 (en) | Semiconductor device | |
| US20250391782A1 (en) | Semiconductor wafer | |
| JP2004516650A (ja) | 半導体装置配置 | |
| JP4784738B2 (ja) | 半導体装置 | |
| US6707117B1 (en) | Method of providing semiconductor interconnects using silicide exclusion | |
| JP2000323660A (ja) | 半導体装置及びその製造方法並びにウェハの製造方法 | |
| KR860009483A (ko) | 반도체장치 및 그 제조 방법 | |
| JP2005286141A (ja) | 半導体装置の製造方法 | |
| JP4784737B2 (ja) | 半導体装置 | |
| JP2007115998A (ja) | 半導体装置 | |
| JPS58197882A (ja) | 半導体装置の製造方法 | |
| JPS60103661A (ja) | 半導体集積回路装置 | |
| JPS6234442Y2 (ja) | ||
| JPH09199606A (ja) | マスタスライス方式の半導体装置 |