JPH0613549A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0613549A JPH0613549A JP16786592A JP16786592A JPH0613549A JP H0613549 A JPH0613549 A JP H0613549A JP 16786592 A JP16786592 A JP 16786592A JP 16786592 A JP16786592 A JP 16786592A JP H0613549 A JPH0613549 A JP H0613549A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- ion
- inactive
- diffusion
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 230000003213 activating effect Effects 0.000 claims abstract description 5
- 238000002513 implantation Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 16
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 238000013461 design Methods 0.000 abstract description 5
- 238000007689 inspection Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006353 environmental stress Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路に使用されている拡散抵抗を、
不活性なイオン打ち込み層で造り、その後、検査工程で
イオン打ち込み層を活性化させることにより、回路設計
上の負荷をかけることなく、精度の高い、信頼性の高い
拡散抵抗をつくる。 【構成】精度の高い抵抗を必要とする部分に、イオン打
ち込みにより不活性な拡散層を形成する。その後の熱処
理を４５０℃程度にとどめ、信頼性の高い、かつ不活性
な拡散層を形成する。活性化したイオン打ち込み層と不
活性なイオン打ち込み層のシート抵抗差を利用して、検
査工程で抵抗値もしくは特性をモニターしながらレーザ
ー光等で不活性な抵抗部分を活性化させ抵抗値を下げる
ことにより、全体の抵抗値を調整する。 【効果】これにより、従来３０％程度あった抵抗のバラ
ツキを、±３％程度におさめることができるようになっ
た。
不活性なイオン打ち込み層で造り、その後、検査工程で
イオン打ち込み層を活性化させることにより、回路設計
上の負荷をかけることなく、精度の高い、信頼性の高い
拡散抵抗をつくる。 【構成】精度の高い抵抗を必要とする部分に、イオン打
ち込みにより不活性な拡散層を形成する。その後の熱処
理を４５０℃程度にとどめ、信頼性の高い、かつ不活性
な拡散層を形成する。活性化したイオン打ち込み層と不
活性なイオン打ち込み層のシート抵抗差を利用して、検
査工程で抵抗値もしくは特性をモニターしながらレーザ
ー光等で不活性な抵抗部分を活性化させ抵抗値を下げる
ことにより、全体の抵抗値を調整する。 【効果】これにより、従来３０％程度あった抵抗のバラ
ツキを、±３％程度におさめることができるようになっ
た。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置（以下ＩＣ
と呼ぶ）の内部の抵抗値の作り方と、その使用方法に関
するものである。
と呼ぶ）の内部の抵抗値の作り方と、その使用方法に関
するものである。
【０００２】
【従来の技術】従来、半導体装置の内部の拡散抵抗は、
ウェーハプロセス工程で、拡散源からの拡散、もしくは
イオン打ち込み等により、十分に活性化した拡散層をつ
くり、必要な抵抗値はそのパターン幅を調整することで
造り込んでいた。
ウェーハプロセス工程で、拡散源からの拡散、もしくは
イオン打ち込み等により、十分に活性化した拡散層をつ
くり、必要な抵抗値はそのパターン幅を調整することで
造り込んでいた。
【０００３】
【発明が解決しようとする課題】しかし従来の技術で
は、ウェーハプロセスのバラツキにより、拡散抵抗の値
は±３０％程度バラツキ、プロセス的に絶対精度を要す
る拡散抵抗を造り込むことはきわめて困難であった。そ
のため、回路的により高い精度の抵抗を必要とする場合
は、抵抗調整用のヒューズを用い、特性検査時にヒュー
ズの切断を行なう等、回路的な工夫をし、最終検査工程
で抵抗の調整を行なうのが一般的であった。しかしこの
場合、精度の高い抵抗を必要とすればするほど、回路構
成が複雑になりチップサイズが大きくなるという問題が
あった。また、ヒューズの切断工程では、物理的なダメ
ージが大きく、その後の使用に対して信頼性上の問題が
あった。
は、ウェーハプロセスのバラツキにより、拡散抵抗の値
は±３０％程度バラツキ、プロセス的に絶対精度を要す
る拡散抵抗を造り込むことはきわめて困難であった。そ
のため、回路的により高い精度の抵抗を必要とする場合
は、抵抗調整用のヒューズを用い、特性検査時にヒュー
ズの切断を行なう等、回路的な工夫をし、最終検査工程
で抵抗の調整を行なうのが一般的であった。しかしこの
場合、精度の高い抵抗を必要とすればするほど、回路構
成が複雑になりチップサイズが大きくなるという問題が
あった。また、ヒューズの切断工程では、物理的なダメ
ージが大きく、その後の使用に対して信頼性上の問題が
あった。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
上記問題点を解決するため、拡散抵抗の抵抗値を、ウェ
ーハプロセス終了後に合わせ込みができるよう、不活性
なイオン打ち込み層でつくること特徴とする。
上記問題点を解決するため、拡散抵抗の抵抗値を、ウェ
ーハプロセス終了後に合わせ込みができるよう、不活性
なイオン打ち込み層でつくること特徴とする。
【０００５】
【作用】本発明によれば、ウェーハプロセス終了後の検
査工程で、抵抗値もしくは特性値をモニターしながら、
レーザー光等により、不活性化層を活性化することで、
複雑な回路をもうけることなく、信頼性の高い、絶対精
度の高い抵抗を造り込むことができる。
査工程で、抵抗値もしくは特性値をモニターしながら、
レーザー光等により、不活性化層を活性化することで、
複雑な回路をもうけることなく、信頼性の高い、絶対精
度の高い抵抗を造り込むことができる。
【０００６】
【実施例】以下、本発明を実施例に基づき説明してい
く。
く。
【０００７】図１（ａ）は、本発明の半導体装置の拡散
抵抗部分の平面図である。Ｐ型シリコン基板１１に造り
込まれたＮ型不活性イオン打ち込み層１２は、活性化し
たＮ型熱拡散層１３からコンタクトホール１４を介して
アルミ配線１５で引き出され、回路上の抵抗として用い
られている。Ｎ型活性イオン打ち込み層１６は、Ｎ型不
活性イオン打ち込み層１５の一部をレーザー光で活性化
した部分である。また、図１（ｂ）は図１（ａ）の断面
図である。本実施例はＰ型基板に燐をイオン打ち込みし
てＮ型拡散層を形成した例であるが、本発明は、Ｎ型シ
リコン基板にＰ型の拡散抵抗を造り込む場合も、Ｐ型シ
リコン基板にＮ型の拡散抵抗を造り込む場合も同様の効
果が期待できる。
抵抗部分の平面図である。Ｐ型シリコン基板１１に造り
込まれたＮ型不活性イオン打ち込み層１２は、活性化し
たＮ型熱拡散層１３からコンタクトホール１４を介して
アルミ配線１５で引き出され、回路上の抵抗として用い
られている。Ｎ型活性イオン打ち込み層１６は、Ｎ型不
活性イオン打ち込み層１５の一部をレーザー光で活性化
した部分である。また、図１（ｂ）は図１（ａ）の断面
図である。本実施例はＰ型基板に燐をイオン打ち込みし
てＮ型拡散層を形成した例であるが、本発明は、Ｎ型シ
リコン基板にＰ型の拡散抵抗を造り込む場合も、Ｐ型シ
リコン基板にＮ型の拡散抵抗を造り込む場合も同様の効
果が期待できる。
【０００８】図２は、従来の拡散抵抗部分の平面図であ
り、シリコン基板２１に造り込まれた活性な熱拡散層２
２はコンタクトホール２３を介してアルミ配線２４で引
き出され、回路上の抵抗として用いられている。従来、
拡散を抵抗として用いる場合には、熱拡散層２２のシー
ト抵抗値を求め、設計に必要な抵抗値を熱拡散層の長さ
Ｌと幅Ｗの比でもって造り込んでいた。例えばシート抵
抗値が３ＫΩの拡散抵抗で１５ＫΩの抵抗を造る場合は
Ｌ＝５、Ｗ＝１としていた。しかし実際の製造プロセス
では、酸化膜の形成工程、熱処理等によって表面濃度が
変化し、それが抵抗のバラツキとなって現われることか
ら、製造上がりのシート抵抗のバラツキは±３０％程度
あり、この方法では精度の良い抵抗は造れないのが一般
的であった。一方設計サイドからは、回路設計上、ＩＣ
内部の抵抗についても、一般の抵抗と同様±３％程度の
精度の高いものが要求されるようになってきた。精度の
高い抵抗をチップの外付けではなく、チップの内部に造
り込むことは、基板の実装密度を大幅に上げることがで
きるためますます重要度を増してきている。そこで本発
明ではこうした変化を受けない方法として、高温熱処理
が終了した段階で、イオン打ち込みによる抵抗層を形成
することにした。これにより、打ち込み層の抵抗バラツ
キを±１０％程度に抑えることができたが、打ち込み時
の酸化膜厚のバラツキ等で、まだ必要充分な精度を作り
込むことができないことが判った。
り、シリコン基板２１に造り込まれた活性な熱拡散層２
２はコンタクトホール２３を介してアルミ配線２４で引
き出され、回路上の抵抗として用いられている。従来、
拡散を抵抗として用いる場合には、熱拡散層２２のシー
ト抵抗値を求め、設計に必要な抵抗値を熱拡散層の長さ
Ｌと幅Ｗの比でもって造り込んでいた。例えばシート抵
抗値が３ＫΩの拡散抵抗で１５ＫΩの抵抗を造る場合は
Ｌ＝５、Ｗ＝１としていた。しかし実際の製造プロセス
では、酸化膜の形成工程、熱処理等によって表面濃度が
変化し、それが抵抗のバラツキとなって現われることか
ら、製造上がりのシート抵抗のバラツキは±３０％程度
あり、この方法では精度の良い抵抗は造れないのが一般
的であった。一方設計サイドからは、回路設計上、ＩＣ
内部の抵抗についても、一般の抵抗と同様±３％程度の
精度の高いものが要求されるようになってきた。精度の
高い抵抗をチップの外付けではなく、チップの内部に造
り込むことは、基板の実装密度を大幅に上げることがで
きるためますます重要度を増してきている。そこで本発
明ではこうした変化を受けない方法として、高温熱処理
が終了した段階で、イオン打ち込みによる抵抗層を形成
することにした。これにより、打ち込み層の抵抗バラツ
キを±１０％程度に抑えることができたが、打ち込み時
の酸化膜厚のバラツキ等で、まだ必要充分な精度を作り
込むことができないことが判った。
【０００９】しかしこのイオン打ち込み層の抵抗は、打
ち込み直後はほとんど活性化されていないが、その後の
熱処理により、その温度に合わせた活性化が行なわれる
という特徴を有している。そのため、適切な温度を選べ
ば、その温度の熱処理に合わせた固有の抵抗値を持つイ
オン打ち込み層を造り込むことができる。例えば、燐の
イオン打ち込み層では４５０℃の熱処理で活性化率は４
％程度であり、９００℃の熱処理では９０％以上とな
る。そのため、抵抗値も４５０℃と９００℃の熱処理で
は数十倍異なることとなる。そこで、本発明の実施例で
は、精度の高い抵抗を必要とする部分のシリコン基板に
６００Å程度の酸化膜を通してイオン打ち込みを行な
い、その後コンタクトホール工程、アルミ配線工程、パ
ッシベーション工程を経て図１の構造のサンプルを作製
した。不活性なイオン打ち込み層による抵抗は、信頼性
試験の結果、熱処理が４００℃以下では、環境ストレス
により経時変化を起こすが、それ以上の温度で熱処理を
行なえば信頼性上の問題はないことが確認された。した
がって、ここでは、イオン打ち込み後の熱処理工程は、
アルミ工程の熱処理、パッシベーションの形成過程にか
かる熱処理を含めて４５０℃程度とした。こうして造ら
れた打ち込み抵抗は、十分な活性化はしていないため熱
処理により抵抗値を変えることができる。この性質を利
用して、抵抗値をモニターしながら、レーザー光による
微小スポットの熱を用いて抵抗の一部を活性化し精度の
高い抵抗を造り込むことができた。
ち込み直後はほとんど活性化されていないが、その後の
熱処理により、その温度に合わせた活性化が行なわれる
という特徴を有している。そのため、適切な温度を選べ
ば、その温度の熱処理に合わせた固有の抵抗値を持つイ
オン打ち込み層を造り込むことができる。例えば、燐の
イオン打ち込み層では４５０℃の熱処理で活性化率は４
％程度であり、９００℃の熱処理では９０％以上とな
る。そのため、抵抗値も４５０℃と９００℃の熱処理で
は数十倍異なることとなる。そこで、本発明の実施例で
は、精度の高い抵抗を必要とする部分のシリコン基板に
６００Å程度の酸化膜を通してイオン打ち込みを行な
い、その後コンタクトホール工程、アルミ配線工程、パ
ッシベーション工程を経て図１の構造のサンプルを作製
した。不活性なイオン打ち込み層による抵抗は、信頼性
試験の結果、熱処理が４００℃以下では、環境ストレス
により経時変化を起こすが、それ以上の温度で熱処理を
行なえば信頼性上の問題はないことが確認された。した
がって、ここでは、イオン打ち込み後の熱処理工程は、
アルミ工程の熱処理、パッシベーションの形成過程にか
かる熱処理を含めて４５０℃程度とした。こうして造ら
れた打ち込み抵抗は、十分な活性化はしていないため熱
処理により抵抗値を変えることができる。この性質を利
用して、抵抗値をモニターしながら、レーザー光による
微小スポットの熱を用いて抵抗の一部を活性化し精度の
高い抵抗を造り込むことができた。
【００１０】
【発明の効果】上述のように本発明の半導体装置によれ
ば、抵抗調整用のヒューズ回路等複雑な回路を組み込む
ことなく、簡単に、しかも信頼性の高い、精度の高い抵
抗を造り込むことができる。そのため、回路設計の容易
化、プロセスの歩留まり向上が期待できる。
ば、抵抗調整用のヒューズ回路等複雑な回路を組み込む
ことなく、簡単に、しかも信頼性の高い、精度の高い抵
抗を造り込むことができる。そのため、回路設計の容易
化、プロセスの歩留まり向上が期待できる。
【図１】本発明の半導体装置の拡散抵抗部分の平面図お
よび断面図である。
よび断面図である。
【図２】従来の半導体装置の拡散抵抗部分の平面図であ
る。
る。
１１ Ｐ型シリコン基板 １２ Ｎ型不活性イオン打ち込み層 １３ Ｎ型熱拡散層 １４ コンタクトホール １５ アルミ配線 １６ Ｎ型活性イオン打ち込み層 ２１ Ｐ型シリコン基板 ２２ Ｎ型熱拡散層 ２３ コンタクトホール ２４ アルミ配線
Claims (2)
- 【請求項１】 半導体集積回路に使用されている拡散抵
抗を、活性化されていないイオン打ち込み層でつくるこ
とを特徴とする半導体装置。 - 【請求項２】 活性化されていない打ち込み層を、レー
ザー光等の熱処理により活性化し、その抵抗値を変える
ことにより必要な回路抵抗値を得ることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16786592A JPH0613549A (ja) | 1992-06-25 | 1992-06-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16786592A JPH0613549A (ja) | 1992-06-25 | 1992-06-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613549A true JPH0613549A (ja) | 1994-01-21 |
Family
ID=15857521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16786592A Pending JPH0613549A (ja) | 1992-06-25 | 1992-06-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613549A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000077836A1 (en) * | 1999-06-14 | 2000-12-21 | Ltrim Technologies Inc. | Method and apparatus for tuning the impedance of integrated semiconductor devices |
| JP2002334978A (ja) * | 2001-05-10 | 2002-11-22 | Sony Corp | 素子集積回路 |
| JP2005332967A (ja) * | 2004-05-20 | 2005-12-02 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
| US7564078B2 (en) | 2006-01-19 | 2009-07-21 | Cadeka Microcircuits, Llc | Tunable semiconductor component provided with a current barrier |
-
1992
- 1992-06-25 JP JP16786592A patent/JPH0613549A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000077836A1 (en) * | 1999-06-14 | 2000-12-21 | Ltrim Technologies Inc. | Method and apparatus for tuning the impedance of integrated semiconductor devices |
| US6329272B1 (en) | 1999-06-14 | 2001-12-11 | Technologies Ltrim Inc. | Method and apparatus for iteratively, selectively tuning the impedance of integrated semiconductor devices using a focussed heating source |
| JP2003502841A (ja) * | 1999-06-14 | 2003-01-21 | エルティーアールアイエム テクノロジーズ インコーポレイティド | 半導体集積デバイスのインピーダンスをチューニングする方法および装置 |
| JP2002334978A (ja) * | 2001-05-10 | 2002-11-22 | Sony Corp | 素子集積回路 |
| JP2005332967A (ja) * | 2004-05-20 | 2005-12-02 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
| US7564078B2 (en) | 2006-01-19 | 2009-07-21 | Cadeka Microcircuits, Llc | Tunable semiconductor component provided with a current barrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5477062A (en) | Semiconductor wafer | |
| US5843844A (en) | Probe sheet and method of manufacturing the same | |
| JPS62500623A (ja) | 金属移動による抵抗トリミングの方法 | |
| DE3918769C2 (de) | Halbleiterdrucksensor und Verfahren zu seiner Herstellung | |
| US4073055A (en) | Method for manufacturing semiconductor devices | |
| US4487653A (en) | Process for forming and locating buried layers | |
| CA1205576A (en) | Method of manufacturing an integrated circuit device | |
| JPH0613549A (ja) | 半導体装置 | |
| US3440715A (en) | Method of fabricating integrated circuits by controlled process | |
| JPS60147154A (ja) | 抵抗構造体 | |
| JPS6211497B2 (ja) | ||
| JPH01286432A (ja) | 絶縁膜の欠陥の検出方法 | |
| JPS61237428A (ja) | 半導体装置の製造方法 | |
| JPS6214095B2 (ja) | ||
| JPS59178741A (ja) | 半導体集積回路素子用ウエ−ハ | |
| Watson | Fabrication techniques and an introduction to microelectronics | |
| JPH08195476A (ja) | 半導体装置の製造方法 | |
| JPH0423450A (ja) | 半導体装置の製造方法 | |
| JP2697236B2 (ja) | ワイヤボンディングによって形成されるボンディング部の寸法の測定方法 | |
| KR100264520B1 (ko) | 바이폴라 집적회로 제조방법 | |
| JPH0350732A (ja) | 半導体装置 | |
| JPS61219154A (ja) | 半導体装置 | |
| JPS58207652A (ja) | 半導体装置の製造方法 | |
| JPS5946098B2 (ja) | 半導体装置の製造方法 | |
| Cohen et al. | Semiconductor Processing Applied to Integrated Circuit Fabrication |