JPH0613880A - バッファ回路 - Google Patents
バッファ回路Info
- Publication number
- JPH0613880A JPH0613880A JP3266725A JP26672591A JPH0613880A JP H0613880 A JPH0613880 A JP H0613880A JP 3266725 A JP3266725 A JP 3266725A JP 26672591 A JP26672591 A JP 26672591A JP H0613880 A JPH0613880 A JP H0613880A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- logical value
- buffer
- cont
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 title abstract description 46
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】 （修正有）
【目的】出力バッファの駆動能力を制御して、出力信号
の立上り／立下り時間を短縮する。 【構成】出力ＯＵＴには、制御信号Ｃｏｎｔが論理値
“１”のときデータ信号Ｄａｔａが出力される。出力Ｏ
ＵＴが駆動状態となる以前にバッファ駆動能力制御信号
Ｄｒｉｖｅに論理値“１”を与える。Ｄｒｉｖｅには駆
動能力の高いトランジスタＴＲ３及びＴＲ４が接続され
ている。Ｃｏｎｔが論理値“１”になると出力ＯＵＴは
トランジスタＴＲ３及びＴＲ４及び駆動能力の低いトラ
ンジスタＴＲ１及びＴＲ２が導通して駆動を開始する。
出力ＯＵＴが非駆動状態となる以前にトランジスタＴＲ
３及びＴＲ４を非導通とする。
の立上り／立下り時間を短縮する。 【構成】出力ＯＵＴには、制御信号Ｃｏｎｔが論理値
“１”のときデータ信号Ｄａｔａが出力される。出力Ｏ
ＵＴが駆動状態となる以前にバッファ駆動能力制御信号
Ｄｒｉｖｅに論理値“１”を与える。Ｄｒｉｖｅには駆
動能力の高いトランジスタＴＲ３及びＴＲ４が接続され
ている。Ｃｏｎｔが論理値“１”になると出力ＯＵＴは
トランジスタＴＲ３及びＴＲ４及び駆動能力の低いトラ
ンジスタＴＲ１及びＴＲ２が導通して駆動を開始する。
出力ＯＵＴが非駆動状態となる以前にトランジスタＴＲ
３及びＴＲ４を非導通とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路のバッフ
ァ回路に関し、特に時間で区切ってデータを転送する端
子の出力バッファの改良に関する。
ァ回路に関し、特に時間で区切ってデータを転送する端
子の出力バッファの改良に関する。
【０００２】
【従来の技術】半導体集積回路では内部に多数の論理回
路機能を組みこめるが半導体チップは極めて小さく、論
理回路にデータを入出力する端子数には制約がある。半
導体集積回路技術の進歩にともない、集積度は向上し、
より一層多数のデータ入出力が必要となり、単一の端子
で１種類のデータを入出力する方式では対処できず、本
実施例の半導体集積回路では、端子に時間で区切ってデ
ータを出力しデータ転送する方式（以下時分割転送と呼
ぶ）が取られる。
路機能を組みこめるが半導体チップは極めて小さく、論
理回路にデータを入出力する端子数には制約がある。半
導体集積回路技術の進歩にともない、集積度は向上し、
より一層多数のデータ入出力が必要となり、単一の端子
で１種類のデータを入出力する方式では対処できず、本
実施例の半導体集積回路では、端子に時間で区切ってデ
ータを出力しデータ転送する方式（以下時分割転送と呼
ぶ）が取られる。
【０００３】本発明は時分割転送に最適な出力バッファ
回路を提供するものである。時分割転送では、共通信号
線に複数の集積回路チップの端子が接続されており、時
間で区切って複数チップのうち１つがデータを共通信号
線に出力し、他のチップが共通信号線のデータを入力し
てデータ転送する。時分割転送では、前記制御が可能な
出力バッファが必要とされる。即ち論理値“１”，
“０”の出力駆動状態の他に高インピーダンス“Ｚ”の
状態を有し、この状態“Ｚ”の時は共通バスから切離さ
れることにより他のチップの出力に影響を与えない出力
バッファが必要とされる。
回路を提供するものである。時分割転送では、共通信号
線に複数の集積回路チップの端子が接続されており、時
間で区切って複数チップのうち１つがデータを共通信号
線に出力し、他のチップが共通信号線のデータを入力し
てデータ転送する。時分割転送では、前記制御が可能な
出力バッファが必要とされる。即ち論理値“１”，
“０”の出力駆動状態の他に高インピーダンス“Ｚ”の
状態を有し、この状態“Ｚ”の時は共通バスから切離さ
れることにより他のチップの出力に影響を与えない出力
バッファが必要とされる。
【０００４】第１図は時分割転送を説明するための構成
図で、複数の集積回路チップ（Ｃｈｉｐ Ａ，Ｃｈｉｐ
Ｂ，Ｃｈｉｐ Ｃ）の出力バッファ回路（Ｂｕｆ
Ａ，Ｂｕｆ Ｂ，Ｂｕｆ Ｃ）の出力が端子（ＰＡ，Ｐ
Ｂ，ＰＣ）を介し共通信号線ＣＯＭに接続されている。
図で、複数の集積回路チップ（Ｃｈｉｐ Ａ，Ｃｈｉｐ
Ｂ，Ｃｈｉｐ Ｃ）の出力バッファ回路（Ｂｕｆ
Ａ，Ｂｕｆ Ｂ，Ｂｕｆ Ｃ）の出力が端子（ＰＡ，Ｐ
Ｂ，ＰＣ）を介し共通信号線ＣＯＭに接続されている。
【０００５】前記出力バッファ回路（Ｂｕｆ Ａ，Ｂｕ
ｆ Ｂ，Ｂｕｆ Ｃ）は、各々の時分割タイミングを示
す制御信号（Ｃｏｎｔ Ａ， Ｃｏｎｔ Ｂ，Ｃｏｎｔ
Ｃ）に基き動作し、制御信号が論理レベル“１”の
時、出力データ（Ｄａｔａ Ａ，Ｄａｔａ Ｂ，Ｄａｔ
ａ Ｃ）の論理値を出力し、制御信号が論理値“０”の
時高インピーダンス状態“Ｚ”となり他のチップの出力
に影響を及ぼさない。
ｆ Ｂ，Ｂｕｆ Ｃ）は、各々の時分割タイミングを示
す制御信号（Ｃｏｎｔ Ａ， Ｃｏｎｔ Ｂ，Ｃｏｎｔ
Ｃ）に基き動作し、制御信号が論理レベル“１”の
時、出力データ（Ｄａｔａ Ａ，Ｄａｔａ Ｂ，Ｄａｔ
ａ Ｃ）の論理値を出力し、制御信号が論理値“０”の
時高インピーダンス状態“Ｚ”となり他のチップの出力
に影響を及ぼさない。
【０００６】第２図は従来の出力バッファ回路を示す図
で、反転回路Ｉ，論理積ゲート回路 ファ回路の出力状態・高インピーダンス状態を制御する
信号Ｃｏｎｔは２個のア ンジスタ接続点がバッファ回路出力ＯＵＴとなる。
で、反転回路Ｉ，論理積ゲート回路 ファ回路の出力状態・高インピーダンス状態を制御する
信号Ｃｏｎｔは２個のア ンジスタ接続点がバッファ回路出力ＯＵＴとなる。
【０００７】データ信号Ｄａｔａが論理値“１”で制御
信号Ｃｏｎｔが論理値“１”の時、 ”（電源電位）の駆動状態となる。
信号Ｃｏｎｔが論理値“１”の時、 ”（電源電位）の駆動状態となる。
【０００８】データ信号Ｄａｔａが論理値“０”制御信
号Ｃｏｎｔが論理値“１”の時、反 値“０”（グランド電位）の駆動状態となる。
号Ｃｏｎｔが論理値“１”の時、反 値“０”（グランド電位）の駆動状態となる。
【０００９】制御信号Ｃｏｎｔが論理値“０”の時、デ
ータ信号Ｄａｔａ反転回路Ｉ出力が 出力ＯＵＴは高インピーダンス状態となる。
ータ信号Ｄａｔａ反転回路Ｉ出力が 出力ＯＵＴは高インピーダンス状態となる。
【００１０】第３図は時分割転送を説明するためのタイ
ムチャートで、前記第１図の共通信号線ＣＯＭと各チッ
プの制御信号（Ｃｏｎｔ Ａ，Ｃｏｎｔ Ｂ，Ｃｏｎｔ
Ｃ は論理値“１”となり、他のチップの制御信号（Ｃｏｎ
ｔ Ｂ，Ｃｏｎｔ Ｃ）は論理値“０”となり、共通信
号線ＣＯＭにチップＡのデータＤａｔａＡが出力され
る。
ムチャートで、前記第１図の共通信号線ＣＯＭと各チッ
プの制御信号（Ｃｏｎｔ Ａ，Ｃｏｎｔ Ｂ，Ｃｏｎｔ
Ｃ は論理値“１”となり、他のチップの制御信号（Ｃｏｎ
ｔ Ｂ，Ｃｏｎｔ Ｃ）は論理値“０”となり、共通信
号線ＣＯＭにチップＡのデータＤａｔａＡが出力され
る。
【００１１】 値“１”、他のチップの制御信号（Ｃｏｎｔ Ａ，Ｃｏ
ｎｔ Ｃ）は論理値“０ はチップＣの制御信号Ｃｏｎｔ Ｃは論理値“１”、他
のチップの制御信号（Ｃｏｎｔ Ａ，Ｃｏｎｔ Ｂ）は
論理値“０”となり、チップＣのデータＤａｔａＣが出
力される。時分割転送は、いずれかのチップが共通信号
線上にデータを出力する時、その信号線上の論理値を他
のチップが取り込む事により行われる。
ｎｔ Ｃ）は論理値“０ はチップＣの制御信号Ｃｏｎｔ Ｃは論理値“１”、他
のチップの制御信号（Ｃｏｎｔ Ａ，Ｃｏｎｔ Ｂ）は
論理値“０”となり、チップＣのデータＤａｔａＣが出
力される。時分割転送は、いずれかのチップが共通信号
線上にデータを出力する時、その信号線上の論理値を他
のチップが取り込む事により行われる。
【００１２】共通信号線ＣＯＭの波形で点線で示す部分
は全てのチップの制御信号（Ｃｏｎｔ Ａ，Ｃｏｎｔ
Ｂ，Ｃｏｎｔ Ｃ）が論理値“０”で共通信号線が高イ
ンピーダンス状態である事を示す。
は全てのチップの制御信号（Ｃｏｎｔ Ａ，Ｃｏｎｔ
Ｂ，Ｃｏｎｔ Ｃ）が論理値“０”で共通信号線が高イ
ンピーダンス状態である事を示す。
【００１３】
【発明が解決しようとする課題】時分割転送のデータ転
送量を増すには、各チップが共通信号線にデータを出力
している時間を短縮する方法と、共通信号線が高インピ
ーダンス状態の時間を短縮する方法がある。
送量を増すには、各チップが共通信号線にデータを出力
している時間を短縮する方法と、共通信号線が高インピ
ーダンス状態の時間を短縮する方法がある。
【００１４】従来は各チップの出力バッファ回路の駆動
能力を高め、制御信号が論理値“０”から“１”となる
時に、短時間で共通信号線に有効な論理値のデータを出
力する第１の方法がとられた。
能力を高め、制御信号が論理値“０”から“１”となる
時に、短時間で共通信号線に有効な論理値のデータを出
力する第１の方法がとられた。
【００１５】第２の方法はデータ転送に関与しない無効
な時間を減少させるもので非常に効果が期待されるが、
従来のバッファ回路では限界があった。共通信号線が高
イン ことを防止するために設けられたもので、第３図の例で
説明すると、チップＡの出力時間ＴＡが終了すると制御
信号Ｃｏｎｔ Ａは論理値“１”より“０”となるが、
出力バッファ回路は複数段の論理回路で構成されており
論理回路のスイッチングによる遅れがあり、その出力が
出力駆動状態から高インピーダンス状態になるまである
程度の時間が必要である。
な時間を減少させるもので非常に効果が期待されるが、
従来のバッファ回路では限界があった。共通信号線が高
イン ことを防止するために設けられたもので、第３図の例で
説明すると、チップＡの出力時間ＴＡが終了すると制御
信号Ｃｏｎｔ Ａは論理値“１”より“０”となるが、
出力バッファ回路は複数段の論理回路で構成されており
論理回路のスイッチングによる遅れがあり、その出力が
出力駆動状態から高インピーダンス状態になるまである
程度の時間が必要である。
【００１６】チップＡの出力が完全な高インピーダンス
状態にならない時に、制御信号Ｃｏｎｔ Ｂが論理値
“１”となり、その出力バッファが駆動状態となった場
合チップＡとチップＢの出力バッファの駆動が共通信号
線上で競合する。
状態にならない時に、制御信号Ｃｏｎｔ Ｂが論理値
“１”となり、その出力バッファが駆動状態となった場
合チップＡとチップＢの出力バッファの駆動が共通信号
線上で競合する。
【００１７】共通信号線には複数チップが接続されてお
り、その配線容量は大きな値で、共通信号線上の電荷を
短時間で充放電し有効な論理値データを出力するために
出力バッファの駆動能力は高く、前記出力バッファ駆動
が競合した場合、電源グランド間が駆動トランジスタを
介してショートし、異常な電流が流れる。
り、その配線容量は大きな値で、共通信号線上の電荷を
短時間で充放電し有効な論理値データを出力するために
出力バッファの駆動能力は高く、前記出力バッファ駆動
が競合した場合、電源グランド間が駆動トランジスタを
介してショートし、異常な電流が流れる。
【００１８】例として示すならば、電界効果トランジス
タを駆動トランジスタとしたバッファ回路でも数十ｍＡ
の値となり、複数端子でこの現象が発生した場合は集積
回路を破壊する電流値となる。また、共通信号線上のデ
ータ論理値も不定となり正常なデータ転送はできない。
タを駆動トランジスタとしたバッファ回路でも数十ｍＡ
の値となり、複数端子でこの現象が発生した場合は集積
回路を破壊する電流値となる。また、共通信号線上のデ
ータ論理値も不定となり正常なデータ転送はできない。
【００１９】したがって、従来の出力バッファによる時
分割転送では、バッファが出力状態より高インピーダン
ス状態となるまでは他のチップが出力を開始しない様高
イン
分割転送では、バッファが出力状態より高インピーダン
ス状態となるまでは他のチップが出力を開始しない様高
イン
【００２０】集積回路の素子である電界効果トランジス
タは電圧駆動素子で、時分割転送では共通信号線上の論
理値を示す電位が重要であって、出力バッファに高駆動
能力が必要なのは高インピーダンス状態より出力状態に
なった時共通信号線に短時間でデータ論理値を出力する
ためで、データ論理値に対応する電位に共通信号線がな
った後は、その論理値電位を保持できる程度の駆動能力
で良い。
タは電圧駆動素子で、時分割転送では共通信号線上の論
理値を示す電位が重要であって、出力バッファに高駆動
能力が必要なのは高インピーダンス状態より出力状態に
なった時共通信号線に短時間でデータ論理値を出力する
ためで、データ論理値に対応する電位に共通信号線がな
った後は、その論理値電位を保持できる程度の駆動能力
で良い。
【００２１】本発明はこのような事情に鑑みてなされた
もので、データ転送に関与しない無効な高インピーダン
ス時間を設けずに時分割転送可能なバッファ回路を提供
することを目的とする。
もので、データ転送に関与しない無効な高インピーダン
ス時間を設けずに時分割転送可能なバッファ回路を提供
することを目的とする。
【００２２】
【課題を解決するための手段】本発明は出力起動状態に
おけるバッファ回路の駆動能力を制御するもので、高イ
ンピーダンス状態から出力駆動状態となる時高駆動能力
でバッファ回路を動作させ、出力駆動状態から高インピ
ーダンス状態となる以前に駆動能力を低下してバッファ
回路を動作させる事を特徴としている。
おけるバッファ回路の駆動能力を制御するもので、高イ
ンピーダンス状態から出力駆動状態となる時高駆動能力
でバッファ回路を動作させ、出力駆動状態から高インピ
ーダンス状態となる以前に駆動能力を低下してバッファ
回路を動作させる事を特徴としている。
【００２３】本発明によれば、あるチップ出力バッファ
が出力駆動状態から高インピーダンス状態となり、他の
チップ出力バッファが高インピーダンス状態から出力駆
動状態となる過渡的状態に共通信号線上で出力が競合し
た場合、駆動能力による優先付けがなされ、その駆動能
力の比率により共通信号線上の電位を決定でき、正常な
データ転送が可能である。また、出力バッファ間で流れ
る電流を制限可能で、集積回路が破壊するような異常電
流値となることは無い。
が出力駆動状態から高インピーダンス状態となり、他の
チップ出力バッファが高インピーダンス状態から出力駆
動状態となる過渡的状態に共通信号線上で出力が競合し
た場合、駆動能力による優先付けがなされ、その駆動能
力の比率により共通信号線上の電位を決定でき、正常な
データ転送が可能である。また、出力バッファ間で流れ
る電流を制限可能で、集積回路が破壊するような異常電
流値となることは無い。
【００２４】本発明によるバッファ回路を利用した時分
割転送ではデータ転送に関与しない 量を増加でき、端子数も減少可能である。
割転送ではデータ転送に関与しない 量を増加でき、端子数も減少可能である。
【００２５】さらに、出力駆動を開始するとき高駆動能
力でバッファ回路を動作するので、出力信号の立ち上が
り時間を短縮し、スピードを速くすることが可能とな
る。
力でバッファ回路を動作するので、出力信号の立ち上が
り時間を短縮し、スピードを速くすることが可能とな
る。
【００２６】
【実施例】次に実施例に従い、図面を参照して、本発明
を詳細に説明する。
を詳細に説明する。
【００２７】第４図は本発明一実施例の出力バッファ回
路を示す回路接続図で反転回路Ｉ， 状態制御信号Ｃｏｎｔ，バッファ駆動能力制御信号Ｄｒ
ｉｖｅ入力を備えている。
路を示す回路接続図で反転回路Ｉ， 状態制御信号Ｃｏｎｔ，バッファ駆動能力制御信号Ｄｒ
ｉｖｅ入力を備えている。
【００２８】データ信号Ｄａｔａは第１のアンドゲート
回路Ｇ１と反転回路１に入力され、 に並列接続されている。出力駆動トランジスタは集積回
路での素子寸法の配分により、駆動能力に差が付けられ
ており、第１と第２のトランジスタは低駆動能力、第３
と第４のトランジスタは高駆動能力となっている。
回路Ｇ１と反転回路１に入力され、 に並列接続されている。出力駆動トランジスタは集積回
路での素子寸法の配分により、駆動能力に差が付けられ
ており、第１と第２のトランジスタは低駆動能力、第３
と第４のトランジスタは高駆動能力となっている。
【００２９】 トランジスタの素子寸法により駆動能力を設定している
が、駆動トランジスタに直列に抵抗・定電流源回路など
を接続し駆動能力を設定することもできる。
が、駆動トランジスタに直列に抵抗・定電流源回路など
を接続し駆動能力を設定することもできる。
【００３０】第５図は本発明一実施例の動作を説明する
ためのタイムチャートで、ＯＵＴはバッファ回路出力
で、実線部分は論理値“１”または“０”の出力状態、
点線部分は高インピーダンス状態である事を示し、Ｃｏ
ｎｔはバッファ状態制御信号、Ｄｒｉｖｅは駆動能力制
御信号を示す。バッファ状態制御信号Ｃｏｎｔが論理値 通となり出力ＯＵＴは高インピーダンス状態となる。
ためのタイムチャートで、ＯＵＴはバッファ回路出力
で、実線部分は論理値“１”または“０”の出力状態、
点線部分は高インピーダンス状態である事を示し、Ｃｏ
ｎｔはバッファ状態制御信号、Ｄｒｉｖｅは駆動能力制
御信号を示す。バッファ状態制御信号Ｃｏｎｔが論理値 通となり出力ＯＵＴは高インピーダンス状態となる。
【００３１】バッファ状態制御信号Ｃｏｎｔが論理値
“１”で駆動能力制御信号Ｄｒｉｖｅ 、第１，第３のアンドゲート回路出力は論理値“１”反
転回路Ｉ、第２，第４の り、バッファ出力ＯＵＴは論理値“１”（電源電位）の
高駆動能力の出力状態となる。また、データ信号Ｄａｔ
ａが論理値“０”の場合、第１，第３のアンドゲ 、バッファＯＵＴ出力は諭理値“０”（グランド電位）
の高駆動能力の出力状態となる。
“１”で駆動能力制御信号Ｄｒｉｖｅ 、第１，第３のアンドゲート回路出力は論理値“１”反
転回路Ｉ、第２，第４の り、バッファ出力ＯＵＴは論理値“１”（電源電位）の
高駆動能力の出力状態となる。また、データ信号Ｄａｔ
ａが論理値“０”の場合、第１，第３のアンドゲ 、バッファＯＵＴ出力は諭理値“０”（グランド電位）
の高駆動能力の出力状態となる。
【００３２】バッファ状態制御信号Ｃｏｎｔが論理値
“１”で駆動能力制御信号Ｄｒｉｖｅ
“１”で駆動能力制御信号Ｄｒｉｖｅ
【００３３】この時、データ信号Ｄａｔａが論理値
“１”の場合、第１のアンドゲート回路 能力の出力状態となる。
“１”の場合、第１のアンドゲート回路 能力の出力状態となる。
【００３４】 動能力の出力状態となる。
【００３５】
【発明の効果】本発明のバッファ回路を利用する時分割
転送では高インピーダンス状態から出力駆動を開始する
時高駆動能力でバッファ回路が動作し短時間で共通信号
線を出力論理値の電位にスイッチングし、その後駆動能
力を低下して共通信号線の論理値電位を保持する。デー
タ転送が完了すると高インピーダンス状態になる。
転送では高インピーダンス状態から出力駆動を開始する
時高駆動能力でバッファ回路が動作し短時間で共通信号
線を出力論理値の電位にスイッチングし、その後駆動能
力を低下して共通信号線の論理値電位を保持する。デー
タ転送が完了すると高インピーダンス状態になる。
【００３６】この時バッファ回路が完全に高インピーダ
ンス状態とならなくても、他のチップが出力駆動を開始
することができ、データ転送に関与しない無効な高イン
ピーダンス時間を設ける必要がなく効果的にデータ転送
量を増加でき、端子数も減少可能で集積回路にとって非
常に有効である。
ンス状態とならなくても、他のチップが出力駆動を開始
することができ、データ転送に関与しない無効な高イン
ピーダンス時間を設ける必要がなく効果的にデータ転送
量を増加でき、端子数も減少可能で集積回路にとって非
常に有効である。
【００３７】また、出力駆動を開始するとき高駆動能力
でバッファ回路が動作するので、出力信号の立ち上がり
時間を短くでき、スピードが速くなるという優れた効果
を有する。
でバッファ回路が動作するので、出力信号の立ち上がり
時間を短くでき、スピードが速くなるという優れた効果
を有する。
【図面の簡単な説明】
【図１】時分割転送を説明するための構成図
【図２】従来の出力バッファ回路を示す回路接続図
【図３】時分割転送を説明するためのタイムチャート
【図４】本発明の一実施例を示す回路接続図
【図５】本発明の一実施例の動作を説明するためのタイ
ムチャート
ムチャート
Ｃｈｉｐ Ａ，Ｃｈｉｐ Ｂ，Ｃｈｉｐ Ｃ 集積回
路チップ Ｂｕｆ Ａ，Ｂｕｆ Ｂ，Ｂｕｆ Ｃ 出力バッファ
回路 ＰＡ，ＰＢ，ＰＣ 端子 ＣＯＭ 共通信号線 Ｃｏｎｔ Ａ，Ｃｏｎｔ Ｂ，Ｃｏｎｔ Ｃ 制御信
号 Ｄａｔａ Ａ，Ｄａｔａ Ｂ，Ｄａｔａ Ｃ 出力デ
ータ Ｉ 反転回路 Ｄａｔａ データ信号 Ｃｏｎｔ 状態制御信号 Ｄｒｉｖｅ 駆動能力制御信号 ＯＵＴ 出力信号
路チップ Ｂｕｆ Ａ，Ｂｕｆ Ｂ，Ｂｕｆ Ｃ 出力バッファ
回路 ＰＡ，ＰＢ，ＰＣ 端子 ＣＯＭ 共通信号線 Ｃｏｎｔ Ａ，Ｃｏｎｔ Ｂ，Ｃｏｎｔ Ｃ 制御信
号 Ｄａｔａ Ａ，Ｄａｔａ Ｂ，Ｄａｔａ Ｃ 出力デ
ータ Ｉ 反転回路 Ｄａｔａ データ信号 Ｃｏｎｔ 状態制御信号 Ｄｒｉｖｅ 駆動能力制御信号 ＯＵＴ 出力信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7341−5Ｋ Ｈ０４Ｌ 11/00 ３２０
Claims (1)
- 【請求項１】 ゲートに加わる信号に応じて出力端への
出力信号を出力する比較的駆動能力の高い第１のトラン
ジスタ手段と、入力端に入力信号が印加された時に前記
出力端への出力信号を出力する比較的駆動能力の低い第
２のトランジスタ手段と、前記入力信号の印加開始時に
は少なくとも前記第１のトランジスタ手段を駆動し、所
定時間後に前記第１のトランジスタ手段を遮断するとと
もに前記第２のトランジスタ手段の導通状態を維持する
論理制御手段とを有することを特徴とするバッファ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3266725A JPH0812996B2 (ja) | 1991-07-15 | 1991-07-15 | バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3266725A JPH0812996B2 (ja) | 1991-07-15 | 1991-07-15 | バッファ回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56035724A Division JPS57150227A (en) | 1981-03-12 | 1981-03-12 | Buffer circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613880A true JPH0613880A (ja) | 1994-01-21 |
| JPH0812996B2 JPH0812996B2 (ja) | 1996-02-07 |
Family
ID=17434818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3266725A Expired - Lifetime JPH0812996B2 (ja) | 1991-07-15 | 1991-07-15 | バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812996B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810403A (en) * | 1987-06-09 | 1989-03-07 | E. I. Du Pont De Nemours And Company | Halocarbon blends for refrigerant use |
| JP2008502286A (ja) * | 2004-06-08 | 2008-01-24 | トランスメータ・コーポレーション | 高性能リピータモードおよび通常リピータモードを有するリピータ回路 |
-
1991
- 1991-07-15 JP JP3266725A patent/JPH0812996B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810403A (en) * | 1987-06-09 | 1989-03-07 | E. I. Du Pont De Nemours And Company | Halocarbon blends for refrigerant use |
| JP2008502286A (ja) * | 2004-06-08 | 2008-01-24 | トランスメータ・コーポレーション | 高性能リピータモードおよび通常リピータモードを有するリピータ回路 |
| JP4875620B2 (ja) * | 2004-06-08 | 2012-02-15 | インテレクチュアル ベンチャー ファンディング エルエルシー | 高性能リピータモードおよび通常リピータモードを有するリピータ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0812996B2 (ja) | 1996-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0284356B1 (en) | A data output circuit | |
| US3912947A (en) | Mos data bus control circuitry | |
| JPH0345933B2 (ja) | ||
| EP0789459A1 (en) | Data communication system | |
| EP0419902A2 (en) | Rush current prevention circuit | |
| US4347448A (en) | Buffer circuit for semiconductor memory | |
| JPH0456491B2 (ja) | ||
| JPH0114739B2 (ja) | ||
| CN1288290A (zh) | 半导体集成电路的输入缓冲器 | |
| JP2820131B2 (ja) | 液晶駆動方法および液晶駆動回路 | |
| JP4443583B2 (ja) | 集積回路におけるパワー消費量を低減する方法および回路 | |
| JPH0613880A (ja) | バッファ回路 | |
| JP2639207B2 (ja) | 出力回路 | |
| JPH11112325A (ja) | 出力バッファ回路 | |
| JP3618424B2 (ja) | 低消費電力論理回路 | |
| US5834949A (en) | Bus driver failure detection system | |
| US6961802B2 (en) | Data input/output device, memory system, data input/output circuit, and data input/output method | |
| US20040151035A1 (en) | Method and device for timing random reading of a memory device | |
| JP2636096B2 (ja) | 半導体集積回路 | |
| JP2689533B2 (ja) | Ｃｍｏｓバッファ回路 | |
| JP2845251B2 (ja) | 集積回路装置 | |
| JPS6363200A (ja) | 半導体記憶装置 | |
| JPH0778476A (ja) | 半導体装置 | |
| JPH0661436A (ja) | Ｔｔｌ−ｃｍｏｓ出力段 | |
| JP3049078B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960827 |