JPH06139344A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 小型のシステムで高速で複雑な処理が可能な
画像処理装置を提供する。 【構成】 画像処理装置は画像入力回路基板４１と、複
数の画像メモリまたは画像処理回路基板４２ａ−４２ｄ
と画像出力回路基板４３とを含む。画像入力回路基板４
１と画像メモリまたは画像処理回路基板４２ａ−４２ｄ
および画像出力回路基板４３とはそれぞれ片方向画像バ
ス４４ａ−４４ｅと双方向画像バス４５ａ−４５ｅによ
って相互に接続されている。画像メモリまたは画像処理
回路基板４２ａ−４２ｄは入力された画像データをその
まま隣接する画像処理回路に出力する図示のない画像バ
スインターフェース回路を含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は画像処理装置に関し、
特に画像処理装置において画像処理回路間で画像デー
タ、制御信号を送受するための画像バスの構成および画
像バスのインターフェース回路の構成に関する。

【０００２】

【従来の技術】図７は従来の画像処理システムの全体構
成を示すブロック図である。図７を参照して、画像処理
システムは、画像を撮影するカメラ１と、カメラ１に接
続された画像処理装置２と、画像処理装置２に接続され
る画像モニタ３およびシステム全体を制御するホストコ
ンピュータ（ホストＣＰＵ）４とを含む。画像処理装置
には、カメラ１からの画像信号を入力する入力基板２１
と、複数の画像処理基板２２と、画像モニタ３に接続さ
れた画像出力基板２３と、ホストＣＰＵ４に接続された
ホストインターフェース２４とを含み、画像入力基板２
１、複数の画像処理基板２２、画像出力基板２３および
ホストインターフェース２４は画像バス２５によって接
続されている。

【０００３】図８は図７に示した画像処理装置の構成を
示す模式図である。図８では簡単のために画像処理回路
を２つに限定し、制御に必要なホストＣＰＵを省略して
いる。図８を参照して、画像処理装置は処理すべき画像
を入力する画像入力回路１１と、画像メモリ１２と、画
像処理を行なう第１および第２画像処理回路１３ａ，１
３ｂと、画像出力回路１４とを含み、それぞれが画像バ
ス１５ａ，１５ｂ，１５ｃで接続されている。

【０００４】図８のシステムで、画像メモリ１２中の２
枚の画像を第１画像処理回路１３ａで処理し、処理の結
果の画像を第２画像処理回路１３ｂで処理し、結果を表
示する手順を図９に示す。まず（Ａ）に示すように画像
メモリ１２より２枚の画像を画像バス１５ａ，５ｂに読
出し、第１画像処理回路１３ａに入力する。処理結果は
画像バス１５ｃに出力され、画像メモリ１２に格納され
る。次に（Ｂ）を参照して、上記の手順で格納された処
理結果の画像を画像メモリ１２より画像バス１５ａに読
出し、第２画像処理回路１３ｂに入力する。処理結果は
画像バス１５ｃを通って画像出力回路１４に入力され、
表示される。

【０００５】

【発明が解決しようとする課題】従来の一般的な画像処
理システムにおいては、画像バスが少なくパイプライン
化できないため、上記の処理をするのに中間結果を画像
メモリに格納する必要がある。これに対し図１０に示す
ように画像バスの数を４本に増やすことにより、画像処
理回路１３ａ，１３ｂをパイプライン化することかで
き、中間結果を画像メモリに格納することなく同様の処
理を行なうことができる。しかしながら、画像バスを増
やすと、画像バス部分や各基板の画像バスインターフェ
ースが大型化し、制御も複雑になるため、あまり多くの
画像バスを用いることができないという問題点があっ
た。

【０００６】この発明は上記のような問題点を解消する
ためになされたもので、小型のシステムで高速に複雑な
処理ができる画像処理装置を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】この発明に係る画像処理
装置は、入力側と出力側を有し、各々が所定の画像デー
タ処理を行なう複数の回路手段と、複数の回路手段のう
ち隣接する２つの回路手段の一方の出力側と他方の入力
側とのみをパイプライン状に接続する複数の画像バスと
を含み、複数の画像バスによって隣接する回路手段間で
データを双方向に転送可能であり、複数の回路手段は入
力側に入力されたデータを出力側にそのまま出力する手
段を含む。

【０００８】

【作用】隣接する回路手段が複数の画像バスで接続さ
れ、それによって隣接する回路手段間で双方向にデータ
の転送が可能であり、回路手段はデータを素通りさせる
ことができるため、少ない画像バス数で、パイプライン
上に局所的なループ構造を作ることができるとともに、
パイプライン上に使用しない回路手段があっても動作に
影響を及ぼさないようにできる。

【０００９】

【実施例】

（Ｉ） 第１実施例 以下この発明の実施例を図面を参照して説明する。図１
はこの発明に係る画像処理システムのモデルを示す模式
図である。図１を参照して、この発明に係る画像処理シ
ステムは、画像を入力するための画像入力回路基板４１
と、複数の画像メモリまたは画像処理回路を含む回路基
板４２ａ，４２ｂ，４２ｃ，４２ｄと、画像を出力する
画像出力回路基板４３とを含み、それぞれは片方向の画
像バス４４ａ，４４ｂ，４４ｃ，４４ｄ，４４ｅおよび
双方向の画像バス４５ａ，４５ｂ，４５ｃ，４５ｄ，４
５ｅで接続されている。画像バス４４ａ−４４ｅ，４５
ａ−４５ｅは独立に動作し、それぞれ別の画像データを
転送することができる。各画像処理回路基板４２ａ−４
２ｄは、上記の画像バス４４ａ−４４ｅ，４５ａ−４５
ｅによりパイプライン形式に接続される。図１では片方
向、双方向の画像バスとも５本の場合を示したが、画像
バスの本数は接続する回路基板の数に応じて増やすこと
ができる。

【００１０】なお、各画像メモリまたは画像処理回路基
板４２ａ−４２ｄには画像メモリまたは画像処理回路と
画像メモリまたは画像処理回路と画像バスとを接続する
ための画像バスインターフェースが設けられている。

【００１１】図２は各回路基板の画像バスインターフェ
ースの構成を示す模式図である。図２を参照して、各回
路基板４２ａ−４２ｄには片方向の画像バス５０１，５
０２（図１の４４ａ−４４ｅに相当）と、双方向の画像
バス５０３，５０４（図１の４５ａ−４５ｅに相当）と
が接続され、画像処理回路５０５と画像バス５０１−５
０４の間には画像処理回路５０５への入力データセレク
タ５０６と、画像バス５０２への出力データのセレクタ
５０７と、画像バス５０３との入出力方向制御と出力デ
ータのセレクタ５０８と、画像バス５０４との入出力方
向制御と出力データのセレクタ５０９とが接続されてい
る。図ではセレクタ５０６−５０９の選択信号、入出力
方向制御部の方向信号、出力許可信号などが省略してあ
る。図２では、画像処理回路５０５は１入力のものを示
したが、２入力の回路でもよく、この場合入力データセ
レクタ５０６は不用になる。

【００１２】図２の構成では各回路基板は画像バスから
のデータを以下のように扱うことができる。

【００１３】（１） 入力側の画像バス５０１，５０
３，５０４からのデータを出力側の画像バス５０２−５
０４に素通しする。

【００１４】具体的には次のようなデータの転送が可能
になる。 画像バス５０１→画像バス５０２，画像バス５０１→画
像バス５０３，画像バス５０１→画像バス５０４，画像
バス５０３→画像バス５０２，画像バス５０３→画像バ
ス５０４，画像バス５０４→画像バス５０２，画像バス
５０４→画像バス５０３ （２） 画像バス５０１，５０３，５０４からのデータ
を画像処理回路５０５へ入力する。

【００１５】（３） 画像処理回路５０５の出力データ
を画像バス５０２，５０３，５０４に出力する。

【００１６】以下に図１および図２で示した画像処理シ
ステムを用いた場合の具体的な画像データの流れを説明
する。なお、以下の説明では基板を省略する。

【００１７】（Ａ） 具体例１ 具体例１では図８で説明した処理を本発明の画像バスを
用いたシステムで行なった場合の画像データの流れを説
明する。図３に画像処理システム内のデータの流れを示
す。図３を参照して、画像処理システムは画像メモリ６
１と、第１−第４プロセッサ６２ａ−６２ｄと、画像出
力回路６３とを含む。プロセッサ６２ａ−６２ｄは図８
における第１および第２画像処理回路１３ａ，１３ｂと
同等の画像処理回路であり、第３および第４プロセッサ
６２ｃ，６２ｄはその他の画像処理回路とする。それぞ
れの回路は図３に示すように２本の画像バス６４ａ−６
４ｅ，６５ａ−６５ｅに接続されている。

【００１８】画像メモリ６１より読出された２枚の画像
は、画像バス６４ａ，６５ａを通って第１画像処理回路
６２ａに入力される。第１画像処理回路６２ａで処理さ
れた結果は画像バス６４ｂに出力され、隣の第２画像処
理回路６２ｄに入力される。第２画像処理回路６２ｂで
処理された結果は画像バス６４ｃに接続され、隣の第３
画像処理回路６２ｃに入力される。この処理では第３画
像処理回路６２ｃを使用しないため、データは素通しさ
れ、画像バス６４ｄに出力される。第４画像処理回路６
２ｄも第３画像処理回路６２ｃと同様にデータを素通し
し、画像バス６４ｅへデータを出力する。画像出力回路
６３は画像バス６４ｅよりデータを入力し表示する。

【００１９】本発明のシステムでは、第１画像処理回路
６２ａと第２画像処理回路６２ｂがパイプライン接続さ
れているため、２つの処理を連続して行なうことが可能
である。また上記の説明では、第３画像処理回路６２
ｃ、第４画像処理回路６２ｄは素通しとしたが、第２画
像処理回路６２ｂの出力をこれでさらに連続処理するこ
とも可能である。

【００２０】（Ｂ） 具体例２ 画像処理では空間フィルタ処理、論理フィルタ処理な
ど、１つの画像に対して同一の処理を複数回施す場合が
よくある。これらの処理では、１つの画像処理回路で処
理した画像を再び同じ画像処理回路に入力し処理するた
め、ループ構造を用いる。

【００２１】具体例２では、本発明の画像バスを用いた
システムで、局所的なループ構造を持つ処理を行なった
場合の画像データの流れを説明する。図４に画像処理シ
ステム内のデータの流れを示す。図４（Ａ）を参照し
て、具体例２における画像処理システムは、画像メモリ
７１ａ，７１ｂと、第１−第３画像処理回路（プロセッ
サ１〜３に対応）７２ａ−７２ｃと、画像出力回路７３
とを含み、それぞれが片方向の画像バス７４ａ−７４ｅ
と双方向の画像バス７５ａ−７５ｅで接続されている。

【００２２】図４では、第１画像処理回路７２ａで反復
処理し、その結果得られた画像を第２画像処理回路７２
ｂと第３画像処理回路７２ｃで反復処理するという処理
の手順を示している。

【００２３】まず処理の第Ｎ番目の原画像が画像メモリ
７１ａより読出され、画像バス７４ａを通って第１画像
処理回路７２ａに入力される。第１画像処理回路７２ａ
で処理された結果得られた画像は、画像バス７５ａを通
って画像メモリ７１ａに格納される。これらの処理と同
時にすでに第１画像処理回路７２ａで反復処理された第
Ｎ−１番目の画像が画像メモリ７１ｂより読出され、画
像バス７４ｃを通って画像バス７４ｄでパイプライン接
続された第２および第３画像処理回路７２ｂ，７２ｃに
入力される。これらの画像処理回路で処理された結果得
られた画像は、画像バス７５ｄ，７５ｃを通って画像メ
モリ７１ｂへ格納される。

【００２４】第１−第３画像処理回路７２ａ−７２ｃで
の反復処理の最後の段階では、図４の（Ｂ）で示すよう
に、処理の結果得られた画像の次の段への転送が行なわ
れる。画像メモリ７１ａより読出された反復処理途中の
第Ｎ番目の画像は、第１画像処理回路７２ａに入力さ
れ、最後の処理を施された後、画像バス７４ｂを通って
画像メモリ７１ｂへ格納される。これと平行して画像メ
モリ７１ｂより読出された反復処理途中の第Ｎ−１番目
の画像は、第２および第３画像処理回路７２ｂ，７２ｃ
で処理され、最終結果が画像バス７４ｅを通って画像出
力回路７３に渡され表示される。この後、画像メモリ７
１ａは第Ｎ＋１番目の原画像を、画像メモリ第７１ｂは
画像処理回路７２ａより渡された第Ｎ番目の結果画像を
用いて、次の反復処理を開始する。

【００２５】上記のように、本発明の画像バスを用いた
システムでは、パイプライン化された処理の途中に複数
のループ構造を設け反復処理を行なわせることが可能に
なる。また個々のループ部分は、第２および第３画像処
理回路７２ｂ，７２ｃのようにパイプライン化された複
数の画像処理回路を含むこともできる。さらに各画像バ
スは独立して動作するため、個々のループでの処理速度
で反復回数が異なっていても構わない。

【００２６】（ＩＩ） 第２実施例 上記実施例においては画像バスとして片方向および双方
向の画像バスを用いた場合について説明したが、次に片
方向バスのみを用いた場合の例について説明する。

【００２７】図５は片方向バスのみを用いた場合のこの
発明に係る画像処理システムのモデルを示す模式図であ
る。

【００２８】図５を参照して、画像処理システムは、画
像入力回路８１と、画像メモリまたは画像処理回路基板
８２ａ，８２ｂ，８２ｃおよび画像出力回路８３とを含
み、それぞれが相互に片方向画像バス８４ａ−８４ｄ，
８５ａ−８５ｄ，８６ａ−８６ｄ（以下８４，８５，８
６とを記す）で接続されている。片方向画像バス８４，
８５，８６は図中矢印で示す方向に画像データを転送す
る。各画像バス８４，８５，８６は独立に動作し、それ
ぞれ別の画像データを転送することができる。画像メモ
リ８２ａ−８２ｃは上記の画像バス８４，８５，８６に
よりパイプライン形式に接続される。図５においては、
画像バス８４，８５，８６とも４本の小部分（専用バ
ス）から構成される場合を示したが、画像バスの小部分
の本数は接続する回路基板の数に応じて増やすことがで
きる。

【００２９】図６に図５で示した各回路基板８２ａ−８
２ｃの構成を示す。図６を参照して、各回路基板８２ａ
−８２ｃは片方向の画像バス９０１−９０６（図５の８
４，８５，８６に相当）によって接続され、入力画像バ
ス９０１，９０２，９０６はそれぞれ入力データセレク
タ９０７に、出力データバス９０３−９０５は出力デー
タを選択する４入力３出力のクロスポイントスイッチ９
０８に接続されている。入力データセレクタ９０７から
の入力データは画像処理回路９０９に送られ、ここで画
像処理されたデータがクロスポイントスイッチ９０８に
送られる。なお、図ではデータセレクタ９０７、クロス
ポイントスイッチ９０８の選択信号は省略してある。図
では画像処理回路９０９は１入力のものを示したが、こ
れは複数入力の回路でもよく、この場合データセレクタ
９０７を複数出力のクロスポイントスイッチに変更すれ
ばよい。

【００３０】図６に示した回路基板においては、画像バ
ス間のデータを以下のように扱うことができる。

【００３１】（１） 入力側の画像バスからのデータを
出力側の画像バスに素通しする。 画像バス９０１→画像バス９０３，画像バス９０２→画
像バス９０３，画像バス９０６→画像バス９０３ 画像バス９０１→画像バス９０４，画像バス９０２→画
像バス９０４，画像バス９０６→画像バス９０４ 画像バス９０１→画像バス９０５，画像バス９０２→画
像バス９０５，画像バス９０６→画像バス９０５ （２） 画像バス９０１，９０２，９０６からのデータ
を画像処理回路９０９に入力する。

【００３２】（３） 画像処理回路の出力データを画像
バス９０３，９０４，９０５に出力する。

【００３３】この実施例においては、画像バスをすべて
片方向にすることによって画像バスの方向制御、出力制
御が不要になるため、画像バスインターフェースを図２
の場合に比べて簡略化することができる。

【００３４】この実施例における具体例は先の実施例に
おいて（Ａ）、（Ｂ）で示したものと同様の処理が可能
であることから、その説明は省略する。

【００３５】なお、上記実施例では複数の画像処理回路
基板を画像バスを用いてパイプライン接続する方法につ
いて説明したが、この発明はこれに限らず、画像処理回
路基板内のプロセッサエレメントをパイプライン接続す
る場合にも適用できる。

【００３６】

【発明の効果】以上のようにこの発明によれば、複数の
画像バスによって隣接回路手段間で双方向にデータ転送
が可能であるため、バスライン上に局所的なループ構造
を作ることが可能になる。また回路手段は入力されたデ
ータを出力側素通しできるため、パイプライン上に使用
しない回路手段があっても動作に影響を及ぼさないため
所望の処理が可能になる。

【００３７】その結果、小型のシステムで高速で複雑な
処理が可能な画像処理装置が提供できる。

【図面の簡単な説明】

【図１】この発明の第１の実施例に係る画像処理システ
ムの構成を示す模式図である。

【図２】画像処理回路基板に設けられたインターフェー
ス回路の構成を示す図である。

【図３】第１の実施例における第１の具体例を説明する
ための模式図である。

【図４】第１の実施例の第２の具体例を示す模式図であ
る。

【図５】この発明の第２の実施例に係る画像処理システ
ムの構成を示す模式図である。

【図６】この発明の第２の実施例における画像処理回路
基板に設けられたインターフェース回路を示すブロック
図である。

【図７】従来の画像処理システムの全体構成を示すブロ
ック図である。

【図８】従来の画像処理装置を示す模式図である。

【図９】従来の画像処理装置の動作を説明するための図
である。

【図１０】従来の画像処理装置の動作を説明するための
図である。

【符号の説明】

４１ 画像入力回路基板 ４２ａ−４２ｄ 画像メモリまたは画像処理回路基板 ４３ 画像出力回路基板 ４４ａ−４４ｅ 片方向画像バス ４５ａ−４５ｅ 双方向画像バス ５０６ セレクタ ５０７ セレクタ ５０８ セレクタ ５０９ セレクタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力側と出力側を有し、各々が所定の画
   像データ処理を行なう複数の回路手段と、 前記複数の回路手段のうち隣接する２つの回路手段の一
   方の前記出力側と他方の入力側とのみをパイプライン状
   に接続する複数の画像バスとを含み、 前記複数の画像バスによって前記隣接する回路手段間で
   前記画像データを双方向に転送が可能であり、 前記複数の回路手段は前記入力側に入力された前記画像
   データを前記出力側にそのまま出力する手段を含む、画
   像処理装置。