JPH0614012A - データ伝送方式 - Google Patents
データ伝送方式Info
- Publication number
- JPH0614012A JPH0614012A JP16661292A JP16661292A JPH0614012A JP H0614012 A JPH0614012 A JP H0614012A JP 16661292 A JP16661292 A JP 16661292A JP 16661292 A JP16661292 A JP 16661292A JP H0614012 A JPH0614012 A JP H0614012A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- latch
- data transmission
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 208000032368 Device malfunction Diseases 0.000 description 1
- 206010063602 Exposure to noise Diseases 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】伝送誤りを少なくする。
【構成】データの送信側に送信データを夫々ラッチする
ＦＩＦＯ型の記憶部１1，１2 を設ける。データ送信時
に各記憶部１1 ，１2 に夫々同一の伝送データをラッチ
させる。受信側からの要求に応じて各記憶部１1 ，１2
のラッチデータを夫々パラレル伝送する。受信側のデー
タ比較器２で受信データの比較を行う。受信データが一
致する場合に受信データを有効とし、不一致の場合には
受信データを無効とする。
ＦＩＦＯ型の記憶部１1，１2 を設ける。データ送信時
に各記憶部１1 ，１2 に夫々同一の伝送データをラッチ
させる。受信側からの要求に応じて各記憶部１1 ，１2
のラッチデータを夫々パラレル伝送する。受信側のデー
タ比較器２で受信データの比較を行う。受信データが一
致する場合に受信データを有効とし、不一致の場合には
受信データを無効とする。
Description
【０００１】
【産業上の利用分野】本発明は、伝送誤りを少なくする
データ伝送方式に関するものである。
データ伝送方式に関するものである。
【０００２】
【従来の技術】機器の動作を任意に設定可能なユーザプ
ログラムに従ってシーケンシャルに制御するプログラマ
ブルコントローラでは、プログラマブルコントローラ同
士あるいは周辺機器との間でデータ伝送が行われる。
ログラムに従ってシーケンシャルに制御するプログラマ
ブルコントローラでは、プログラマブルコントローラ同
士あるいは周辺機器との間でデータ伝送が行われる。
【０００３】
【発明が解決しようとする課題】この種のデータ伝送に
際して、データ伝送路では電磁ノイズなどにさらされ、
伝送途中でデータに誤りを生じ、機器を誤動作させると
いう問題が生じる。本発明は上述の点に鑑みて為された
ものであり、その目的とするところは、伝送誤りを少な
くできるデータ伝送方式を提供することにある。
際して、データ伝送路では電磁ノイズなどにさらされ、
伝送途中でデータに誤りを生じ、機器を誤動作させると
いう問題が生じる。本発明は上述の点に鑑みて為された
ものであり、その目的とするところは、伝送誤りを少な
くできるデータ伝送方式を提供することにある。
【０００４】
【課題を解決するための手段】本発明では、上記目的を
達成するために、データの送信側に送信データを夫々ラ
ッチするＦＩＦＯ型の記憶手段を設け、データ送信時に
各記憶手段に夫々同一の伝送データをラッチさせ、受信
側からの要求に応じて各記憶手段のラッチデータを夫々
パラレル伝送し、受信側で受信データの比較を行い、受
信データが一致する場合に受信データを有効とし、不一
致の場合には受信データを無効とする。
達成するために、データの送信側に送信データを夫々ラ
ッチするＦＩＦＯ型の記憶手段を設け、データ送信時に
各記憶手段に夫々同一の伝送データをラッチさせ、受信
側からの要求に応じて各記憶手段のラッチデータを夫々
パラレル伝送し、受信側で受信データの比較を行い、受
信データが一致する場合に受信データを有効とし、不一
致の場合には受信データを無効とする。
【０００５】なお、上記記憶手段の代わりにデータラッ
チ手段を用いてもよく、データをシリアル伝送する場合
にも適用できる。
チ手段を用いてもよく、データをシリアル伝送する場合
にも適用できる。
【０００６】
【作用】本発明は、上述のように構成することにより、
同一データを繰り返し伝送し、そのデータの一致判定に
より伝送誤りがないことを検知して、そのデータを取り
込むようにし、例えばプログラマブルコントローラなど
に用いた場合に、データ伝送路が電磁ノイズなどにさら
されてデータに誤りが生じても、機器を誤動作させると
いう問題が生じないようにする。
同一データを繰り返し伝送し、そのデータの一致判定に
より伝送誤りがないことを検知して、そのデータを取り
込むようにし、例えばプログラマブルコントローラなど
に用いた場合に、データ伝送路が電磁ノイズなどにさら
されてデータに誤りが生じても、機器を誤動作させると
いう問題が生じないようにする。
【０００７】
【実施例】図１に本発明の一実施例を示す。本実施例で
もプログラマブルコントローラ同士あるいは周辺機器と
の間でデータ伝送を行う場合の方式を示す。本実施例で
は、送信側のプログラマブルコントローラに複数のＦＩ
ＦＯ型の記憶部１1 ，１2を設け、この記憶部１1 ，１
2 に他のプログラマブルコントローラや周辺機器（例え
ば、制御される機器としてのモータを駆動する駆動回路
など）にデータ伝送を行う場合に、同一の伝送データを
記憶させる。なお、このＦＩＦＯ型の記憶部１1 ，１2
としては、ＣＰＵが備えるレジスタの一種のＦＩＦＯス
タックなどを用いることができ、本実施例の場合に２個
の記憶部１1 ，１2 を用いてある。但し、記憶部１は必
ずしも２個である必要はなく、２個以上であってもよ
い。
もプログラマブルコントローラ同士あるいは周辺機器と
の間でデータ伝送を行う場合の方式を示す。本実施例で
は、送信側のプログラマブルコントローラに複数のＦＩ
ＦＯ型の記憶部１1 ，１2を設け、この記憶部１1 ，１
2 に他のプログラマブルコントローラや周辺機器（例え
ば、制御される機器としてのモータを駆動する駆動回路
など）にデータ伝送を行う場合に、同一の伝送データを
記憶させる。なお、このＦＩＦＯ型の記憶部１1 ，１2
としては、ＣＰＵが備えるレジスタの一種のＦＩＦＯス
タックなどを用いることができ、本実施例の場合に２個
の記憶部１1 ，１2 を用いてある。但し、記憶部１は必
ずしも２個である必要はなく、２個以上であってもよ
い。
【０００８】受信側のプログラマブルコントローラある
いは周辺機器側には、上記送信側のプログラマブルコン
トローラからの繰り返し伝送されるデータを夫々ラッチ
すると共に、夫々のデータの比較を行うデータ比較器２
を設け、このデータ比較器２による一致判定が行われた
ときに、そのデータをラッチするラッチ回路３を備えて
いる。ここで、データ比較器２は送信側に対してデータ
を送信させるための信号を送信器側に送信する機能を備
え、上記ラッチ回路３に記憶されたデータを用いて受信
側のプログラマブルコントローラあるいは周辺機器によ
る処理が開始される。
いは周辺機器側には、上記送信側のプログラマブルコン
トローラからの繰り返し伝送されるデータを夫々ラッチ
すると共に、夫々のデータの比較を行うデータ比較器２
を設け、このデータ比較器２による一致判定が行われた
ときに、そのデータをラッチするラッチ回路３を備えて
いる。ここで、データ比較器２は送信側に対してデータ
を送信させるための信号を送信器側に送信する機能を備
え、上記ラッチ回路３に記憶されたデータを用いて受信
側のプログラマブルコントローラあるいは周辺機器によ
る処理が開始される。
【０００９】本実施例では、送信データを一旦２つの記
憶部１1 ，１2 に同時に記憶させ、受信側からの信号に
応じて記憶部１1 のデータを受信側に送信し、次い受信
側から与えられる信号に応じて記憶部１1 のデータを受
信側に送信する。これら受信側ではデータ比較器２でデ
ータを比較し、一致しておればラッチ回路３にラッチす
る。逆に、不一致であれば、そのデータは無効としてラ
ッチ回路３にはラッチしない。このようにすれば、デー
タ伝送路が電磁ノイズなどにさらされてデータに誤りが
生じても、機器を誤動作させるという問題が生じない。
憶部１1 ，１2 に同時に記憶させ、受信側からの信号に
応じて記憶部１1 のデータを受信側に送信し、次い受信
側から与えられる信号に応じて記憶部１1 のデータを受
信側に送信する。これら受信側ではデータ比較器２でデ
ータを比較し、一致しておればラッチ回路３にラッチす
る。逆に、不一致であれば、そのデータは無効としてラ
ッチ回路３にはラッチしない。このようにすれば、デー
タ伝送路が電磁ノイズなどにさらされてデータに誤りが
生じても、機器を誤動作させるという問題が生じない。
【００１０】ところで、本実施例のように繰り返しデー
タの伝送を行うと、伝送時間が長くなるが、プログラマ
ブルコントローラなどの場合にはさほどに高速のデータ
伝送は要求されないので、システム動作を信頼性を高め
ることが重要であり、伝送時間の遅れはさほどに問題と
はならない。ところで、上述の場合にはＦＩＦＯスタッ
クなどのＦＩＦＯ型の記憶部１1 ，１2 を用いた場合に
ついて説明したが、図２に示すようにデータラッチ回路
１1’，１2 ’を用いてよく、さらにデータがシリアル
伝送される場合には、図３に示すようにシリアル伝送可
能なデータラッチ回路１1 ”，１2 ”を用いればよい。
タの伝送を行うと、伝送時間が長くなるが、プログラマ
ブルコントローラなどの場合にはさほどに高速のデータ
伝送は要求されないので、システム動作を信頼性を高め
ることが重要であり、伝送時間の遅れはさほどに問題と
はならない。ところで、上述の場合にはＦＩＦＯスタッ
クなどのＦＩＦＯ型の記憶部１1 ，１2 を用いた場合に
ついて説明したが、図２に示すようにデータラッチ回路
１1’，１2 ’を用いてよく、さらにデータがシリアル
伝送される場合には、図３に示すようにシリアル伝送可
能なデータラッチ回路１1 ”，１2 ”を用いればよい。
【００１１】
【発明の効果】本発明は上述のように、データの送信側
に送信データを夫々ラッチするＦＩＦＯ型の記憶手段を
設け、データ送信時に各記憶手段に夫々同一の伝送デー
タをラッチさせ、受信側からの要求に応じて各記憶手段
のラッチデータを夫々パラレル伝送し、受信側で受信デ
ータの比較を行い、受信データが一致する場合に受信デ
ータを有効とし、不一致の場合には受信データを無効と
しているので、同一データを繰り返し伝送し、そのデー
タの一致判定により伝送誤りがないことを検知して、そ
のデータを取り込むことができ、例えばプログラマブル
コントローラなどに用いた場合に、データ伝送路が電磁
ノイズなどにさらされてデータに誤りが生じても、機器
を誤動作させるという問題が生じない。
に送信データを夫々ラッチするＦＩＦＯ型の記憶手段を
設け、データ送信時に各記憶手段に夫々同一の伝送デー
タをラッチさせ、受信側からの要求に応じて各記憶手段
のラッチデータを夫々パラレル伝送し、受信側で受信デ
ータの比較を行い、受信データが一致する場合に受信デ
ータを有効とし、不一致の場合には受信データを無効と
しているので、同一データを繰り返し伝送し、そのデー
タの一致判定により伝送誤りがないことを検知して、そ
のデータを取り込むことができ、例えばプログラマブル
コントローラなどに用いた場合に、データ伝送路が電磁
ノイズなどにさらされてデータに誤りが生じても、機器
を誤動作させるという問題が生じない。
【図１】本発明の一実施例の要部の回路図である。
【図２】他の実施例の要部の回路図である。
【図３】さらに他の実施例の要部の回路図である。
１1 ，１2 記憶部 １1 ’，１2 ’，１1 ”，１2 ” データラッチ回路 ２ データ比較器
Claims (3)
- 【請求項１】 データの送信側に送信データを夫々ラッ
チするＦＩＦＯ型の記憶手段を設け、データ送信時に各
記憶手段に夫々同一の伝送データをラッチさせ、受信側
からの要求に応じて各記憶手段のラッチデータを夫々パ
ラレル伝送し、受信側で受信データの比較を行い、受信
データが一致する場合に受信データを有効とし、不一致
の場合には受信データを無効として成ることを特徴とす
るデータ伝送方式。 - 【請求項２】 上記記憶手段の代わりにデータラッチ手
段を用いて成ることを特徴とする請求項１記載のデータ
伝送方式。 - 【請求項３】 データをシリアル伝送して成ることを特
徴とする請求項１記載のデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16661292A JPH0614012A (ja) | 1992-06-25 | 1992-06-25 | データ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16661292A JPH0614012A (ja) | 1992-06-25 | 1992-06-25 | データ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0614012A true JPH0614012A (ja) | 1994-01-21 |
Family
ID=15834541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16661292A Pending JPH0614012A (ja) | 1992-06-25 | 1992-06-25 | データ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614012A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100249171B1 (ko) * | 1997-03-12 | 2000-03-15 | 김영환 | 비동기식 데이터 송수신 장치의 에러 검출 방법 |
| JP2013057525A (ja) * | 2011-09-07 | 2013-03-28 | Seiko Epson Corp | 復号方法及び復号装置 |
-
1992
- 1992-06-25 JP JP16661292A patent/JPH0614012A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100249171B1 (ko) * | 1997-03-12 | 2000-03-15 | 김영환 | 비동기식 데이터 송수신 장치의 에러 검출 방법 |
| JP2013057525A (ja) * | 2011-09-07 | 2013-03-28 | Seiko Epson Corp | 復号方法及び復号装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112543925B (zh) | 用于使用专用低延迟链路的多个硬件加速器的统一地址空间 | |
| US11163719B2 (en) | Hybrid remote direct memory access | |
| US7082481B2 (en) | Serial peripheral interface (SPI) apparatus with write buffer for improving data throughput | |
| US8522076B2 (en) | Error detection and recovery in a shared pipeline | |
| US7117401B2 (en) | Method and apparatus for optimizing timing for a multi-drop bus | |
| US20050262280A1 (en) | Method and apparatus for acknowledgement-based handshake mechanism for interactively training links | |
| JPH0614012A (ja) | データ伝送方式 | |
| US6128691A (en) | Apparatus and method for transporting interrupts from secondary PCI busses to a compatibility PCI bus | |
| US6058449A (en) | Fault tolerant serial arbitration system | |
| JPS6235144B2 (ja) | ||
| JPH09149067A (ja) | スイッチングハブ | |
| JP2764452B2 (ja) | バス転送応答方法 | |
| JPH0619810A (ja) | 二重化装置 | |
| JPH0831049B2 (ja) | ロツクドプロセツサ方式 | |
| JP2617621B2 (ja) | 低速／高速インタフェース回路 | |
| JPS58178468A (ja) | デ−タ処理システムの割込方式 | |
| JPS6095675A (ja) | デ−タ伝送方式 | |
| JPS61277242A (ja) | 通信モ−ドの自動切換え方式 | |
| US20040148441A1 (en) | Device and method for transmitting wired or signal between two systems | |
| JP2636003B2 (ja) | データ転送制御装置 | |
| GB2027958A (en) | Microprogrammed control unit | |
| KR100206679B1 (ko) | 에뮬레이션용 정보처리장치 | |
| CN117097358A (zh) | 系统及其操作方法 | |
| JPS6095674A (ja) | デ−タ伝送方式 | |
| JP2001344115A (ja) | 割込制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010313 |