JPH0614255A - シャッタ速度制御回路 - Google Patents
シャッタ速度制御回路Info
- Publication number
- JPH0614255A JPH0614255A JP4016815A JP1681592A JPH0614255A JP H0614255 A JPH0614255 A JP H0614255A JP 4016815 A JP4016815 A JP 4016815A JP 1681592 A JP1681592 A JP 1681592A JP H0614255 A JPH0614255 A JP H0614255A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- output
- circuit
- shutter speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S11/00—Systems for determining distance or velocity not using reflection or reradiation
- G01S11/12—Systems for determining distance or velocity not using reflection or reradiation using electromagnetic waves other than radio waves
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/75—Circuitry for compensating brightness variation in the scene by influencing optical camera components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
- H04N23/81—Camera processing pipelines; Components thereof for suppressing or minimising disturbance in the image signal generation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H2231/00—Applications
- H01H2231/046—Camera
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
(57)【要約】
【目的】 入力される輝度信号から被写体の動く速度を
検出し、この検出された信号に応じて発生されるパルス
信号によりシャッタ速度が自動的に調節されるビデオカ
メラ用のシャッタ速度制御回路を提供することを目的と
する。 【構成】 ビデオカメラ用の自動シャッタ速度制御回路
であって、入力される輝度信号を用いて被写体の移動速
度を検知してシャッタ速度を制御する制御パルスを発生
するパルス発生回路１００と、そのパルス発生回路の出
力に接続され、垂直同期信号の周期内に制御信号を発生
して、入力される制御パルスの誤差を補正するパルス処
理回路２０２と、そのパルス処理回路の出力に接続さ
れ、補正された制御パルスよりシャッタ速度を制御する
信号を発生する信号出力回路３００とを有する
検出し、この検出された信号に応じて発生されるパルス
信号によりシャッタ速度が自動的に調節されるビデオカ
メラ用のシャッタ速度制御回路を提供することを目的と
する。 【構成】 ビデオカメラ用の自動シャッタ速度制御回路
であって、入力される輝度信号を用いて被写体の移動速
度を検知してシャッタ速度を制御する制御パルスを発生
するパルス発生回路１００と、そのパルス発生回路の出
力に接続され、垂直同期信号の周期内に制御信号を発生
して、入力される制御パルスの誤差を補正するパルス処
理回路２０２と、そのパルス処理回路の出力に接続さ
れ、補正された制御パルスよりシャッタ速度を制御する
信号を発生する信号出力回路３００とを有する
Description
【０００１】
【産業上の利用分野】本発明は、例えばビデオテープレ
コーダとカメラの機能を合わせたビデオカメラ等のシャ
ッタ速度制御回路に関し、より詳細には被写体の動きに
応じてシャッタ速度が自動的に制御されるビデオカメラ
用のシャッタ速度制御回路に関するものである。
コーダとカメラの機能を合わせたビデオカメラ等のシャ
ッタ速度制御回路に関し、より詳細には被写体の動きに
応じてシャッタ速度が自動的に制御されるビデオカメラ
用のシャッタ速度制御回路に関するものである。
【０００２】
【従来の技術】従来は、図１に示すように、マイクロ・
プロセッサＭＰよりの出力信号がスイッチＳＷ１の接続
状態により変更され、この時出力される信号によりシャ
ッタ速度が制御される。即ち、スイッチＳＷ１が端子Ａ
に接続されると、マイクロプロセッサＭＰはシャッタ速
度を増大させる制御信号Ｃ０〜Ｃ２を出力し、このスイ
ッチＳＷ１が端子Ｂに接続されると、マイクロプロセッ
サＭＰはシャッタ速度を減少させる制御信号Ｃ０〜Ｃ２
を出力する。このようにして、シャッタ速度が制御され
る。ここで、スイッチＳＷ１は手動で制御される。
プロセッサＭＰよりの出力信号がスイッチＳＷ１の接続
状態により変更され、この時出力される信号によりシャ
ッタ速度が制御される。即ち、スイッチＳＷ１が端子Ａ
に接続されると、マイクロプロセッサＭＰはシャッタ速
度を増大させる制御信号Ｃ０〜Ｃ２を出力し、このスイ
ッチＳＷ１が端子Ｂに接続されると、マイクロプロセッ
サＭＰはシャッタ速度を減少させる制御信号Ｃ０〜Ｃ２
を出力する。このようにして、シャッタ速度が制御され
る。ここで、スイッチＳＷ１は手動で制御される。
【０００３】
【発明が解決しようとする課題】上述したような従来の
ビデオカメラにおいては、シャッタ速度は手動で制御さ
れていた。この条件の下では、被写体の動く速度が一定
の場合はシャッタ速度の制御が容易であるが、被写体の
動く速度が不規則な場合にはシャッタ速度の制御が不可
能となる問題点があった。
ビデオカメラにおいては、シャッタ速度は手動で制御さ
れていた。この条件の下では、被写体の動く速度が一定
の場合はシャッタ速度の制御が容易であるが、被写体の
動く速度が不規則な場合にはシャッタ速度の制御が不可
能となる問題点があった。
【０００４】本発明は上記従来例に鑑みてなされたもの
で、入力される輝度信号から被写体の動く速度を検出
し、この検出された信号に応じて発生されるパルス信号
によりシャッタ速度が自動的に調節されるビデオカメラ
用のシャッタ速度制御回路を提供することを目的とす
る。
で、入力される輝度信号から被写体の動く速度を検出
し、この検出された信号に応じて発生されるパルス信号
によりシャッタ速度が自動的に調節されるビデオカメラ
用のシャッタ速度制御回路を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明のシャッタ速度制御回路は以下の様な構成を備
える。即ち、シャッタ速度を制御するマイクロプロセッ
サを含むビデオカメラのシャッタ速度制御回路であっ
て、入力される輝度信号を用いて被写体の移動速度を検
知してシャッタ速度を制御する制御パルスを発生するパ
ルス発生手段と、前記パルス発生手段の出力に接続さ
れ、垂直同期信号の周期内に制御信号を発生して、入力
される制御パルスの誤差を補正するパルス処理手段と、
前記パルス処理手段の出力に接続され、補正された制御
パルスよりシャッタ速度を制御する信号を発生する信号
出力手段とを有する。
に本発明のシャッタ速度制御回路は以下の様な構成を備
える。即ち、シャッタ速度を制御するマイクロプロセッ
サを含むビデオカメラのシャッタ速度制御回路であっ
て、入力される輝度信号を用いて被写体の移動速度を検
知してシャッタ速度を制御する制御パルスを発生するパ
ルス発生手段と、前記パルス発生手段の出力に接続さ
れ、垂直同期信号の周期内に制御信号を発生して、入力
される制御パルスの誤差を補正するパルス処理手段と、
前記パルス処理手段の出力に接続され、補正された制御
パルスよりシャッタ速度を制御する信号を発生する信号
出力手段とを有する。
【０００６】
【作用】以上の構成において、入力される輝度信号を用
いて被写体の移動速度を検知してシャッタ速度を制御す
る制御パルスを発生し、垂直同期信号の周期内に制御信
号を発生して、その入力される制御パルスの誤差を補正
する。この補正された制御パルスに基づいて、シャッタ
速度を制御する信号を発生してシャッタ速度を調整す
る。
いて被写体の移動速度を検知してシャッタ速度を制御す
る制御パルスを発生し、垂直同期信号の周期内に制御信
号を発生して、その入力される制御パルスの誤差を補正
する。この補正された制御パルスに基づいて、シャッタ
速度を制御する信号を発生してシャッタ速度を調整す
る。
【０００７】
【実施例】以下、添付図面を参照して本発明の好適な実
施例を詳細に説明する。
施例を詳細に説明する。
【０００８】図２は、本実施例に係るビデオカメラの自
動シャッタ速度制御回路を示す詳細回路図である。図２
に示すようにこの回路は、パルス発生手段１００と、パ
ルス処理手段２００と、信号出力手段３００とを含んで
いる。
動シャッタ速度制御回路を示す詳細回路図である。図２
に示すようにこの回路は、パルス発生手段１００と、パ
ルス処理手段２００と、信号出力手段３００とを含んで
いる。
【０００９】ここでパルス発生手段１００は、入力され
た輝度信号Ｙから被写体の動く速度を検出する信号検出
回路１０１と、その信号検出回路１０１から出力される
信号を選択する第１スイッチ１０２と、上記第１スイッ
チ１０２から出力される信号を増幅した後、その出力信
号を整形する信号整形回路１０３と、１つの水平同期信
号期間において信号整形回路１０３から出力される信号
より１番目の入力信号のみを出力するように制御するス
イッチング制御回路１０４及び第２スイッチ１０５と、
シャッタ速度を制御するためのパルス信号を発生するパ
ルス発生回路１０６と、上記パルス発生回路１０６と上
記第２スイッチ１０５よりの出力信号を組合わして、シ
ャッタ速度制御パルスを出力する結合回路１０７とを備
えている。
た輝度信号Ｙから被写体の動く速度を検出する信号検出
回路１０１と、その信号検出回路１０１から出力される
信号を選択する第１スイッチ１０２と、上記第１スイッ
チ１０２から出力される信号を増幅した後、その出力信
号を整形する信号整形回路１０３と、１つの水平同期信
号期間において信号整形回路１０３から出力される信号
より１番目の入力信号のみを出力するように制御するス
イッチング制御回路１０４及び第２スイッチ１０５と、
シャッタ速度を制御するためのパルス信号を発生するパ
ルス発生回路１０６と、上記パルス発生回路１０６と上
記第２スイッチ１０５よりの出力信号を組合わして、シ
ャッタ速度制御パルスを出力する結合回路１０７とを備
えている。
【００１０】次に、パルス処理手段２００の構成につい
て説明する。信号処理回路２０１は、前記パルス発生手
段１００の結合回路１０７の出力信号中よりシャッタ速
度を制御するパルスを除外した残りのパルス入力を除去
する（シャッタ速度制御パルスのみを入力する）。２０
２は誤差補正回路で、信号処理回路２０１から出力され
たパルスと、その信号処理回路２０１から出力された信
号が１Ｈ（１水平同期期間）分遅延されたパルスとが一
致しない場合、１Ｖ（１垂直同期期間）の間に入力され
るパルス中最大値を選択して出力する。又、第３スイッ
チ２０３は、上記パルス発生手段１００の結合回路１０
７から出力された信号を出力する。
て説明する。信号処理回路２０１は、前記パルス発生手
段１００の結合回路１０７の出力信号中よりシャッタ速
度を制御するパルスを除外した残りのパルス入力を除去
する（シャッタ速度制御パルスのみを入力する）。２０
２は誤差補正回路で、信号処理回路２０１から出力され
たパルスと、その信号処理回路２０１から出力された信
号が１Ｈ（１水平同期期間）分遅延されたパルスとが一
致しない場合、１Ｖ（１垂直同期期間）の間に入力され
るパルス中最大値を選択して出力する。又、第３スイッ
チ２０３は、上記パルス発生手段１００の結合回路１０
７から出力された信号を出力する。
【００１１】また、信号出力手段３００は、パルス処理
手段２００の第３スイッチ２０３から出力された信号を
通過させる第４スイッチ３０１と、垂直同期パルスが入
力される間にシャッタ速度制御信号Ｃ０〜Ｃ２を出力す
る制御信号発生回路３０２とを含んでいる。
手段２００の第３スイッチ２０３から出力された信号を
通過させる第４スイッチ３０１と、垂直同期パルスが入
力される間にシャッタ速度制御信号Ｃ０〜Ｃ２を出力す
る制御信号発生回路３０２とを含んでいる。
【００１２】上述した各構成要素の構成を以下により詳
しく説明する。信号検出回路１０１のスイッチング部１
０１−１は、フリップフロップＦＦ１の出力信号により
制御され、信号検出回路１０１のフリップフロップＦＦ
１の出力側に接続される。このスイッチング部１０１−
１は、２個のスイッチＳＷ１，ＳＷ２とから成ってお
り、これらスイッチＳＷ１及びＳＷ２は、フリップフロ
ップＦＦ１のＱ出力がハイレベルの時は端子Ｌに接続さ
れ、Ｑ出力がロウレベルの時は端子Ｈに接続される。更
に、信号検出回路１０１のアナログ／ディジタル変換器
（Ａ／Ｄ変換器）１０１−２，１０１−３は、入力され
た輝度信号Ｙをデイジタル信号に変換しており、それぞ
れスイッチング部１０１−１の各スイッチＳＷ１，ＳＷ
２の各出力側に接続されている。更に、入力された輝度
信号Ｙを１フィールド分遅延する遅延器１０１−４，１
０１−５のそれぞれが、これらアナログ／ディジタル変
換器１０１−２，１０１−３の各出力側に接続されてい
る。
しく説明する。信号検出回路１０１のスイッチング部１
０１−１は、フリップフロップＦＦ１の出力信号により
制御され、信号検出回路１０１のフリップフロップＦＦ
１の出力側に接続される。このスイッチング部１０１−
１は、２個のスイッチＳＷ１，ＳＷ２とから成ってお
り、これらスイッチＳＷ１及びＳＷ２は、フリップフロ
ップＦＦ１のＱ出力がハイレベルの時は端子Ｌに接続さ
れ、Ｑ出力がロウレベルの時は端子Ｈに接続される。更
に、信号検出回路１０１のアナログ／ディジタル変換器
（Ａ／Ｄ変換器）１０１−２，１０１−３は、入力され
た輝度信号Ｙをデイジタル信号に変換しており、それぞ
れスイッチング部１０１−１の各スイッチＳＷ１，ＳＷ
２の各出力側に接続されている。更に、入力された輝度
信号Ｙを１フィールド分遅延する遅延器１０１−４，１
０１−５のそれぞれが、これらアナログ／ディジタル変
換器１０１−２，１０１−３の各出力側に接続されてい
る。
【００１３】更に、信号検出回路１０１のディジタル／
アナログ（Ｄ／Ａ）変換器１０１−６，１０１−７は、
１フィールド遅延された輝度信号をアナログ信号に変換
しており、これらＤ／Ａ変換器１０１−６，１０１−７
のそれぞれは、遅延器１０１−４，１０１−５の各出力
側に接続されている。そして、信号検出回路１０１の加
算器１０１−８，１０１−９は、入力された輝度信号と
Ｄ／Ａ変換器１０１−６，１０１−７の各出力信号との
差分信号を出力しており、これら加算器１０１−８，１
０１−９のそれぞれは、Ｄ／Ａ変換器１０１−６，１０
１−７の各出力側に接続されている。
アナログ（Ｄ／Ａ）変換器１０１−６，１０１−７は、
１フィールド遅延された輝度信号をアナログ信号に変換
しており、これらＤ／Ａ変換器１０１−６，１０１−７
のそれぞれは、遅延器１０１−４，１０１−５の各出力
側に接続されている。そして、信号検出回路１０１の加
算器１０１−８，１０１−９は、入力された輝度信号と
Ｄ／Ａ変換器１０１−６，１０１−７の各出力信号との
差分信号を出力しており、これら加算器１０１−８，１
０１−９のそれぞれは、Ｄ／Ａ変換器１０１−６，１０
１−７の各出力側に接続されている。
【００１４】信号検出回路１０１のフリップフロップＦ
Ｆ１により加算器１０１−８，１０１−９から出力する
信号Ｓ７，Ｓ８を選択する第１スイッチ１０２は、信号
検出回路１０１の加算器１０１−８，１０１−９の出力
側に接続されている。信号整形回路１０３の増幅器ＡＭ
Ｐ１は、選択された信号を増幅しており、このアンプＡ
ＭＰ１は、第１スイッチ１０２の出力側に接続されてい
る。この信号整形回路１０３の整形部１０３−１は増幅
された信号を整形しており、増幅器ＡＭＰ１の出力側に
接続されている。そして、この整形部１０３−１は２個
のトランジスタＴＲ１，ＴＲ２とを含んでいる。第２の
スイッチ１０５は整形部１０３−１の出力側に接続され
ている。
Ｆ１により加算器１０１−８，１０１−９から出力する
信号Ｓ７，Ｓ８を選択する第１スイッチ１０２は、信号
検出回路１０１の加算器１０１−８，１０１−９の出力
側に接続されている。信号整形回路１０３の増幅器ＡＭ
Ｐ１は、選択された信号を増幅しており、このアンプＡ
ＭＰ１は、第１スイッチ１０２の出力側に接続されてい
る。この信号整形回路１０３の整形部１０３−１は増幅
された信号を整形しており、増幅器ＡＭＰ１の出力側に
接続されている。そして、この整形部１０３−１は２個
のトランジスタＴＲ１，ＴＲ２とを含んでいる。第２の
スイッチ１０５は整形部１０３−１の出力側に接続され
ている。
【００１５】これら入力される輝度信号Ｙ、Ｄ／Ａ変換
器１０１−６，１０１−７の各出力信号Ｓ４，Ｓ５の信
号波形例、スイッチ１０２で選択された信号Ｓ９の波形
例、増幅器ＡＭＰ１の出力信号Ｓ１０の波形例及び整形
部１０３−１の出力信号Ｓ１１の波形例を図３に示す。
器１０１−６，１０１−７の各出力信号Ｓ４，Ｓ５の信
号波形例、スイッチ１０２で選択された信号Ｓ９の波形
例、増幅器ＡＭＰ１の出力信号Ｓ１０の波形例及び整形
部１０３−１の出力信号Ｓ１１の波形例を図３に示す。
【００１６】更に、スイッチング制御回路１０４は、入
力される水平同期信号ＨＳに応じて制御されるフリップ
フロップＦＦ２を備えている。このフリップフロップＦ
Ｆ２の出力信号Ｃ３により、第２スイッチ１０５が制御
される。このタイミング例を図４に示す。図４におい
て、このフリップフロップＦＦ２は、水平同期信号ＨＳ
の立ち上りでリセットされ、信号Ｓ１２の最初の立ち下
がりでセットされて制御信号Ｃ３を出力する。これによ
り第２スイッチ１０５が接地側端子Ｈに切り換えられ、
これ以降の信号Ｓ１１のパルスは出力されなくなる。
力される水平同期信号ＨＳに応じて制御されるフリップ
フロップＦＦ２を備えている。このフリップフロップＦ
Ｆ２の出力信号Ｃ３により、第２スイッチ１０５が制御
される。このタイミング例を図４に示す。図４におい
て、このフリップフロップＦＦ２は、水平同期信号ＨＳ
の立ち上りでリセットされ、信号Ｓ１２の最初の立ち下
がりでセットされて制御信号Ｃ３を出力する。これによ
り第２スイッチ１０５が接地側端子Ｈに切り換えられ、
これ以降の信号Ｓ１１のパルスは出力されなくなる。
【００１７】更に、パルス発生回路１０６の分周器１０
６−２，１０６−３，１０６−４は発振器１０６−１に
より出力されたパルスを分周しており、これら分周器
は、シャッタ速度を制御するパルスを発生するパルス発
生回路１０６の発振器１０６−１の出力側に接続されて
いる。これら発振器１０６−１と各分周器１０６−２〜
１０６−４の出力側には、使用者によりパルスを選択で
きるスイッチＳＷ３が連結されている。結合回路１０７
のＡＮＤゲートＡＤ１は、２つの入力信号がハイレベル
の信号の場合にハイレベルの信号を出力しており、この
ＡＮＤゲートＡＤ１の入力は、第２スイッチ１０５の出
力側とパルス発生回路１０６のスイッチＳＷ３の出力側
に接続されている。このＡＮＤゲートＡＤ１の出力側に
は、入力されたパルス中９番目以降のパルスを除去する
ための、信号処理回路２０１のフリップフロップＦＦ
３，ＦＦ４，ＦＦ５が連結されている。これらフリップ
フロップＦＦ３，ＦＦ４，ＦＦ５は、３ビットのカウン
タを構成している（図５及び図７参照）。
６−２，１０６−３，１０６−４は発振器１０６−１に
より出力されたパルスを分周しており、これら分周器
は、シャッタ速度を制御するパルスを発生するパルス発
生回路１０６の発振器１０６−１の出力側に接続されて
いる。これら発振器１０６−１と各分周器１０６−２〜
１０６−４の出力側には、使用者によりパルスを選択で
きるスイッチＳＷ３が連結されている。結合回路１０７
のＡＮＤゲートＡＤ１は、２つの入力信号がハイレベル
の信号の場合にハイレベルの信号を出力しており、この
ＡＮＤゲートＡＤ１の入力は、第２スイッチ１０５の出
力側とパルス発生回路１０６のスイッチＳＷ３の出力側
に接続されている。このＡＮＤゲートＡＤ１の出力側に
は、入力されたパルス中９番目以降のパルスを除去する
ための、信号処理回路２０１のフリップフロップＦＦ
３，ＦＦ４，ＦＦ５が連結されている。これらフリップ
フロップＦＦ３，ＦＦ４，ＦＦ５は、３ビットのカウン
タを構成している（図５及び図７参照）。
【００１８】そして、これらフリップフロップＦＦ３，
ＦＦ４，ＦＦ５の各出力側には、入力信号が全てハイレ
ベルの時にハイレベルの信号を出力する他のＡＮＤゲー
トＡＤ２が連結されている。信号処理回路２０２のスイ
ッチＳＷ４は、このＡＮＤゲートＡＤ２の出力側に接続
され、このスイッチＳＷ４は、このＡＮＤゲートＡＤ２
の出力信号によりコントロールされ、結合回路１０７の
出力側と接地側のどちらか一方を選択するようにしてい
る。
ＦＦ４，ＦＦ５の各出力側には、入力信号が全てハイレ
ベルの時にハイレベルの信号を出力する他のＡＮＤゲー
トＡＤ２が連結されている。信号処理回路２０２のスイ
ッチＳＷ４は、このＡＮＤゲートＡＤ２の出力側に接続
され、このスイッチＳＷ４は、このＡＮＤゲートＡＤ２
の出力信号によりコントロールされ、結合回路１０７の
出力側と接地側のどちらか一方を選択するようにしてい
る。
【００１９】図５及び図６は、ＡＮＤゲートＡＤ１の入
力信号Ｓ１２とＳ１４とにより出力される出力信号Ｓ１
３、及びスイッチＳＷ４より出力される信号Ｓ１３’の
タイミング例を示している。これらの図において、信号
Ｓ１２は図４の信号幅を拡大して示しており、図５はス
イッチＳＷ３により高い周波数のパルスが選択された場
合を示し、図６はスイッチＳＷ３により低い周波数のパ
ルスが選択された場合を示している。
力信号Ｓ１２とＳ１４とにより出力される出力信号Ｓ１
３、及びスイッチＳＷ４より出力される信号Ｓ１３’の
タイミング例を示している。これらの図において、信号
Ｓ１２は図４の信号幅を拡大して示しており、図５はス
イッチＳＷ３により高い周波数のパルスが選択された場
合を示し、図６はスイッチＳＷ３により低い周波数のパ
ルスが選択された場合を示している。
【００２０】スイッチＳＷ４の出力側には、スイッチＳ
Ｗ４よりの信号を１Ｖ遅延させる誤差補正回路２０２の
遅延器２０２−１が連結されている。この遅延器２０２
−１の出力側には、スイッチＳＷ４を通過した信号と遅
延された信号とを加算する加算器２０２−２が連結され
ている。そして、この加算器２０２−２の出力側には、
この加算器２０２−２の出力信号を整形させる誤差補正
回路２０２の整形器２０２−３が連結され、この整形器
２０２−３は２個のトランジスタＴＲ３，ＴＲ４を有し
ている。この誤差補正回路２０２の整形器２０２−３の
トランジスタＴＲ４の出力側には、トランジスタＴＲ４
の出力信号と垂直同期信号ＶＳが全てロウレベルの信号
の場合にロウレベルの信号を出力するＯＲゲートＯＲ１
が連結され、このＯＲゲート１の出力側にはＯＲゲート
ＯＲ１の出力信号に応じて信号を遅延させるフリップフ
ロップＦＦ６が接続されている。そして、このフリップ
フロップＦＦ６の出力側には、このフリップフロップＦ
Ｆ６の出力信号に応じてスイッチＳＷ４を通過した信号
を選択するように制御される第３スイッチ２０３が連結
されている。
Ｗ４よりの信号を１Ｖ遅延させる誤差補正回路２０２の
遅延器２０２−１が連結されている。この遅延器２０２
−１の出力側には、スイッチＳＷ４を通過した信号と遅
延された信号とを加算する加算器２０２−２が連結され
ている。そして、この加算器２０２−２の出力側には、
この加算器２０２−２の出力信号を整形させる誤差補正
回路２０２の整形器２０２−３が連結され、この整形器
２０２−３は２個のトランジスタＴＲ３，ＴＲ４を有し
ている。この誤差補正回路２０２の整形器２０２−３の
トランジスタＴＲ４の出力側には、トランジスタＴＲ４
の出力信号と垂直同期信号ＶＳが全てロウレベルの信号
の場合にロウレベルの信号を出力するＯＲゲートＯＲ１
が連結され、このＯＲゲート１の出力側にはＯＲゲート
ＯＲ１の出力信号に応じて信号を遅延させるフリップフ
ロップＦＦ６が接続されている。そして、このフリップ
フロップＦＦ６の出力側には、このフリップフロップＦ
Ｆ６の出力信号に応じてスイッチＳＷ４を通過した信号
を選択するように制御される第３スイッチ２０３が連結
されている。
【００２１】一方、入力される垂直同期信号ＶＳを遅延
させる制御信号発生回路３０２のフリップフロップＦＦ
７の出力側には、フリップフロップＦＦ７の出力信号に
より第３スイッチ２０３を通過した信号を制御する第４
スイッチ３０１が連結されている。この第４スイッチ３
０１の出力側には、第４スイッチ３０１の出力信号に応
じてシャッタ速度を制御する制御信号を発生させる、制
御信号発生回路３０２のフリップフロップＦＦ８〜ＦＦ
１３が連結されている。この第４スイッチ３０１によ
り、各３個のフリップフロップＦＦ８〜ＦＦ１０，ＦＦ
１１〜ＦＦ１３が選択され、これら選択されたフリップ
フロップＦＦ８〜ＦＦ１１の信号に応じてそれぞれ異な
る制御信号が出力される。この時、制御信号発生回路３
０２の選択スイッチＳＷ５，ＳＷ６，ＳＷ７は、フリッ
プフロップＦＦ８〜ＦＦ１１より出力する信号を通過さ
せるように制御しており、これらスイッチのそれぞれは
各フリップフロップＦＦ８〜ＦＦ１１の出力側に接続さ
れている。更に、制御信号発生回路３０２のインバータ
ゲートＩＮＶは、選択スイッチＳＷ５，ＳＷ６，ＳＷ７
を制御するための制御信号を出力しており、このインバ
ータＩＮＶはフリップフロップＦＦ７の出力側に連結さ
れている。
させる制御信号発生回路３０２のフリップフロップＦＦ
７の出力側には、フリップフロップＦＦ７の出力信号に
より第３スイッチ２０３を通過した信号を制御する第４
スイッチ３０１が連結されている。この第４スイッチ３
０１の出力側には、第４スイッチ３０１の出力信号に応
じてシャッタ速度を制御する制御信号を発生させる、制
御信号発生回路３０２のフリップフロップＦＦ８〜ＦＦ
１３が連結されている。この第４スイッチ３０１によ
り、各３個のフリップフロップＦＦ８〜ＦＦ１０，ＦＦ
１１〜ＦＦ１３が選択され、これら選択されたフリップ
フロップＦＦ８〜ＦＦ１１の信号に応じてそれぞれ異な
る制御信号が出力される。この時、制御信号発生回路３
０２の選択スイッチＳＷ５，ＳＷ６，ＳＷ７は、フリッ
プフロップＦＦ８〜ＦＦ１１より出力する信号を通過さ
せるように制御しており、これらスイッチのそれぞれは
各フリップフロップＦＦ８〜ＦＦ１１の出力側に接続さ
れている。更に、制御信号発生回路３０２のインバータ
ゲートＩＮＶは、選択スイッチＳＷ５，ＳＷ６，ＳＷ７
を制御するための制御信号を出力しており、このインバ
ータＩＮＶはフリップフロップＦＦ７の出力側に連結さ
れている。
【００２２】上述のように構成された本実施例の回路の
動作を以下に説明する。
動作を以下に説明する。
【００２３】垂直同期信号ＶＳが信号検出回路１０１の
フリップフロップＦＦ１に印加されると、このフリップ
フロップＦＦ１により遅延された信号Ｑが第１スイッチ
１０２と、信号検出回路１０１のスイッチング部１０１
−１のスイッチＳＷ１，ＳＷ２とに印加されて、これら
スイッチを切換えている。もし、このフリップフロップ
ＦＦ１のＱ出力信号がハイレベルであれば、入力された
輝度信号Ｙは信号検出回路１０１のＡ／Ｄ変換器１０１
−２に入力されてディジタル信号に変換され、このディ
ジタル変換された輝度信号Ｙは信号検出回路１０１の遅
延器１０１−４，１０１−５に印加されて１Ｖ（１フィ
ールド）分遅延される。この時、遅延された輝度信号は
信号検出回路１０１のＤ／Ａ変換器１０１−６，１０１
−７によりアナログ信号に変換される。このアナログ信
号に変換された輝度信号は、信号検出回路１０１の加算
器１０１−８，１０１−９に入力され、入力された本来
の輝度信号と１フィールド遅延された輝度信号との差分
信号が出力される。
フリップフロップＦＦ１に印加されると、このフリップ
フロップＦＦ１により遅延された信号Ｑが第１スイッチ
１０２と、信号検出回路１０１のスイッチング部１０１
−１のスイッチＳＷ１，ＳＷ２とに印加されて、これら
スイッチを切換えている。もし、このフリップフロップ
ＦＦ１のＱ出力信号がハイレベルであれば、入力された
輝度信号Ｙは信号検出回路１０１のＡ／Ｄ変換器１０１
−２に入力されてディジタル信号に変換され、このディ
ジタル変換された輝度信号Ｙは信号検出回路１０１の遅
延器１０１−４，１０１−５に印加されて１Ｖ（１フィ
ールド）分遅延される。この時、遅延された輝度信号は
信号検出回路１０１のＤ／Ａ変換器１０１−６，１０１
−７によりアナログ信号に変換される。このアナログ信
号に変換された輝度信号は、信号検出回路１０１の加算
器１０１−８，１０１−９に入力され、入力された本来
の輝度信号と１フィールド遅延された輝度信号との差分
信号が出力される。
【００２４】ここで、信号検出回路１０１のスイッチＳ
Ｗ１は端子Ｈに接続されると、これにより入力された本
来の輝度信号Ｙが信号検出回路１０１の加算器１０１−
８から出力される。
Ｗ１は端子Ｈに接続されると、これにより入力された本
来の輝度信号Ｙが信号検出回路１０１の加算器１０１−
８から出力される。
【００２５】信号検出回路１０１の加算器１０１−８，
１０１−９より出力される信号Ｓ７，Ｓ８は第１スイッ
チ１０２に入力される。この時、第１スイッチ１０２は
端子Ｈに接続されると、出力信号Ｓ７が加算器１０１−
８から出力される。ここで、垂直同期信号ＶＳが通過す
ると、スイッチＳＷ１，ＳＷ２と第１スイッチ１０２
は、各々端子Ｌに接続される。これにより、加算器１０
１−９より出力される信号Ｓ８は、第１スイッチ１０２
により選択される。
１０１−９より出力される信号Ｓ７，Ｓ８は第１スイッ
チ１０２に入力される。この時、第１スイッチ１０２は
端子Ｈに接続されると、出力信号Ｓ７が加算器１０１−
８から出力される。ここで、垂直同期信号ＶＳが通過す
ると、スイッチＳＷ１，ＳＷ２と第１スイッチ１０２
は、各々端子Ｌに接続される。これにより、加算器１０
１−９より出力される信号Ｓ８は、第１スイッチ１０２
により選択される。
【００２６】この第１スイッチ１０２を通過した信号Ｓ
９は、信号整形回路１０３の増幅器ＡＭＰ１により増幅
され、この増幅された信号Ｓ１０は整形部１０３−１に
入力される。この増幅された信号Ｓ１０が負の信号の場
合、整形部１０３−１のトランジスタＴＲ１がターンオ
ンされて信号Ｓ１１が出力される。一方、この増幅され
た信号Ｓ１０が正の信号の場合、整形部１０３−１のト
ランジスタＴＲ２がターンオンされて信号Ｓ１１が出力
される。このようにして出力された信号は、第２スイッ
チ１０５を通って、結合回路１０７のＡＮＤゲートＡＤ
１の１つの入力端子に入力される（図３参照）。
９は、信号整形回路１０３の増幅器ＡＭＰ１により増幅
され、この増幅された信号Ｓ１０は整形部１０３−１に
入力される。この増幅された信号Ｓ１０が負の信号の場
合、整形部１０３−１のトランジスタＴＲ１がターンオ
ンされて信号Ｓ１１が出力される。一方、この増幅され
た信号Ｓ１０が正の信号の場合、整形部１０３−１のト
ランジスタＴＲ２がターンオンされて信号Ｓ１１が出力
される。このようにして出力された信号は、第２スイッ
チ１０５を通って、結合回路１０７のＡＮＤゲートＡＤ
１の１つの入力端子に入力される（図３参照）。
【００２７】この時、被写体の数が複数であるとき、複
数の信号Ｓ１２が通過するのを防止するために、スイッ
チング制御回路１０４のフリップフロップＦＦ２に水平
同期信号ＨＳが入力される。この結果、このフリップフ
ロップＦＦ２より出力される信号により、整形回路１０
３から出力される１番目の信号のみが通過することにな
る。
数の信号Ｓ１２が通過するのを防止するために、スイッ
チング制御回路１０４のフリップフロップＦＦ２に水平
同期信号ＨＳが入力される。この結果、このフリップフ
ロップＦＦ２より出力される信号により、整形回路１０
３から出力される１番目の信号のみが通過することにな
る。
【００２８】一方、パルス発生回路１０６の発振器１０
６−１から出力される周波数は、パルス発生回路１０６
の分周器１０６−２，１０６−３，１０６−４により分
周され、これら分周された信号はスイッチＳＷ３により
選択される。この時、このスイッチＳＷ３により、被写
体の速い動きに対してシャッタ速度を速くすることがで
き、一方、被写体の動きが遅い場合には、シャッタ速度
が遅くなるように調整できる。
６−１から出力される周波数は、パルス発生回路１０６
の分周器１０６−２，１０６−３，１０６−４により分
周され、これら分周された信号はスイッチＳＷ３により
選択される。この時、このスイッチＳＷ３により、被写
体の速い動きに対してシャッタ速度を速くすることがで
き、一方、被写体の動きが遅い場合には、シャッタ速度
が遅くなるように調整できる。
【００２９】結合回路１０７のＡＮＤゲートＡＤ１から
出力される出力信号Ｓ１３の内最大８パルスが後段の誤
差補正回路２０２に入力される。しかし、パルス発生回
路１０６より出力される周波数が非常に低くて、被写体
の動きが非常に速い場合（例えば図６の場合）は、ＡＮ
ＤゲートＡＤ１より出力されるパルス数は８個未満にな
る。このような場合は、使用者がパルス発生回路１０６
のスイッチＳＷ３を切り換えることにより、信号Ｓ１４
の周波数が高くなるように制御される。
出力される出力信号Ｓ１３の内最大８パルスが後段の誤
差補正回路２０２に入力される。しかし、パルス発生回
路１０６より出力される周波数が非常に低くて、被写体
の動きが非常に速い場合（例えば図６の場合）は、ＡＮ
ＤゲートＡＤ１より出力されるパルス数は８個未満にな
る。このような場合は、使用者がパルス発生回路１０６
のスイッチＳＷ３を切り換えることにより、信号Ｓ１４
の周波数が高くなるように制御される。
【００３０】一方、その周波数が被写体の動きに比して
相対的に高く設定されている場合（例えば図５）、信号
Ｓ１２より被写体動きに関する情報がなくなってしまう
ので、信号Ｓ１４の周波数を低くするようにスイッチＳ
Ｗ３を制御しなければならない。即ち、スイッチＳＷ３
により、信号Ｓ１２と信号Ｓ１４が同一になるように調
整され、シャッタ速度の範囲が被写体の動きに関連して
変更される。
相対的に高く設定されている場合（例えば図５）、信号
Ｓ１２より被写体動きに関する情報がなくなってしまう
ので、信号Ｓ１４の周波数を低くするようにスイッチＳ
Ｗ３を制御しなければならない。即ち、スイッチＳＷ３
により、信号Ｓ１２と信号Ｓ１４が同一になるように調
整され、シャッタ速度の範囲が被写体の動きに関連して
変更される。
【００３１】パルス発生手段１００から出力される信号
Ｓ１３は、被写体の動く速度に応じて変更される３ビッ
トの制御信号Ｃ４〜Ｃ６の形式で出力され、それらは８
個のトリガパルスとなっている。よって、９番目以降に
入力されるパルスを除去するために、結合回路１０７の
出力信号Ｓ１３が信号処理回路２０１のフリップフロッ
プＦＦ３〜ＦＦ５により遅延され、この時、フリップフ
ロップＦＦ３〜ＦＦ５から出力される信号が全部ハイレ
ベルの場合、信号処理回路２０１のＡＮＤゲートＡＤ２
よりハイレベルの信号Ｃ７が出力される。即ち、ＡＮＤ
ゲートＡＤ２よりハイレベルの信号Ｃ７が出力される
と、８個のトリガパルスが信号Ｓ１３によって検出され
たことになる。この８個のトリガパルスを検出する間、
信号処理回路２０１のスイッチＳＷ４が端子Ｈに接続さ
れる。これにより、信号Ｓ１３が誤差補正回路２０２に
入力される。そして、信号Ｓ１３によって検知される８
個のトリガパルスの出力の後、スイッチＳＷ４は端子Ｌ
に接続されて、９番目以後で入力するトリガパルスを全
て除去する。このようにして、図７に示すような信号Ｓ
１３′が出力される。
Ｓ１３は、被写体の動く速度に応じて変更される３ビッ
トの制御信号Ｃ４〜Ｃ６の形式で出力され、それらは８
個のトリガパルスとなっている。よって、９番目以降に
入力されるパルスを除去するために、結合回路１０７の
出力信号Ｓ１３が信号処理回路２０１のフリップフロッ
プＦＦ３〜ＦＦ５により遅延され、この時、フリップフ
ロップＦＦ３〜ＦＦ５から出力される信号が全部ハイレ
ベルの場合、信号処理回路２０１のＡＮＤゲートＡＤ２
よりハイレベルの信号Ｃ７が出力される。即ち、ＡＮＤ
ゲートＡＤ２よりハイレベルの信号Ｃ７が出力される
と、８個のトリガパルスが信号Ｓ１３によって検出され
たことになる。この８個のトリガパルスを検出する間、
信号処理回路２０１のスイッチＳＷ４が端子Ｈに接続さ
れる。これにより、信号Ｓ１３が誤差補正回路２０２に
入力される。そして、信号Ｓ１３によって検知される８
個のトリガパルスの出力の後、スイッチＳＷ４は端子Ｌ
に接続されて、９番目以後で入力するトリガパルスを全
て除去する。このようにして、図７に示すような信号Ｓ
１３′が出力される。
【００３２】信号処理回路２０１のスイッチＳＷ４を通
った出力信号Ｓ１３′は、誤差補正回路２０２の遅延器
２０２−１に入力され、これらの信号は、遅延器２０２
−１により１フィールド遅延される。即ち、現在のフィ
ールドと１フィールド遅延された信号が誤差補正回路２
０２の加算器２０２−２に入力されて、そこからその差
分信号Ｓ１６が出力される。この出力される差分信号Ｓ
１６は、整形器２０２−３に入力される。
った出力信号Ｓ１３′は、誤差補正回路２０２の遅延器
２０２−１に入力され、これらの信号は、遅延器２０２
−１により１フィールド遅延される。即ち、現在のフィ
ールドと１フィールド遅延された信号が誤差補正回路２
０２の加算器２０２−２に入力されて、そこからその差
分信号Ｓ１６が出力される。この出力される差分信号Ｓ
１６は、整形器２０２−３に入力される。
【００３３】この時、遅延器２０２−１により出力され
る信号Ｓ１５のトリガパルス数が、信号処理回路２０１
より出力される信号Ｓ１３′のトリガパルス数より多い
場合には、加算器２０２−２より負の信号が出力され
て、整形器２０２−３のトランジスタＴＲ３がターンオ
ンされる。その結果、図８に示す信号Ｓ１７が整形器２
０３より出力される。この信号Ｓ１７はフリップフロッ
プＦＦ６により遅延された後、信号Ｃ８として第３スイ
ッチ２０３に入力される。これにより、第３スイッチ２
０３では端子Ｈに接続される。
る信号Ｓ１５のトリガパルス数が、信号処理回路２０１
より出力される信号Ｓ１３′のトリガパルス数より多い
場合には、加算器２０２−２より負の信号が出力され
て、整形器２０２−３のトランジスタＴＲ３がターンオ
ンされる。その結果、図８に示す信号Ｓ１７が整形器２
０３より出力される。この信号Ｓ１７はフリップフロッ
プＦＦ６により遅延された後、信号Ｃ８として第３スイ
ッチ２０３に入力される。これにより、第３スイッチ２
０３では端子Ｈに接続される。
【００３４】図８は差分信号Ｓ１６が負の信号の場合を
示し、この場合はトランジスタＴＲ３がオンとなって信
号Ｓ１７が出力され、この信号Ｓ１７の立ち下がりでフ
リップフロップＦＦ６がセットされる（Ｃ８がハイレベ
ルになる）。この時、スイッチ２０３は端子Ｈ側に接続
される。
示し、この場合はトランジスタＴＲ３がオンとなって信
号Ｓ１７が出力され、この信号Ｓ１７の立ち下がりでフ
リップフロップＦＦ６がセットされる（Ｃ８がハイレベ
ルになる）。この時、スイッチ２０３は端子Ｈ側に接続
される。
【００３５】一方、遅延器２０２−１より出力される信
号Ｓ１５のトリガパルス数が、信号処理回路２０１のス
イッチＳＷ４を通過した出力信号Ｓ１３′のトリガパル
ス数より少ない場合、加算器２０２−２より出力される
信号Ｓ１６は正の信号となる。この正の信号は整形器２
０２−３のトランジスタＴＲ４に入力され、トランジス
タＴＲ４がターンオンする。このトランジスタＴＲ４の
ターンオンにより第３スイッチ２０３は端子Ｌに切換え
られる（図９参照）。
号Ｓ１５のトリガパルス数が、信号処理回路２０１のス
イッチＳＷ４を通過した出力信号Ｓ１３′のトリガパル
ス数より少ない場合、加算器２０２−２より出力される
信号Ｓ１６は正の信号となる。この正の信号は整形器２
０２−３のトランジスタＴＲ４に入力され、トランジス
タＴＲ４がターンオンする。このトランジスタＴＲ４の
ターンオンにより第３スイッチ２０３は端子Ｌに切換え
られる（図９参照）。
【００３６】そして、入力される垂直同期信号ＶＳ期
間、各水平同期信号に同期して連続して比較された後、
被写体の動きを示す信号Ｓ１３′が出力される。この出
力信号Ｓ１３′は、動いている被写体の下部へ降りるほ
どトリガパルスの数が減少され、このようなトリガパル
ス数の減少は、被写体の動きを示す信号Ｓ１３′を歪曲
する。そこで、１フィールドの垂直同期信号を入力する
間、動いている被写体の最大値が選択され、シャッタ速
度を制御する信号Ｃ０〜Ｃ２が出力される。
間、各水平同期信号に同期して連続して比較された後、
被写体の動きを示す信号Ｓ１３′が出力される。この出
力信号Ｓ１３′は、動いている被写体の下部へ降りるほ
どトリガパルスの数が減少され、このようなトリガパル
ス数の減少は、被写体の動きを示す信号Ｓ１３′を歪曲
する。そこで、１フィールドの垂直同期信号を入力する
間、動いている被写体の最大値が選択され、シャッタ速
度を制御する信号Ｃ０〜Ｃ２が出力される。
【００３７】この時、遅延器２０２−１より出力される
信号Ｓ１５と信号処理回路２０１のスイッチＳＷ４を通
って出力される信号Ｓ１３′との差は、誤差補正回路２
０２のＯＲゲートＯＲ１により補正される。
信号Ｓ１５と信号処理回路２０１のスイッチＳＷ４を通
って出力される信号Ｓ１３′との差は、誤差補正回路２
０２のＯＲゲートＯＲ１により補正される。
【００３８】図９は、差分信号Ｓ１６が正の信号の場合
を示し、この場合はトランジスタＴＲ４がオンとなって
信号Ｓ１８が出力され、この信号Ｓ１９の立ち上りでフ
リップフロップＦＦ６がリセットされる（Ｃ８がロウレ
ベルになる）。この時、スイッチ２０３は端子Ｌ側に接
続される。
を示し、この場合はトランジスタＴＲ４がオンとなって
信号Ｓ１８が出力され、この信号Ｓ１９の立ち上りでフ
リップフロップＦＦ６がリセットされる（Ｃ８がロウレ
ベルになる）。この時、スイッチ２０３は端子Ｌ側に接
続される。
【００３９】一方、入力される垂直同期信号ＶＳはフリ
ップフロップＦＦ７により遅延され、この遅延された信
号Ｃ１０により第４スイッチ３０１が切換えられる。即
ち、フリップフロップＦＦ７がハイレベルの信号を出力
する場合、信号Ｃ１０により第４スイッチ３０１は端子
Ｈに接続される。この時、第４スイッチ３０１を通って
出力される信号により、制御信号発生回路３０２のフリ
ップフロップＦＦ８〜ＦＦ１０が駆動される。そして、
これらフリップフロップＦＦ８〜ＦＦ１０の駆動により
制御信号Ｃ０〜Ｃ２が切り換えられる。例えば、信号１
３’が３つのパルスからなっている時、出力信号Ｑ８／
（／は補数を示す），Ｑ９／，Ｑ１０／は“１００（２
進数）”となる。また、信号Ｓ１３′が８個のパルスの
場合、出力信号Ｑ８／，Ｑ９／，Ｑ１０／は“１１１”
に変化する。即ち、シャッタ制御スピードは低速に変更
される。一方、フリップフロップＦＦ８〜ＦＦ１０より
の出力信号はスイッチＳＷ５〜ＳＷ７を通過する。そし
てこの時、インバータゲートＩＮＶから出力される信号
Ｃ１１により、スイッチＳＷ５〜ＳＷ７は端子Ｈに接続
される。
ップフロップＦＦ７により遅延され、この遅延された信
号Ｃ１０により第４スイッチ３０１が切換えられる。即
ち、フリップフロップＦＦ７がハイレベルの信号を出力
する場合、信号Ｃ１０により第４スイッチ３０１は端子
Ｈに接続される。この時、第４スイッチ３０１を通って
出力される信号により、制御信号発生回路３０２のフリ
ップフロップＦＦ８〜ＦＦ１０が駆動される。そして、
これらフリップフロップＦＦ８〜ＦＦ１０の駆動により
制御信号Ｃ０〜Ｃ２が切り換えられる。例えば、信号１
３’が３つのパルスからなっている時、出力信号Ｑ８／
（／は補数を示す），Ｑ９／，Ｑ１０／は“１００（２
進数）”となる。また、信号Ｓ１３′が８個のパルスの
場合、出力信号Ｑ８／，Ｑ９／，Ｑ１０／は“１１１”
に変化する。即ち、シャッタ制御スピードは低速に変更
される。一方、フリップフロップＦＦ８〜ＦＦ１０より
の出力信号はスイッチＳＷ５〜ＳＷ７を通過する。そし
てこの時、インバータゲートＩＮＶから出力される信号
Ｃ１１により、スイッチＳＷ５〜ＳＷ７は端子Ｈに接続
される。
【００４０】もし、フリップフロップＦＦ７から出力さ
れる信号Ｃ１０によって、第４スイッチ３０１が端子Ｌ
に切換えられると、制御信号発生回路３０２のフリップ
フロップＦＦ１１〜ＦＦ１３が駆動され、これらフリッ
プフロップＦＦ１１〜ＦＦ１３の出力信号Ｑ１１／〜Ｑ
１２／により、制御信号Ｃ０〜Ｃ２が出力される。この
時、これらフリップフロップＦＦ１〜ＦＦ１３の出力信
号は、スイッチＳＷ５〜ＳＷ７の端子Ｌを通って出力さ
れる。こうしてシャッタ速度制御は制御信号Ｃ０〜Ｃ２
により高速に変更される。
れる信号Ｃ１０によって、第４スイッチ３０１が端子Ｌ
に切換えられると、制御信号発生回路３０２のフリップ
フロップＦＦ１１〜ＦＦ１３が駆動され、これらフリッ
プフロップＦＦ１１〜ＦＦ１３の出力信号Ｑ１１／〜Ｑ
１２／により、制御信号Ｃ０〜Ｃ２が出力される。この
時、これらフリップフロップＦＦ１〜ＦＦ１３の出力信
号は、スイッチＳＷ５〜ＳＷ７の端子Ｌを通って出力さ
れる。こうしてシャッタ速度制御は制御信号Ｃ０〜Ｃ２
により高速に変更される。
【００４１】以上説明したように本実施例によれば、入
力されるビデオ信号の輝度成分を検出して、被写体の動
きに応じて信号を発生し、この時発生する信号の形状に
より信号の幅が変換される。その信号幅の変換によりシ
ャッタ速度を制御する制御信号を発生することにより、
撮像する被写体の動きに応じて自動的にシャッタ速度を
制御することができる。
力されるビデオ信号の輝度成分を検出して、被写体の動
きに応じて信号を発生し、この時発生する信号の形状に
より信号の幅が変換される。その信号幅の変換によりシ
ャッタ速度を制御する制御信号を発生することにより、
撮像する被写体の動きに応じて自動的にシャッタ速度を
制御することができる。
【００４２】即ち、被写体の動きに応じてシャッタ速度
が自動に調節され、被写体が速く移動するとシャッタ速
度が速く調節され、かつ、被写体の移動速度が遅い場合
は、シャッタ速度を遅く調節する。これにより、被写体
の動きが一定であるように撮影されるため、撮影の能力
を最大限に発揮できる。
が自動に調節され、被写体が速く移動するとシャッタ速
度が速く調節され、かつ、被写体の移動速度が遅い場合
は、シャッタ速度を遅く調節する。これにより、被写体
の動きが一定であるように撮影されるため、撮影の能力
を最大限に発揮できる。
【００４３】
【発明の効果】以上説明したように本発明によれば、入
力される輝度信号から被写体の動く速度を検出し、この
検出された信号に応じて発生されるパルス信号によりシ
ャッタ速度が自動的に調節される。
力される輝度信号から被写体の動く速度を検出し、この
検出された信号に応じて発生されるパルス信号によりシ
ャッタ速度が自動的に調節される。
【図１】従来のビデオカメラのシャッタ速度制御回路を
示す詳細回路図である。
示す詳細回路図である。
【図２】この発明によるビデオカメラの自動シャッタ速
度制御回路を示す詳細回路図である。
度制御回路を示す詳細回路図である。
【図３】入力された輝度信号Ｙより信号整形回路の出力
信号が出力されるまでのタイミング例を示すタイミング
図である。
信号が出力されるまでのタイミング例を示すタイミング
図である。
【図４】リセットフリップフロップＦＦ２の動作を示す
タイミング図である。
タイミング図である。
【図５】
【図６】
【図７】信号処理回路２０１の動作を示すタイミング図
である。
である。
【図８】
【図９】誤差補正回路の動作例を示すタイミング図であ
る。
る。
【符号の説明】 １００ パルス発生手段 １０１ 信号検出回路 １０１−２，１０１−３ Ａ／Ｄ変換器 １０１−４，１０１−５ 遅延器 １０１−６，１０１−７ Ｄ／Ａ変換器 １０１−８，１０１−９ 加算器 １０２ 第１スイッチ １０３ 整形回路 １０４ スイッチング制御回路 １０５ 第２スイッチ １０６ パルス発生回路 １０６−１ 発振器 １０６−２〜１０６−４ 分周器 １０７ 結合回路 ２００ パルス処理手段 ２０１ 信号処理回路 ２０２ 誤差補正回路 ２０３ 第３スイッチ ３００ 信号出力手段 ３０１ 第４スイッチ ３０２ 制御信号発生回路
Claims (5)
- 【請求項１】 シャッタ速度を制御するマイクロプロセ
ッサを含むビデオカメラのシャッタ速度制御回路であっ
て、 入力される輝度信号を用いて被写体の移動速度を検知し
てシャッタ速度を制御する制御パルスを発生するパルス
発生手段と、 前記パルス発生手段の出力に接続され、垂直同期信号の
周期内に制御信号を発生して、入力される制御パルスの
誤差を補正するパルス処理手段と、 前記パルス処理手段の出力に接続され、補正された制御
パルスよりシャッタ速度を制御する信号を発生する信号
出力手段と、 を有することを特徴とするシャッタ速度制御回路。 - 【請求項２】 前記パルス発生手段は、 入力された輝度信号から被写体の移動速度を検出する信
号検出回路と、 前記信号検出回路よりの信号を選択する第１スイッチ
と、 前記第１スイッチから出力される信号を増幅した後、整
形する整形回路と、 水平同期信号期間に前記整形回路から出力される信号の
中から一番目の入力信号を出力するように制御されるス
イッチング制御回路及び第２スイッチと、 シャッタ速度を制御すためのるパルスを発生するパルス
発生回路と、 前記パルス発生回路及び前記第２スイッチから出力され
る信号とを組合わしてシャッタ速度を制御するためのパ
ルスを出力する結合回路と、 を有することを特徴とする請求項１に記載のシャッタ速
度制御回路。 - 【請求項３】 前記パルス処理手段は、 前記パルス発生手段の結合回路から出力されるパルス
中、シャッタ速度を制御するパルスを除外した残りのパ
ルスの入力を除去する信号処理回路と、 前記信号処理回路の出力パルスと前記信号処理回路より
の遅延された出力パルスとが一致しない場合、垂直同期
信号期間に入力されるパルスの最大値を選択して出力す
る誤差補正回路と、 前記パルス発生手段の結合回路から出力された信号を受
け取った後、信号を出力する第３スイッチと、 を有することを特徴とする請求項１に記載のシャッタ速
度制御回路。 - 【請求項４】 前記信号出力手段は、 前記第３スイッチの制御により被写体の動きを示す信号
を出力する第４スイッチと、 前記入力される垂直同期信号期間、前記第４スイッチよ
りの信号に応じてシャッタ速度を制御する制御信号を発
生する制御信号発生回路と、 を有することを特徴とする請求項１に記載のシャッタ速
度制御回路。 - 【請求項５】 撮像装置のシャッタ速度を制御するシャ
ッタ速度制御回路であって、 被写体の移動速度に対応したパルス幅を有するパルス信
号を発生するパルス発生手段と、 前記パルス信号のパルス幅に応じた数のパルス信号を出
力する信号出力手段と、 前記信号出力手段より出力されるパルス信号の数を直前
の画像に対するパルス信号と比較してシャッタ速度を制
御するための制御信号を出力する制御信号出力手段と、 を有することを特徴とするシャッタ速度制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910001917A KR940003934B1 (ko) | 1991-02-01 | 1991-02-01 | 비데오 카메라의 자동셔터스피드 제어회로 |
| KR91-1917 | 1991-02-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0614255A true JPH0614255A (ja) | 1994-01-21 |
| JP2889037B2 JP2889037B2 (ja) | 1999-05-10 |
Family
ID=19310755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4016815A Expired - Fee Related JP2889037B2 (ja) | 1991-02-01 | 1992-01-31 | シャッタ速度制御回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5243432A (ja) |
| JP (1) | JP2889037B2 (ja) |
| KR (1) | KR940003934B1 (ja) |
| GB (1) | GB2253761B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4006763B2 (ja) * | 1996-06-11 | 2007-11-14 | ソニー株式会社 | 撮像装置及びその制御装置 |
| US6028630A (en) * | 1996-11-05 | 2000-02-22 | Sony Corporation | Driving control method for imaging element, imaging control method, imaging control device, imaging system and imaging device |
| JP3681152B2 (ja) * | 1999-02-25 | 2005-08-10 | 株式会社日立国際電気 | テレビカメラの制御方法及びテレビカメラ |
| JP2006245815A (ja) * | 2005-03-01 | 2006-09-14 | Fuji Photo Film Co Ltd | 撮像装置 |
| GB2562722B (en) * | 2017-05-18 | 2019-07-31 | George Gould Daniel | Vehicle imaging apparatus |
| CN108810413B (zh) * | 2018-06-15 | 2020-12-01 | Oppo广东移动通信有限公司 | 图像处理方法和装置、电子设备、计算机可读存储介质 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214830A (ja) * | 1989-02-16 | 1990-08-27 | Suminosuke Kawase | ブレ撮影を防止するカメラおよびブレ撮影にならないシャッタースピードを測定する装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2738804C2 (de) * | 1977-08-29 | 1983-10-20 | Canon Inc., Tokyo | Einrichtung zum Erkennen der Relativbewegung zwischen einem Objekt und dieser Vorrichtung |
| US4264161A (en) * | 1977-10-12 | 1981-04-28 | Canon Kabushiki Kaisha | Motion detecting device in exposure control system for optical instruments |
| US4396950A (en) * | 1982-02-26 | 1983-08-02 | Honeywell Inc. | CCD Camera |
| JPH0744661B2 (ja) * | 1982-12-14 | 1995-05-15 | オリンパス光学工業株式会社 | 固体撮像装置 |
| JPS6032488A (ja) * | 1983-08-02 | 1985-02-19 | Canon Inc | 撮像装置 |
| US5060007A (en) * | 1986-11-20 | 1991-10-22 | Canon Kabushiki Kaisha | Image blur display device |
| JPH01218272A (ja) * | 1988-02-26 | 1989-08-31 | Nec Home Electron Ltd | 電子スチルカメラ装置 |
| JPH01218273A (ja) * | 1988-02-26 | 1989-08-31 | Nec Home Electron Ltd | ビデオカメラ装置 |
| JPH02151180A (ja) * | 1988-12-02 | 1990-06-11 | Canon Inc | 撮像装置 |
| KR950003569B1 (ko) * | 1990-04-19 | 1995-04-14 | 미쯔비시덴끼 가부시끼가이샤 | 촬상장치 및 이를 이용한 자동 초점맞춤 장치 |
| US5030984A (en) * | 1990-07-19 | 1991-07-09 | Eastman Kodak Company | Method and associated apparatus for minimizing the effects of motion in the recording of an image |
| EP0855716A1 (de) * | 1997-01-25 | 1998-07-29 | Hans-Jürgen Luckow | CD-Kassette mit Halteeinrichtung |
| JPH10218273A (ja) * | 1997-01-31 | 1998-08-18 | Idec Izumi Corp | Ｃｄ等の盗難防止用ケース体およびそのロック解除装置 |
-
1991
- 1991-02-01 KR KR1019910001917A patent/KR940003934B1/ko not_active Expired - Fee Related
-
1992
- 1992-01-31 JP JP4016815A patent/JP2889037B2/ja not_active Expired - Fee Related
- 1992-02-03 US US07/829,438 patent/US5243432A/en not_active Expired - Lifetime
- 1992-02-03 GB GB9202208A patent/GB2253761B/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214830A (ja) * | 1989-02-16 | 1990-08-27 | Suminosuke Kawase | ブレ撮影を防止するカメラおよびブレ撮影にならないシャッタースピードを測定する装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940003934B1 (ko) | 1994-05-09 |
| GB2253761A (en) | 1992-09-16 |
| GB9202208D0 (en) | 1992-03-18 |
| JP2889037B2 (ja) | 1999-05-10 |
| KR920017459A (ko) | 1992-09-26 |
| US5243432A (en) | 1993-09-07 |
| GB2253761B (en) | 1995-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3038077B2 (ja) | デジタルａｃｃ回路及びデジタルクロマキラー回路 | |
| JPH05110939A (ja) | 複数の光学系を備えた撮像装置およびその動作方法 | |
| JPH0614255A (ja) | シャッタ速度制御回路 | |
| KR100273178B1 (ko) | 개량된 디지털 고역 통과 필터를 구비하는 자동 촛점 장치 | |
| JPH07154693A (ja) | 文字表示装置及びその文字表示方法 | |
| JPH086094A (ja) | 振れ補正装置及び振れ補正特性の調整方法 | |
| JP4246479B2 (ja) | 撮像装置および撮像方法 | |
| JP3825938B2 (ja) | 画像処理装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
| JP2737346B2 (ja) | 映像信号の時間差補正装置 | |
| JP2929920B2 (ja) | レベルディテクタ回路 | |
| JPH0646317A (ja) | 映像信号処理回路 | |
| JP3449489B2 (ja) | 追尾装置 | |
| JP2776052B2 (ja) | ブランキング処理回路 | |
| JP3157554B2 (ja) | 半導体遅延線装置とその駆動方法 | |
| JPH11261845A (ja) | 映像信号処理回路 | |
| JPH066661A (ja) | 合焦検出装置 | |
| JP3412337B2 (ja) | クランプパルス発生回路およびマルチスキャンディスプレイ | |
| JP2894247B2 (ja) | ディジタルテレビジョン映像信号のブランキング処理回路 | |
| JPH09215005A (ja) | 標本化信号処理装置 | |
| JPH06165017A (ja) | 自動焦点検出装置 | |
| JPH05219527A (ja) | デジタル信号発生回路 | |
| JPH0537808A (ja) | 垂直同期分離回路 | |
| JPH07184228A (ja) | デジタルａｃｃ回路 | |
| JPH07203243A (ja) | 垂直同期分離回路及びその垂直同期分離回路を備えた映像再生装置 | |
| JP2001169188A (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950926 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |