JPH0614307B2 - 電圧安定化回路 - Google Patents
電圧安定化回路Info
- Publication number
- JPH0614307B2 JPH0614307B2 JP17970184A JP17970184A JPH0614307B2 JP H0614307 B2 JPH0614307 B2 JP H0614307B2 JP 17970184 A JP17970184 A JP 17970184A JP 17970184 A JP17970184 A JP 17970184A JP H0614307 B2 JPH0614307 B2 JP H0614307B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- emitter
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006641 stabilisation Effects 0.000 title 1
- 238000011105 stabilization Methods 0.000 title 1
- 230000000087 stabilizing effect Effects 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 description 7
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、任意の温度係数に設定可能で、かつ電源電圧
変動，負荷変動等にも安定な定電圧出力を得ることがで
きる電圧安定化回路に関する。
変動，負荷変動等にも安定な定電圧出力を得ることがで
きる電圧安定化回路に関する。
従来例の構成とその問題点 従来のバンドギャップ方式の電圧安定化回路は、第１図
の回路図で示されるように、トランジスタQ1〜Q4，抵抗
R1〜R4より成る基準電圧部、トランジスタQ5、負荷抵抗
もしくは帰還抵抗のRLよりなる出力部、およびトランジ
スタQ3，Q6，Q7よりなる誤差増幅部で構成される。第１
図に示した従来例の回路は、基準電圧部の一部と誤差増
幅部の一部とに同一素子を流用するため、素子数が少な
く、消費電流が小さい等の長所があり、広く使用されて
いる。
の回路図で示されるように、トランジスタQ1〜Q4，抵抗
R1〜R4より成る基準電圧部、トランジスタQ5、負荷抵抗
もしくは帰還抵抗のRLよりなる出力部、およびトランジ
スタQ3，Q6，Q7よりなる誤差増幅部で構成される。第１
図に示した従来例の回路は、基準電圧部の一部と誤差増
幅部の一部とに同一素子を流用するため、素子数が少な
く、消費電流が小さい等の長所があり、広く使用されて
いる。
第１図の回路の出力電圧は、次の式で示される。（ベ
ース電流無視，ＶBE1ＶBE3，Q1エミッタ面積／Q2エミ
ッタ面積＝0.5） 出力電圧の温度係数は式を温度Ｔで微分することによ
って得られ式で表わされる。
ース電流無視，ＶBE1ＶBE3，Q1エミッタ面積／Q2エミ
ッタ面積＝0.5） 出力電圧の温度係数は式を温度Ｔで微分することによ
って得られ式で表わされる。
式の第１項，第２項は負の温度係数、第３項は正の温
度係数を持つので任意の温度係数の設定が可能である。
度係数を持つので任意の温度係数の設定が可能である。
負帰還での開ループゲインは、トランジスタQ3の段が支
配的で、負荷抵抗２ＫΩ、Q3のエミッタ電流を１００μ
Ａ、トランジスタの電流増幅率を２００とすると５０〜
６０dB程度の値を持つ 出力電圧の負荷特性については、開ループ時の出力イン
ピーダンスの約開ループゲイン分の１となる。負荷特性
を上げるには、誤差増幅部のゲインを上げても効果が薄
い、むしろトランジスタQ7の動作電流を増やすと良い。
配的で、負荷抵抗２ＫΩ、Q3のエミッタ電流を１００μ
Ａ、トランジスタの電流増幅率を２００とすると５０〜
６０dB程度の値を持つ 出力電圧の負荷特性については、開ループ時の出力イン
ピーダンスの約開ループゲイン分の１となる。負荷特性
を上げるには、誤差増幅部のゲインを上げても効果が薄
い、むしろトランジスタQ7の動作電流を増やすと良い。
電源電圧変動は、トランジスタQ6，Q7の電流ミラー対の
ミラー比のドリフトに起因して生じる。
ミラー比のドリフトに起因して生じる。
概して、負荷変動、電圧変動に対して安定で、良好な特
性を示す。一般に、出力インピーダンス数Ω、電源リッ
プル除去比約６０dB程度の特性を持っている。
性を示す。一般に、出力インピーダンス数Ω、電源リッ
プル除去比約６０dB程度の特性を持っている。
しかしながら、起動回路が必要である、位相補償用コン
デンサが必要である、ＰＮＰトランジスタが必要である
等の理由により、集積回路に作りこむ場合、チップ面積
の増大傾向がまぬがれない、という重欠点を有してい
た。
デンサが必要である、ＰＮＰトランジスタが必要である
等の理由により、集積回路に作りこむ場合、チップ面積
の増大傾向がまぬがれない、という重欠点を有してい
た。
発明の目的 本発明は、上記バンドキャップ方式の電圧安定化回路の
欠点を排除すべくなされたものであり、位相補償用コン
デンサを用いなくても安定動作し、ＩＣ化した際のチッ
プサイズを小さくし得るを提供するものである。
欠点を排除すべくなされたものであり、位相補償用コン
デンサを用いなくても安定動作し、ＩＣ化した際のチッ
プサイズを小さくし得るを提供するものである。
発明の構成 本発明は、共通接続部に一端を接続した第１，第２の抵
抗（Ｒ1，Ｒ2）と、コレクタに前記第１の抵抗（Ｒ1）
の他端を接続したダイオード手段用の第１のトランジス
タ（Ｑ1）と、ベース及びエミッタ回路を前記第１のト
ランジスタのベース及びエミッタと並列接続すると共
に、前記第２の抵抗（Ｒ2）の他端にコレクタを接続し
た第２のトランジスタ（Ｑ2）とによって構成され、異
なる電流密度で動作する電流ミラー対と、電源入力端子
（ＶCC）に一端を接続した抵抗負荷（Ｒ5）の他端にコ
レクタを結合し、前記エミッタ回路の共通接続点にエミ
ッタを接続すると共に、前記第２のトランジスタ
（Ｑ2）のコレクタにベースを接続した第３のトランジ
スタ（Ｑ3）と、コレクタに前記電源入力端子（Ｖcc）
が接続され、ベースに前記抵抗負荷の他端が結合される
と共に、エミッタに出力端子（ＶOUT）が接続された出
力用トランジスタ（Ｑ5）と、前記出力端子（ＶOUT）か
ら前記第１，第２の抵抗（Ｒ1，Ｒ2）の共通接続部に出
力信号を帰還する帰還回路とを備え、前記電流ミラー
対，前記第３のトランジスタ，前記出力用トランジスタ
（Ｑ5）及び前記帰還回路（Ｑ4，Ｑ4）が負帰還ループ
を構成することを特徴とした電圧安定化回路であり、こ
の構成により、開ループゲインが低く設定され、位相補
償用コンデンサを用いなくても回路が安定に動作し、Ｉ
Ｃ化した際のチップサイズが小さくできる。
抗（Ｒ1，Ｒ2）と、コレクタに前記第１の抵抗（Ｒ1）
の他端を接続したダイオード手段用の第１のトランジス
タ（Ｑ1）と、ベース及びエミッタ回路を前記第１のト
ランジスタのベース及びエミッタと並列接続すると共
に、前記第２の抵抗（Ｒ2）の他端にコレクタを接続し
た第２のトランジスタ（Ｑ2）とによって構成され、異
なる電流密度で動作する電流ミラー対と、電源入力端子
（ＶCC）に一端を接続した抵抗負荷（Ｒ5）の他端にコ
レクタを結合し、前記エミッタ回路の共通接続点にエミ
ッタを接続すると共に、前記第２のトランジスタ
（Ｑ2）のコレクタにベースを接続した第３のトランジ
スタ（Ｑ3）と、コレクタに前記電源入力端子（Ｖcc）
が接続され、ベースに前記抵抗負荷の他端が結合される
と共に、エミッタに出力端子（ＶOUT）が接続された出
力用トランジスタ（Ｑ5）と、前記出力端子（ＶOUT）か
ら前記第１，第２の抵抗（Ｒ1，Ｒ2）の共通接続部に出
力信号を帰還する帰還回路とを備え、前記電流ミラー
対，前記第３のトランジスタ，前記出力用トランジスタ
（Ｑ5）及び前記帰還回路（Ｑ4，Ｑ4）が負帰還ループ
を構成することを特徴とした電圧安定化回路であり、こ
の構成により、開ループゲインが低く設定され、位相補
償用コンデンサを用いなくても回路が安定に動作し、Ｉ
Ｃ化した際のチップサイズが小さくできる。
実施例の説明 以下、第２図を参照しながら本発明の電圧安定化回路に
係る一実施例を説明する。
係る一実施例を説明する。
第２図に示すように実施例の電圧安定化回路は、一端を
共通接続部に接続した抵抗Ｒ1，Ｒ2と、コレクタに抵抗
Ｒ1の他端を接続したダイオード手段用のトランジスタ
Ｑ1と、ベース及びエミッタ回路をトランジスタＱ1のベ
ース及びエミッタと並列接続したトランジスタＱ2とで
電流ミラー対を構成する。トランジスタＱ2は、コレク
タに抵抗Ｒ2の他端が接続され、エミッタに抵抗Ｒ3が接
続され、トランジスタＱ1とＱ2とが異なる電流密度で動
作し、抵抗Ｒ1，Ｒ2の共通接続部の動作電圧の誤差検出
を行う回路である。
共通接続部に接続した抵抗Ｒ1，Ｒ2と、コレクタに抵抗
Ｒ1の他端を接続したダイオード手段用のトランジスタ
Ｑ1と、ベース及びエミッタ回路をトランジスタＱ1のベ
ース及びエミッタと並列接続したトランジスタＱ2とで
電流ミラー対を構成する。トランジスタＱ2は、コレク
タに抵抗Ｒ2の他端が接続され、エミッタに抵抗Ｒ3が接
続され、トランジスタＱ1とＱ2とが異なる電流密度で動
作し、抵抗Ｒ1，Ｒ2の共通接続部の動作電圧の誤差検出
を行う回路である。
そして、トランジスタＱ3は、エミッタがトランジスタ
Ｑ1，Ｑ2のエミッタ回路の共通接続点に接続され、ベー
スがトランジスタＱ2のコレクタに接続され、一端を電
源入力端子Ｖccに接続した抵抗負荷Ｒ5の他端にコレク
タが結合され、電流ミラー回路で検出した誤差電圧を増
幅する回路である。
Ｑ1，Ｑ2のエミッタ回路の共通接続点に接続され、ベー
スがトランジスタＱ2のコレクタに接続され、一端を電
源入力端子Ｖccに接続した抵抗負荷Ｒ5の他端にコレク
タが結合され、電流ミラー回路で検出した誤差電圧を増
幅する回路である。
出力用トランジスタＱ5は、コレクタに電源入力端子Ｖ
ccが接続され、ベースに抵抗負荷Ｒ5の他端が結合され
ると共に、エミッタに出力端子ＶOUTが接続され、抵抗
負荷Ｒ5の端子間に出力される電圧をインピーダンス変
換して、出力端子ＶOUTに出力電圧を出力する。
ccが接続され、ベースに抵抗負荷Ｒ5の他端が結合され
ると共に、エミッタに出力端子ＶOUTが接続され、抵抗
負荷Ｒ5の端子間に出力される電圧をインピーダンス変
換して、出力端子ＶOUTに出力電圧を出力する。
出力端子ＶOUTにベースを接続したエミッタホロワ用の
トランジスタＱ４と、トランジスタＱ4のエミッタと抵
抗Ｒ1，Ｒ2の共通接続部との間に接続された抵抗Ｒ4と
は帰還回路を成し、出力端子ＶOUTの出力電圧を電流ミ
ラー対に帰還する回路であると共に、抵抗Ｒ4の抵抗値
を可変して、出力電圧ＶOUTを任意の値に設定する回路
でもある。即ち、出力電圧ＶOUTを大きくしたい場合は
抵抗Ｒ4の抵抗値を大きくし、出力電圧ＶOUTを最低電位
に設定したい場合は抵抗Ｒ1，Ｒ2の共通接続部を出力端
子ＶOUTに直結すればよい。
トランジスタＱ４と、トランジスタＱ4のエミッタと抵
抗Ｒ1，Ｒ2の共通接続部との間に接続された抵抗Ｒ4と
は帰還回路を成し、出力端子ＶOUTの出力電圧を電流ミ
ラー対に帰還する回路であると共に、抵抗Ｒ4の抵抗値
を可変して、出力電圧ＶOUTを任意の値に設定する回路
でもある。即ち、出力電圧ＶOUTを大きくしたい場合は
抵抗Ｒ4の抵抗値を大きくし、出力電圧ＶOUTを最低電位
に設定したい場合は抵抗Ｒ1，Ｒ2の共通接続部を出力端
子ＶOUTに直結すればよい。
そして、この電圧安定化回路は、電流ミラー対Ｑ1，
Ｑ2、トランジスタＱ3、出力用トランジスタＱ5及び帰
還回路（Ｑ4，Ｒ4）が負帰還ループを構成するように回
路構成する。
Ｑ2、トランジスタＱ3、出力用トランジスタＱ5及び帰
還回路（Ｑ4，Ｒ4）が負帰還ループを構成するように回
路構成する。
従って、第２図の実施例は、第１図の従来例とトランジ
スタＱ3のバイアス電流供給を能動負荷で行うか抵抗R1
で行うかの点に相違がある。
スタＱ3のバイアス電流供給を能動負荷で行うか抵抗R1
で行うかの点に相違がある。
出力電圧をついては、第１図の回路同様、式式で表
わされる。
わされる。
出力インピーダンスについては、以下の通り式で表わ
される。
される。
また、開ループゲインはトランジスタＱ3の段が支配的
となるので、以下の式の通り近似する 及び式より出力インピーダンスZoは式で表わせ
る。この回路で一般的な回路定数を選択すれば、 （１＋ｈFE）Ｚｂ≫ｒe5 Ｚｂ／ｒe3≫１ となるから、式は式の通りとなり、開 ループゲインを上げても出力インピーダンスは余り下が
らないことになる。むしろトランジスタQ3のバイアス電
流を増やす方が効果がある。
となるので、以下の式の通り近似する 及び式より出力インピーダンスZoは式で表わせ
る。この回路で一般的な回路定数を選択すれば、 （１＋ｈFE）Ｚｂ≫ｒe5 Ｚｂ／ｒe3≫１ となるから、式は式の通りとなり、開 ループゲインを上げても出力インピーダンスは余り下が
らないことになる。むしろトランジスタQ3のバイアス電
流を増やす方が効果がある。
通常、出力インピーダンスをより下げるには、トランジ
スタQ3のコレクタ端のインピーダンスを下げて、開ルー
プゲインを落とさぬように、バッファを追加したり、出
力トランジスタQ5をダーリントン構成にして対策する。
スタQ3のコレクタ端のインピーダンスを下げて、開ルー
プゲインを落とさぬように、バッファを追加したり、出
力トランジスタQ5をダーリントン構成にして対策する。
ＩＣ１個程度の小規模な回路に供給する電圧安定化回路
は、数Ω程度の出力インピーダンスで動作する回路でも
十分な能力があり、第２図に示す実施例は次の点で有効
である。
は、数Ω程度の出力インピーダンスで動作する回路でも
十分な能力があり、第２図に示す実施例は次の点で有効
である。
第２図の本実施例は、トランジスタＱ3の負荷として、
安定化した出力電圧を基にした定電流負荷（Ｑ4，Ｑ6，
Ｑ7）を用いないで、抵抗負荷Ｒ5としたことから、電流
入力端子Ｖccから抵抗負荷Ｒ5を介して出力用トランジ
スタＱ5のベースにバイアスを与えるため、出力用トラ
ンジスタＱ5が導通し、出力端子ＶOUTに出力電圧が出力
される。そして、その出力電圧が帰還回路（Ｑ4，
Ｒ4），電流ミラー対，並びにトランジスタＱ3を起動
し、電源入力端子Ｖccに電圧が投入されると同時に全て
の回路が機能する。従って、従来例のように、定電流負
荷（Ｑ7）を起動するための起動回路は必要としないの
である。
安定化した出力電圧を基にした定電流負荷（Ｑ4，Ｑ6，
Ｑ7）を用いないで、抵抗負荷Ｒ5としたことから、電流
入力端子Ｖccから抵抗負荷Ｒ5を介して出力用トランジ
スタＱ5のベースにバイアスを与えるため、出力用トラ
ンジスタＱ5が導通し、出力端子ＶOUTに出力電圧が出力
される。そして、その出力電圧が帰還回路（Ｑ4，
Ｒ4），電流ミラー対，並びにトランジスタＱ3を起動
し、電源入力端子Ｖccに電圧が投入されると同時に全て
の回路が機能する。従って、従来例のように、定電流負
荷（Ｑ7）を起動するための起動回路は必要としないの
である。
更に、トランジスタＱ3の負荷を抵抗負荷Ｒ5とすると、
開ループゲインが小さくなり、位相補償用コンデンサを
用いなくても安定に動作し、位相補償用コンデンサを排
除することで、ＩＣ化した時のチップサイズが小さくな
ることを可能にするだけでなく、高域周波数の負荷変動
を生じても安定な出力電圧が得られる。
開ループゲインが小さくなり、位相補償用コンデンサを
用いなくても安定に動作し、位相補償用コンデンサを排
除することで、ＩＣ化した時のチップサイズが小さくな
ることを可能にするだけでなく、高域周波数の負荷変動
を生じても安定な出力電圧が得られる。
なお、トランジスタＱ4と抵抗Ｒ4とで構成される帰還回
路は、出力電圧ＶOUTの設定値に応じて適宜に変更さ
れ、抵抗Ｒ4は必ずしも必要としない。
路は、出力電圧ＶOUTの設定値に応じて適宜に変更さ
れ、抵抗Ｒ4は必ずしも必要としない。
発明の効果 以上の説明から明らかな様に、本発明の電圧安定化回路
は、負荷といて抵抗負荷を用いたために、起動回路を用
いなくても電源投入時の起動がなされるだけでなく、開
ループゲインが小さくなることから、位相補償用コンデ
ンサが無くても安定に動作し、ＩＣ化した時のチップサ
イズを小さくすること、負荷変動の高域周波数特性の改
善を可能にできるという格別の効果を奏する。
は、負荷といて抵抗負荷を用いたために、起動回路を用
いなくても電源投入時の起動がなされるだけでなく、開
ループゲインが小さくなることから、位相補償用コンデ
ンサが無くても安定に動作し、ＩＣ化した時のチップサ
イズを小さくすること、負荷変動の高域周波数特性の改
善を可能にできるという格別の効果を奏する。
第１図は従来のバンドギャップ方式による電圧安定化回
路図、第２図は本発明によるバンドギャップ方式の電圧
安定化回路の一実施例を示す回路図である。 Q1〜Q7……トランジスタ、R1〜R5，RL……抵抗、C1……
コンデンサ。
路図、第２図は本発明によるバンドギャップ方式の電圧
安定化回路の一実施例を示す回路図である。 Q1〜Q7……トランジスタ、R1〜R5，RL……抵抗、C1……
コンデンサ。
Claims (2)
- 【請求項１】共通接続部に一端を接続した第１，第２の
抵抗と、コレクタに前記第１の抵抗の他端を接続したダ
イオード手段用の第１のトランジスタと、ベース及びエ
ミッタ回路を前記第１のトランジスタのベース及びエミ
ッタと並列接続すると共に、前記第２の抵抗の他端にコ
レクタを接続した第２のトランジスタとによって構成さ
れ、異なる電流密度で動作する電流ミラー対と、 電源入力端子に一端を接続した抵抗負荷の他端にコレク
タを結合し、前記エミッタ回路の共通接続点にエミッタ
を接続すると共に、前記第２のトランジスタのコレクタ
にベースを接続した第３のトランジスタと、 コレクタに前記電源入力端子が接続され、ベースに前記
抵抗負荷の他端が結合されると共に、エミッタに出力端
子が接続された出力用トランジスタと、 前記出力端子から前記第１，第２の抵抗の共通接続部に
出力信号を帰還する帰還回路とを備え、 前記電流ミラー対，前記第３のトランジスタ，前記出力
用トランジスタ及び前記帰還回路が負帰還ループを構成
することを特徴とした電圧安定化回路。 - 【請求項２】出力用トランジスタがダーリントン接続の
トランジスタ回路であることを特徴とした特許請求の範
囲第１項記載の電圧安定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17970184A JPH0614307B2 (ja) | 1984-08-28 | 1984-08-28 | 電圧安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17970184A JPH0614307B2 (ja) | 1984-08-28 | 1984-08-28 | 電圧安定化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6158017A JPS6158017A (ja) | 1986-03-25 |
| JPH0614307B2 true JPH0614307B2 (ja) | 1994-02-23 |
Family
ID=16070359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17970184A Expired - Lifetime JPH0614307B2 (ja) | 1984-08-28 | 1984-08-28 | 電圧安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614307B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03179514A (ja) * | 1989-11-02 | 1991-08-05 | Toshiba Corp | 定電圧回路 |
| JP5353548B2 (ja) | 2009-08-14 | 2013-11-27 | 富士通セミコンダクター株式会社 | バンドギャップレファレンス回路 |
| CN106292823B (zh) * | 2016-08-31 | 2018-10-09 | 苏州纳芯微电子股份有限公司 | 一种高低压转化集成电路 |
-
1984
- 1984-08-28 JP JP17970184A patent/JPH0614307B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6158017A (ja) | 1986-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3606876B2 (ja) | オフセットをプログラム可能な集積回路温度センサ | |
| JP3409053B2 (ja) | 複合差動増幅器 | |
| US5119015A (en) | Stabilized constant-voltage circuit having impedance reduction circuit | |
| US4327319A (en) | Active power supply ripple filter | |
| US4437023A (en) | Current mirror source circuitry | |
| JPH04250509A (ja) | 電源独立型電流源を使用するバンドギャップ電圧基準回路およびその方法 | |
| JPH0671186B2 (ja) | 対数増幅回路 | |
| JP2853763B2 (ja) | 増幅回路 | |
| US20210218378A1 (en) | Differential signal offset adjustment circuit and differential system | |
| US5373252A (en) | Circuit for preventing saturation of a transistor | |
| US4709163A (en) | Current-discrimination arrangement | |
| JPH0614307B2 (ja) | 電圧安定化回路 | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| US4593252A (en) | Enhanced transconductance amplifier | |
| JPH05175747A (ja) | 高出力ｆｅｔ増幅器 | |
| US3955108A (en) | Transistor amplifier stage with device in its temperature compensated bias network used as preliminary amplifier | |
| JPH05121953A (ja) | 増幅器 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US5030927A (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| US4439745A (en) | Amplifier circuit | |
| US4565973A (en) | Current amplifying circuit | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| KR100209473B1 (ko) | 광대역 증폭 회로 | |
| KR930005215B1 (ko) | 정전압원 집적회로 | |
| JPH0379123A (ja) | 定電流源回路 |