JPS6158017A - 電圧安定化回路 - Google Patents
電圧安定化回路Info
- Publication number
- JPS6158017A JPS6158017A JP59179701A JP17970184A JPS6158017A JP S6158017 A JPS6158017 A JP S6158017A JP 59179701 A JP59179701 A JP 59179701A JP 17970184 A JP17970184 A JP 17970184A JP S6158017 A JPS6158017 A JP S6158017A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- stabilizing circuit
- resistor
- voltage stabilizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、任意の温度係数に設定可能で、かつ電源電圧
変動、負荷変動等にも安定な定電圧出力を得ることがで
きる電圧安定化回路に関する。
変動、負荷変動等にも安定な定電圧出力を得ることがで
きる電圧安定化回路に関する。
従来例の構成とその問題点
従来のバンドギャップ方式の電圧安定化回路は、第１図
の回路図で示されるように、トランジスタＱ１〜Ｑ’ａ
＋抵抗Ｒ１−Ｒ４より成る基準電圧部、トランジスタ
Ｑ５、負荷抵抗もしくは帰還抵抗のＲＬよシなる出力部
、およびトランジスタＱｓ ＨＱｂ ｒＱ７ よりな
る誤差増幅部で構成される。第１図に示した従来例の回
路は、基準電圧部の一部と誤差増幅部の一部と忙同−素
子を流用するため、素子数が少なく、消費電流が小さい
等の長所があり、広く使用されている。
の回路図で示されるように、トランジスタＱ１〜Ｑ’ａ
＋抵抗Ｒ１−Ｒ４より成る基準電圧部、トランジスタ
Ｑ５、負荷抵抗もしくは帰還抵抗のＲＬよシなる出力部
、およびトランジスタＱｓ ＨＱｂ ｒＱ７ よりな
る誤差増幅部で構成される。第１図に示した従来例の回
路は、基準電圧部の一部と誤差増幅部の一部と忙同−素
子を流用するため、素子数が少なく、消費電流が小さい
等の長所があり、広く使用されている。
第１図の回路の出力電圧（・マ、次の０式で示される。
（ヘースＴＪＸａｍ視＋ ｖＢＥ＋ ＝＝ ｖＢＥ５１
Ｑ＋エミ、り呵責／Ｑ２エミッタ面積＝０．５） ｖＯＵＴ ” ｖＢＥｓ ＋ ｖＢＥ４ ＋・・・・・
・■ 出口′電圧の温度係数は０式を温度でで微分することに
よって得られ０式で表わされる。
Ｑ＋エミ、り呵責／Ｑ２エミッタ面積＝０．５） ｖＯＵＴ ” ｖＢＥｓ ＋ ｖＢＥ４ ＋・・・・・
・■ 出口′電圧の温度係数は０式を温度でで微分することに
よって得られ０式で表わされる。
・・・・・・■
０式の第１項、第２項は負の温度係数、第３項は正の温
度係数を持つので任意の温度係数の設定が可能である。
度係数を持つので任意の温度係数の設定が可能である。
負帰還での開ループゲインは、トランジスタＱ３の段が
支配的で、負荷抵抗２にΩ、Ｑ３ のエミッタ電流を
１００μ人、 トランジスタの電流増幅率全２００とす
ると５Ｑ〜６０ ｄＢ 程度の値を持つ出力電圧の負荷
特性については、開ループ時の出力インピーダンスの約
開ルーグゲイン分の１となる。負荷特性を上げるには、
誤差増幅部のゲインを上げても効果が薄い、むしろトラ
ンジスタＱ７の動作電流を増やすと良い。
支配的で、負荷抵抗２にΩ、Ｑ３ のエミッタ電流を
１００μ人、 トランジスタの電流増幅率全２００とす
ると５Ｑ〜６０ ｄＢ 程度の値を持つ出力電圧の負荷
特性については、開ループ時の出力インピーダンスの約
開ルーグゲイン分の１となる。負荷特性を上げるには、
誤差増幅部のゲインを上げても効果が薄い、むしろトラ
ンジスタＱ７の動作電流を増やすと良い。
電源電圧変動は、トランジスタＱｂ 、 Ｑ７の電流ミ
ラー対のミラー比のドリフトに起因して生じる。
ラー対のミラー比のドリフトに起因して生じる。
概して、負荷変動、電圧変動に対して安定で、良好な特
性を示す。一般に、出力インピーダンス数Ω、電源リッ
プル除去比約６０ ｄＢ 程度の特性を持つている。
性を示す。一般に、出力インピーダンス数Ω、電源リッ
プル除去比約６０ ｄＢ 程度の特性を持つている。
しかしながら、起動回路が必要である、位相補償用コン
デンサが必要である、ＰＮＰトランジスタが必要である
等の理由により、集積回路に作りこむ場合、チップ面積
の増大傾向がまぬがれない、という重欠点を有していた
。
デンサが必要である、ＰＮＰトランジスタが必要である
等の理由により、集積回路に作りこむ場合、チップ面積
の増大傾向がまぬがれない、という重欠点を有していた
。
発明の目的
本発明は、前記従来のバンドギャップ方式による基準電
圧、誤差増幅都合成型の電圧安定化回路の持つ欠点を排
除すべくなされたものであり、チップ占有面積の小さい
電圧安定化回路を提供するものである。
圧、誤差増幅都合成型の電圧安定化回路の持つ欠点を排
除すべくなされたものであり、チップ占有面積の小さい
電圧安定化回路を提供するものである。
発明の構成
本発明は、異なる電流密度で動作する電流ミラー対の第
１．第２のトランジスタのコレクタを、各々＠１．第２
の抵抗を介して、共通接続して、この共通接続部を制御
用トランジスタに直接、あるいは抵抗を介して接続し、
前記制御用トランジスタに出力電位から按分される検出
電位を制御信号として与え、前記第１．第２のトランジ
スタの一方のコレクタ電位で制御される第３のトランジ
スタおよび同第３のトランジスタの信号で制菌される出
力用トランジスタをそなえた構成の電圧安定化回路であ
り、これによりチップ占有面積の小さい優れた特性を有
する電圧安定化回路を構成することができる。
１．第２のトランジスタのコレクタを、各々＠１．第２
の抵抗を介して、共通接続して、この共通接続部を制御
用トランジスタに直接、あるいは抵抗を介して接続し、
前記制御用トランジスタに出力電位から按分される検出
電位を制御信号として与え、前記第１．第２のトランジ
スタの一方のコレクタ電位で制御される第３のトランジ
スタおよび同第３のトランジスタの信号で制菌される出
力用トランジスタをそなえた構成の電圧安定化回路であ
り、これによりチップ占有面積の小さい優れた特性を有
する電圧安定化回路を構成することができる。
実施例の説明
以下、第２図を参照して本発明を説明する。
第２図の回路構成は、第１図の従来例とトランジスタＱ
３ のバイアス電流供給全能動負荷で行うか抵抗Ｒ５で
行うかの点に相違がある。
３ のバイアス電流供給全能動負荷で行うか抵抗Ｒ５で
行うかの点に相違がある。
出力電圧については、第１図の回路同様、■式■式で表
わされる。
わされる。
出力インピーダンスについては、以下の通り０式で表わ
される。
される。
また、開ループゲインはトランジスタＱ３ の段が支
配的となるので、以下の０式の通り近似する■及び０式
より出力インピーダンスＺｏ は０式で表わせる。ここ
で（’十ｈｙＥ）Ｚｂ＞ｒｅｓ ／ｒ）１なる近似を
用いれば０式は０式の通りとなり、開ｒｅｓ Ｚｏ ＝ （１＋ ｈＦＥ５ ）”ｅｓ ”
’ ”’■ループゲインを上げても出力インピーダンス
は余り下がらないことになる。むしろトランジスタＱ３
のバイアス電流を増やす方が効果がある。
配的となるので、以下の０式の通り近似する■及び０式
より出力インピーダンスＺｏ は０式で表わせる。ここ
で（’十ｈｙＥ）Ｚｂ＞ｒｅｓ ／ｒ）１なる近似を
用いれば０式は０式の通りとなり、開ｒｅｓ Ｚｏ ＝ （１＋ ｈＦＥ５ ）”ｅｓ ”
’ ”’■ループゲインを上げても出力インピーダンス
は余り下がらないことになる。むしろトランジスタＱ３
のバイアス電流を増やす方が効果がある。
通常、出口インピーダンスをより下げるには、トランジ
スタＱ３のコレクタ端のインピーダンスを下げて、開ル
ープゲインを落とさぬように、バッファを追加したり、
出力トランジスタＱｓ ｋダーリントン構成にして対策
する。
スタＱ３のコレクタ端のインピーダンスを下げて、開ル
ープゲインを落とさぬように、バッファを追加したり、
出力トランジスタＱｓ ｋダーリントン構成にして対策
する。
したがりて、数Ω程度の出口インピーダンスを実現する
なら第２図の回路で充分である。
なら第２図の回路で充分である。
第２図の回路例では、ＰＮＰ ）ランジスタネ要で、起
動回路不要、さらに、開ループゲインを低くすれば位相
補償用コンデンサも不要となり、チ・プ占有面積も大き
く削減できる。
動回路不要、さらに、開ループゲインを低くすれば位相
補償用コンデンサも不要となり、チ・プ占有面積も大き
く削減できる。
発明の効果
以上の説明から明らかな様に、本発明による電圧安定化
回路によれば、ＰＮＰ ）ランジスメ不要、起動回路不
要、位相補償用コンデンサ不要等の利点があり、したが
って、チップ占有面積の増大を極力抑えることができる
等の効果がある。
回路によれば、ＰＮＰ ）ランジスメ不要、起動回路不
要、位相補償用コンデンサ不要等の利点があり、したが
って、チップ占有面積の増大を極力抑えることができる
等の効果がある。
第１図は従来のバンドギャップ方式による電圧安定化回
路図、第２図は本発明によるバンドギャップ方式の電圧
安定化回路の一実施例を示す回路図である。 Ｑ１〜Ｑ７°°°°°゛トランジスメ、Ｒ１へＲ５、Ｆ
ＩＬ、、。 、・・抵抗、Ｃ１・・・・・・コンデンサ。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図
路図、第２図は本発明によるバンドギャップ方式の電圧
安定化回路の一実施例を示す回路図である。 Ｑ１〜Ｑ７°°°°°゛トランジスメ、Ｒ１へＲ５、Ｆ
ＩＬ、、。 、・・抵抗、Ｃ１・・・・・・コンデンサ。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図
Claims (3)
- （１）異なる電流密度で動作する電流ミラー対の第１、
第２のトランジスタのコレクタを、各々第１、第２の抵
抗を介して、共通接続して、この共通接続部を制御用ト
ランジスタに直接、或いは抵抗を介して接続し、前記制
御用トランジスタに出力電位から按分される検出電位を
制御信号として与え、前記第１、第２のトランジスタの
一方のコレクタ電位で制御される第３のトランジスタお
よび同第３のトランジスタの信号で制御される出力用ト
ランジスタをそなえた構成を特徴とする電圧安定化回路
。 - （２）制御用トランジスタがダーリントン構成の複数の
トランジスタで構成された特許請求の範囲第１項に記載
の電圧安定化回路。 - （３）出力用トランジスタがダーリントン接続された複
数のトランジスタで構成された特許請求の範囲第１項に
記載の電圧安定化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17970184A JPH0614307B2 (ja) | 1984-08-28 | 1984-08-28 | 電圧安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17970184A JPH0614307B2 (ja) | 1984-08-28 | 1984-08-28 | 電圧安定化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6158017A true JPS6158017A (ja) | 1986-03-25 |
| JPH0614307B2 JPH0614307B2 (ja) | 1994-02-23 |
Family
ID=16070359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17970184A Expired - Lifetime JPH0614307B2 (ja) | 1984-08-28 | 1984-08-28 | 電圧安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614307B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03179514A (ja) * | 1989-11-02 | 1991-08-05 | Toshiba Corp | 定電圧回路 |
| US8933682B2 (en) | 2009-08-14 | 2015-01-13 | Spansion Llc | Bandgap voltage reference circuit |
| CN106292823A (zh) * | 2016-08-31 | 2017-01-04 | 苏州纳芯微电子股份有限公司 | 一种高低压转化集成电路 |
-
1984
- 1984-08-28 JP JP17970184A patent/JPH0614307B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03179514A (ja) * | 1989-11-02 | 1991-08-05 | Toshiba Corp | 定電圧回路 |
| US8933682B2 (en) | 2009-08-14 | 2015-01-13 | Spansion Llc | Bandgap voltage reference circuit |
| CN106292823A (zh) * | 2016-08-31 | 2017-01-04 | 苏州纳芯微电子股份有限公司 | 一种高低压转化集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0614307B2 (ja) | 1994-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4327319A (en) | Active power supply ripple filter | |
| US4506208A (en) | Reference voltage producing circuit | |
| US5315266A (en) | Amplifier having improved capacitive drive capability | |
| JPH0642184B2 (ja) | 電流安定化回路 | |
| EP0209334A1 (en) | Current mirror circuit | |
| US4496860A (en) | Voltage-controlled attenuator | |
| JPS6214725Y2 (ja) | ||
| JPH0326565B2 (ja) | ||
| JPH0614307B2 (ja) | 電圧安定化回路 | |
| JPH0122255Y2 (ja) | ||
| JPS58208621A (ja) | 電圧電流変換回路 | |
| JPS62165413A (ja) | カレントミラ−回路 | |
| JPS6259926B2 (ja) | ||
| JPS635433Y2 (ja) | ||
| JPS599297Y2 (ja) | 電圧レギレ−タ | |
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JPS61284109A (ja) | インピ−ダンス変換回路 | |
| JPH02143605A (ja) | 可変インピーダンス回路 | |
| EP0093140A1 (en) | AMPLIFIER SUITABLE FOR OPERATION WITH LOW SUPPLY VOLTAGE. | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPS6252489B2 (ja) | ||
| JPH0354482B2 (ja) | ||
| JPH0126202B2 (ja) | ||
| JPS6167117A (ja) | 低電圧バイアス回路 |