JPH0614327A - 搬送色信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＰＡＬ方式において線順次方式により２つの
系列の色信号データを送出する際、変調を行う搬送信号
自身から２つの色信号系列のうちのいずれが入力されて
いるかを識別するのを可能にすることにある。 【構成】 搬送色信号の位相基準部分の各データを１水
平ライン期間遅延されるラッチ回路１−Ｇ，３−Ｂ，１
−Ｈ，１−Ｉと、このラッチ回路の出力信号の状態に基
づいて搬送色信号の識別を行って復調出力を切り換える
論理ゲート１０−Ａ，７−Ａ，７−Ｂと、同じ色相であ
りながらラインごとに異なったデータとなる色信号デー
タをライン間加算処理により同一データとする加算器８
−Ａ〜８−Ｃとを有し、これにより絶対色相を確定し、
線順次送出制御を復調基準信号自身で制御している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＰＡＬ（ｐｈａｓｅ ａ
ｌｔｅｒｎａｔｉｏｎ ｂｙ ｌｉｎｅ）方式のディジ
タル信号処理を行う際、搬送色信号の変復調処理をディ
ジタル処理で行う搬送色信号処理装置に関する。

【０００２】

【従来の技術】従来から周知のように、ＰＡＬ方式の複
合映像信号をＹ／Ｃ分離処理等を行い、得られたＣ（ク
ロマ）信号をカラーバーストの平均位相（色副搬送波周
波数）の４倍の周波数で位相同期したサンプリングクロ
ックでＡ／Ｄ（アナログ・デジタル）変換するとき、カ
ラーバーストの平均位相を１８０ｄｅｇ（度）とする
と、０ｄｅｇ位相のクロックのサンプルでは（Ｂ−Ｙ）
信号データが、９０ｄｅｇ位相のクロックのサンプルで
はＲ−Ｙ・−（Ｒ−Ｙ）信号データが、１８０ｄｅｇ位
相のクロックのサンプルでは−（Ｂ−Ｙ）信号データ
が、２７０ｄｅｇ位相のクロックのサンプルでは−（Ｒ
−Ｙ）・（Ｒ−Ｙ）信号データがそれぞれ得られる。−
（Ｒ−Ｙ）・（Ｒ−Ｙ）成分については前者の−（Ｒ−
Ｙ）がカラーバースト位相が２２５ｄｅｇのとき、後者
の（Ｒ−Ｙ）がカラーバースト位相が１３５ｄｅｇのと
き得られる。これらのデータを振り分け、搬送色信号の
ＤＣ（直流）成分を除去することで搬送色信号の復調が
可能である。

【０００３】このようなＡ／Ｄ変換データを基準位相に
従って４相に振り分け、このうちＢ−Ｙ搬送波の中で０
ｄｅｇ位相のデータのＰＢＹとし、９０ｄｅｇ位相のデ
ータをＥＲＹとし、１８０ｄｅｇ位相のデータをＮＢＹ
とし、２７０ｄｅｇ位相のデータをＬＲＹとすると、Ｅ
ＡＲＬＹ ＬＩＮＥ（先行走査線）とＬＡＴＥ ＬＩＮ
Ｅ（後続走査線）の内容はそれぞれ下記のようになる。

【０００４】

【数１】 ＥＡＲＬＹ ＬＩＮＥ（カラーバースト位相が２２５ｄ
ｅｇのとき） ＰＢＹ＝Ｂ−Ｙ＋ＤＣ ＥＲＹ＝Ｒ−Ｙ＋ＤＣ ＮＢＹ＝−（Ｂ−Ｙ）＋ＤＣ ＬＲＹ＝−（Ｒ−Ｙ）＋ＤＣ ＬＡＴＥ ＬＩＮＥ （カラーバースト位相が１３５ｄ
ｅｇのとき） ＰＢＹ＝Ｂ−Ｙ＋ＤＣ ＥＲＹ＝−（Ｒ−Ｙ）＋ＤＣ ＮＢＹ＝−（Ｂ−Ｙ）＋ＤＣ ＬＲＹ＝Ｒ−Ｙ＋ＤＣ 搬送波位相（変復調軸）とサンプリングクロック位相が
一致していれば、上記のＥＡＲＬＹ ＬＩＮＥからＰＢ
Ｙ，ＥＲＹ成分のＤＣ成分を除去したものを抽出し、Ｌ
ＡＴＥ ＬＩＮＥからＰＢＹ，ＬＲＹ成分のＤＣ成分を
除去したものを抽出することにより、完全な色差信号へ
の復調が可能である。しかし、実際には、基準信号伝送
系・ＰＬＬ（位相同期ループ）系の遅延およびその固体
偏差，電源電圧変動等によりＡ／Ｄコンバータのサンプ
リングクロック位相と、変復調軸とを一致させるのは容
易でない。

【０００５】ＰＡＬ方式において、位相角θ・振幅ｒの
搬送色信号をＢ−Ｙ軸、Ｒ−Ｙ軸から位相φだけずれた
サンプリングクロックでＡ／ＤコンバータでＡ／Ｄ変換
して復調すると、得られるサンプリングデータは実際に
は次のようになる。

【０００６】

【数２】 ＥＡＲＬＹ ＬＩＮＥ ＰＢＹ′＝ｒ＊ｃｏｓ（θ−φ）＋ＤＣ′ ＥＲＹ′＝ｒ＊ｓｉｎ（θ−φ）＋ＤＣ′ ＮＢＹ′＝−ｒ＊ｃｏｓ（θ−φ）＋ＤＣ′ ＬＲＹ′＝−ｒ＊ｓｉｎ（θ−φ）＋ＤＣ′ ＬＡＴＥ ＬＩＮＥ ＰＢＹ″＝ｒ＊ｃｏｓ（θ＋φ）＋ＤＣ″ ＥＲＹ″＝−ｒ＊ｓｉｎ（θ＋φ）＋ＤＣ″ ＮＢＹ″＝−ｒ＊ｃｏｓ（θ＋φ）＋ＤＣ″ ＬＲＹ″＝ｒ＊ｓｉｎ（θ＋φ）＋ＤＣ″ 上記の結果によれば得られる復調データは、ライン毎に
異なったものとなり、ワイプ・フェイドなどの２画面の
つなぎ合わせや、Ｎ．Ｒ．（ノイズ・リダクション）等
のフィールド間処理で色相の保存が困難になる。そこで
上記２つのライン極性のサンプルデータを以下のように
処理する。

【０００７】

【数３】 ＰＢＹ′−ＮＢＹ″＝ＰＢＹ″−ＮＢＹ′ ＝｛ｒ＊ｃｏｓ（θ−φ）＋ＤＣ′｝−｛−ｒ＊ｃｏｓ（θ＋φ）＋ＤＣ″｝ ＝２ｒ＊ｃｏｓφｃｏｓθ＋（ＤＣ′−ＤＣ″） ＥＲＹ′−ＥＲＹ″＝−（ＥＲＹ″−ＥＲＹ′） ＝｛ｒ＊ｓｉｎ（θ−φ）＋ＤＣ′｝−｛−ｒ＊ｓｉｎ（θ＋φ）＋ＤＣ″｝ ＝２ｒ＊ｃｏｓφｓｉｎθ＋（ＤＣ′−ＤＣ″） 上記処理においてＲ−Ｙ成分データをライン毎に符号反
転する処理を加えることにより、一度の減算処理でＤＣ
成分の除去と色相の補正の両処理が可能である。

【０００８】Ｒ−Ｙデータの減数・被減数関係を決定す
るカラーバースト位相信号は次のようにして得られる。
まず、得られるデータが２の補数系であるとすれば、そ
のデータの最上位ビットはデータの符号を表わすことに
なる。そこでＮＢＹデータをラッチするためのクロック
の位相を１３５ｄｅｇを越えて２２５ｄｅｇ未満、また
は３１５ｄｅｇを越えて４５ｄｅｇ未満となるように定
めると、ＥＲＹ（またはＬＲＹ）で分離したカラーバー
ストデータの最上位ビットは、正，負（または負，正）
がライン毎に交互に得られる。そこで、このビットデー
タの取り込みを行うため、Ｙ信号の同期分離処理により
得られたカラーバースト期間を表わす信号でゲート（論
理積演算）したＥＲＹ分離クロックでカラーバースト位
相の抽出を行い、このカラーバースト位相信号を水平同
期タイミングを表わす信号でラッチ回路にラッチする。

【０００９】なお、上記処理により得られた直交色差信
号データは振幅が正規化されていないため、この直交色
差信号データをカラーバースト部分の復調データととも
に他の処理系に伝送するか、またはカラーバーストデー
タで直交色差信号データを除することにより色差信号デ
ータを正規化して例えば記録系に送出する。さらにま
た、復調軸（搬送波位相）は正確にＢ−Ｙ，Ｒ−Ｙ軸上
に定まるがその正負は定まらない。しかしこのことは復
調のときの複数画面の合成や雑音抑圧処理などの画像処
理、および変調処理を経て色相が保存されていれば良い
ような処理ではなんら支障ない。

【００１０】上述したような画像のディジタル信号処理
やディジタル記録再生、あるいは伝送を行う際には情報
量を圧縮するためにサブサンプル処理等が一般に行われ
るが、色差信号に関してはその水平方向帯域を考慮する
と、線順次方式が圧縮による劣化の影響が小さく有効で
ある。線順次方式を行うには上述のような１水平同期期
間のデータ１系列分のデータを記憶する容量を有する遅
延手段としてのラインメモリに、上記のＥＲＹ，ＮＢＹ
データを１ライン毎に交互に入力し、上述の減算処理を
ＰＢＹ，ＥＲＹとそのラインメモリの遅延出力ＮＢＹ，
ＥＲＹ間で行われるように、ラインメモリ入力と減算器
入力とを切り換える。このような処理操作により減算器
出力端子から線順次復調色差信号が得られる。

【００１１】

【発明が解決しようとする課題】上述したような従来の
復調処理で得られた色差信号をモニタ表示等するため再
びＰＡＬ信号に変調するには、２つの色信号系列のうち
のいずれが入力されているかを識別する必要がある。従
来ではこの識別を、復調処理で使用した減算処理時のデ
ータ選択信号を遅延させて出力し、この出力に識別情報
を付加することにより行っていた。

【００１２】しかしながら、上記従来例では、復調処理
・変調処理間に挿入される画像のディジタル信号処理や
ディジタル記録再生あるいは伝送を行う際の処理の種類
により上記の遅延させる時間がそれぞれ異なり、そのた
めデータ選択信号の伝達手段が複雑になり、また識別情
報量が増加するというような欠点があった。

【００１３】本発明の目的は上述のような欠点を除去
し、変調を行う搬送信号自身から識別を行うことを可能
にして構成の簡潔化等が得られる搬送色信号処理装置を
提供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、ＰＡＬ方式の搬送色信号をその基準位相
の４倍の周波数で周波数同期したクロックで標本化する
標本化手段と、該標本化手段により標本化された色信号
データ系列であって互いに直交関係にあり、かつ所定の
基準位相と１定の位相関係にある複数の色信号データ系
列のうちの１つの系列を選択する選択手段と、該選択手
段により選択された色信号データ系列を予め定められた
期間遅延する遅延手段と、該遅延手段の遅延出力と前記
選択手段で選択された前記複数のデータ系列のうちの１
つの系列とを減算処理する減算手段とを有し、前記選択
手段の選択制御を前記搬送色信号の基準位相部の状態に
応じて行うことを特徴とする。

【００１５】

【作用】本発明では、同じ色相でありながらラインごと
に異なったデータとなる色信号データをライン間加算処
理により同一データとし、かつまた絶対色相を確定させ
る復調器において、２つの直交色信号データ系列のうち
の１つの色信号データ系列のデータに対して１水平ライ
ン期間分の記憶手段を用いて遅延することで絶対色相を
確定し、線順次方式による２つの系列の色信号データの
送出する復調器で線順次送出制御信号を復調信号の位相
基準で制御するようにしたので、変調時に変調を行う搬
送信号自身から信号の識別を行うことが可能となる。

【００１６】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１７】ところで、ＰＡＬ方式での復調処理におい
て、前述のＮＢＹデータをラッチするためのクロックの
位相を１３５ｄｅｇを越えて２２５ｄｅｇ未満となるよ
うに定めると、Ｂ−Ｙ，Ｒ−Ｙそれぞれの復調色差信号
のカラーバースト部のデータの符号は以下の表１に示す
ようなシーケンスになる。

【００１８】

【表１】

【００１９】また、ＮＢＹデータをラッチするためのク
ロック（ＮＢＹデータラッチクロック）の位相を３１５
ｄｅｇを越えて４５ｄｅｇ未満となるように定めると、
Ｂ−Ｙ，Ｒ−Ｙそれぞれの復調色差信号のカラーバース
ト部のデータの符号は以下の表２に示すようなシーケン
スになる。

【００２０】

【表２】

【００２１】従って、本発明実施例では上記のＮＢＹデ
ータラッチクロックの位相を１３５ｄｅｇを越えて２２
５ｄｅｇ未満に定めたときは、ライン極性が“Ｌ”のと
きに復調色差信号がＲ−Ｙデータとなるように復調色差
信号データを時分割出力し、またＮＢＹデータラッチク
ロックの位相を３１５ｄｅｇを越えて４５ｄｅｇ未満と
なるように定めるときは、ライン極性が“Ｈ”のときに
復調色差信号がＲ−Ｙデータとなるように復調色差信号
データを時分割出力する。この操作により本例の変調器
は線順次方式の搬送色信号の識別をカラーバースト部の
符号により行うことが可能になる。

【００２２】以下、図面を用いてさらに詳細に説明す
る。図１は本発明の一実施例の搬送色信号復調器の回路
構成を示し、図２はその水平同期サイクルの動作を示
し、図３はその色副搬送サイクルの動作を示す。図１に
おいて、１−Ａ〜１−Ｆはデータのビット数分の個数の
ラッチが並列になっているラッチ回路、３−Ａは同様の
構成の反転出力ラッチ回路、４−Ａは下位ビットからの
桁上がり入力（ＣＩ）付き全加算器、５−Ａは１水平走
査期間相当の遅延手段としてのラインメモリ、６−Ａと
６−Ｂは２入力１出力選択制御信号入力付き切り換えス
イッチ、１７−Ａと１７−Ｂはフリップフロップ回路
（ＦＤ）である。

【００２３】１００はＣ信号データであり、カラーバー
ストの平均周波数（以下、ｆ_SC）の４倍の周波数で同期
した信号（以下、４ｆ_SC）を変換クロックとして供給さ
れた信号で不図示のＡ／Ｄ変換器から得られる。このＣ
信号データ（ＣＡＤ）１００は４ｆ_SCをクロック（ＳＣ
Ｋ４）として供給されるラッチ回路１−Ａに入力され、
次にこのラッチ回路１−Ａから図３に示すように、４ｆ
_SCのクロックと一定の位相差を有し、かつ時間的に隣接
して各々の位相差が９０度である信号ＳＣＡ，ＳＣＢ，
ＳＣＣのそれぞれをクロックとする次段のラッチ回路１
−Ｂ，１−Ｃ、反転出力ラッチ回路３−Ａへそれぞれの
位相のデータ信号系列毎に振り分けられる。これらのデ
ータ系列のうち、ＳＣＡクロックでラッチ回路１−Ｂに
ラッチされたデータを前述のＰＢＹとすると、ＳＣＢク
ロックでラッチ回路１−Ｃにラッチされたデータは前述
のＥＲＹ、ＳＣＣクロックで反転出力ラッチ回路３−Ａ
にラッチされたデータは前述のＮＢＹになる。

【００２４】ＰＢＹ信号データ１０１は遅延調整用ラッ
チ回路１−Ｄを経て第１の２入力切り換えスイッチ６−
Ａの２つの入力接点の一方に送られる。また、ＥＲＹ信
号データ１０３は遅延調整用ラッチ回路１−Ｆを経て第
１の２入力切り換えスイッチ６−Ａのもう一方の入力接
点および、第２の切り換えスイッチ６−Ｂの一方の入力
接点の両方に送られる。また、ＮＢＹ信号データ１０２
は遅延調整用ラッチ回路１−Ｅを経て第２の切り換えス
イッチ６−Ｂのもう一方の入力接点に送られる。第１の
切り換えスイッチ６−Ａの出力端子は下位からの桁上が
り入力付き全加算器４−Ａの一方の加算入力端子に接続
されている。第２の切り換えスイッチ６−Ｂの出力端子
はラインメモリ５−Ａに接続され、ラインメモリ５−Ａ
の出力端子は加算器４−Ａのもう一方の入力端子に接続
されている。

【００２５】ラッチ回路１−Ｂに振り分けられた直後の
データＰＢＹ′（ＰＢＹ″）とラインメモリ５−Ａによ
り１Ｈ遅延されたデータ系列ＮＢＹ″（ＮＢＹ′）間、
またラッチ回路１−Ｃに振り分けられた直後のデータ＋
−ＥＲＹ′（＋−ＥＲＹ″）とラインメモリ５−Ａの１
Ｈ遅延出力であるデータ系列−＋ＥＲＹ″（−＋ＥＲ
Ｙ′）間で、全加算器４−Ａにより引き算を行うと復調
直交色差信号が得られる。このとき、２の補数系Ｃ信号
データ１００の最上位ビットＭＳＢをフリップフロップ
回路１７−Ａに入力し、４５ｄｅｇを越え１３５ｄｅｇ
未満のクロックＳＣＢをカラーバースト期間を表わす信
号（ＮＢＧＰ）１０９で論理積ゲートしたクロックで上
記最上位ビットＭＳＢをフリップ回路１７−Ａにラッチ
し、さらに水平同期信号（ＨＳＹＮＣ）１０８で次段の
フリップフロップ回路１７−Ｂにラッチすることにより
得られるライン極性信号１１１でラインメモリ５−Ａの
入力および、全加算器４−Ａへの入力をスイッチ６−
Ａ，６−Ｂ，インバータＩＮＶを介して切り換える。

【００２６】上記の位相条件では、ＳＣＡクロックは３
１５ｄｅｇを越え４５ｄｅｇ未満の位相にある。従っ
て、カラーバーストデータのＢ−Ｙ成分は常時負とな
る。そこで、フリップフロップ回路１７−Ａ，１７−Ｂ
へのラッチにより１Ｈ遅延されたライン極性信号１１１
が“Ｌ”の時には、ラインメモリ５−Ａの入力端子１０
４にＮＢＹ信号データが選択されるように、また全加算
器４−Ａの入力端子１０６にＥＲＹ信号データが入力さ
れるように、ライン極性信号Ｈ１が“Ｈ”の時には、ラ
インメモリ５−Ａの入力端子１０４にＥＲＹ信号データ
が選択されるように、また全加算器４−Ａの入力端子１
０６にＰＢＹ信号データが入力されるように、切り替え
スイッチ６−Ａ，６−Ｂを極性信号１１１のレベルで切
り換える。この切り替え操作により、カラーバーストの
色信号データが正の時にはＢ−Ｙデータが選択され、カ
ラーバーストの色信号データが負の時にはＲ−Ｙデータ
が選択された線順次方式色差データが全加算器４−Ａか
ら出力される。

【００２７】全加算器４−Ａにおける減算処理は以下の
ように行われる。すなわち、ラッチ回路１−Ａに入力さ
れる色信号データが２の補数系であらわされているとき
のデータＡ，Ｂ間の減算は、次式

【００２８】

【数４】Ａ−Ｂ＝Ａ＋Ｂ＋１ で実行される。従って、減算Ｂの全ビット反転データと
データＡとを全加算器４−Ａに入力し、さらに下位桁上
がり入力（ＣＩ）に“Ｈ”を入力することにより減算が
実行される。これによって、第１の切り換えスイッチ６
−Ａの出力から全加算器４−ＡのＢ端子にＰＢＹ′（Ｐ
ＢＹ″）データが入力されているときには、第２のスイ
ッチ６−Ｂからラインメモリ５−Ａを介してＮＢＹ″
（ＮＢＹ′）データが全加算器４−ＡのＡ端子に入力さ
れ、他方第２の切り換えスイッチ６−Ｂの出力から全加
算器のＢ端子に＋−ＥＲＹ′（＋−ＥＲＹ″）データが
入力されているときには、第２のスイッチ６−Ｂからの
−＋ＥＲＹ″（−＋ＥＲＹ′）のデータがラインメモリ
５−Ａを介して全加算器４−ＡのＡ端子に入力され、こ
れらのデータ間で全加算器４−Ａにより減算を行うこと
により直交色差信号１０７が得られる。

【００２９】上記の搬送色信号復調処理により得られた
復調色差信号１０７は記録系等に送出されるとともに、
モニタ表示等のため以下の搬送色信号変調処理により再
びＰＡＬ信号に変調されて搬送色信号（ＣＤＡ）として
モニタ等に送出される。

【００３０】図４は本発明の一実施例の搬送色差信号変
調器の回路構成を示し、図５は図４の構成素子の内部回
路を示し、図６は図４の変調器の水平同期サイクルの動
作を示し、図７は図４の変調器の色副搬送波サイクルの
動作を示す。図４において、１−Ｇ〜１−Ｊはデータの
ビット数分の個数のラッチが並列に接続されているラッ
チ回路、２−Ａおよび２−Ｂは図５の（Ｃ）に示すよう
なＥＸ−ＯＲ（排他的論理和）アレイから成るデータ極
性制御用の極性反転器、３−Ｂはデータのビット数分の
個数のラッチが並列に接続されている反転出力ラッチ回
路、５−Ｂは１水平走査期間相当の遅延手段としてのラ
インメモリ、６−Ｃ，６−Ｄは２入力１出力選択制御信
号入力付き切り換えスイッチである。７−Ａ，７−Ｂ
は、図５の（Ｂ）に示すような組合せ論理ゲート、１０
−Ａは図５の（Ａ）に示すような論理ゲートである。ま
た、８−Ａ〜８−Ｃは下位からの桁上がり加算器、９−
Ａは２つの選択制御信号付き４入力切り替えセレクタ、
１７−Ｃおよび１７−Ｄはフリップフロップ回路、１１
−ＡはＤ／Ａ（ディジタル・アナログ）変換器である。

【００３１】図１の全加算器４−Ａから出力された時分
割出力の復調色差信号（搬送色信号データ）２０１は、
図４の、第２のラインメモリ５−Ｂ，第３の切り替えス
イッチ６−Ｃ，第４の切り替えスイッチ６−Ｄにそれぞ
れ入力される。さらに、入力されている搬送色信号に対
応する輝度信号を同期分離し、遅延させて得られるカラ
ーバースト位置を表わす信号（ＢＧＰ）２００でＡＮＤ
ゲートされた取り込み信号３０３をクロックとして供給
されるフリップフロップ回路１７−Ｃに搬送色信号デー
タ２０１の最上位ビットＭＳＢが入力される。このフリ
ップフロップ回路１７−Ｃの出力は上記輝度信号から分
離された水平同期信号（ＨＳＹＮＣ）２０２をクロック
とする後段のフリップフロップ回路１７−Ｄに入力され
ている。フリップフロップ回路１７−Ｄの出力２０５
は、切り替えスイッチ６−Ｃ，極性反転器２−Ａ，組合
せ論理ゲート７−Ａへ、またフリップフロップ回路１７
−Ｄの反転出力２０５′は、切り替えスイッチ６−Ｄ，
極性反転器２−Ｂ，組合せ論理ゲート７−Ｂに入力され
る。

【００３２】遅延手段としてのラインメモリ５−Ｂの出
力は、切り替えスイッチ６−Ｃ，６−Ｄのもう一方の入
力端子に入力される。スイッチ６−Ｃの出力２０６は、
信号２３４をクロックとして供給されるラッチ回路１−
Ｇおよび反転出力ラッチ回路３−Ｂの各データ入力端子
に入力される。スイッチ６−Ｄの出力２０７は、図６に
示す信号２０５，２０５′を極性制御信号とするデータ
極性反転器２−Ａ，２−Ｂを経て、信号２３５をクロッ
クとして供給されるラッチ回路１−Ｈ，１−Ｉのデータ
入力端子に入力される。ラッチ回路１−Ｇの出力は４入
力１出力切り替えセレクタ９−Ａに入力される。また反
転出力ラッチ回路３−Ｂおよび、ラッチ回路１−Ｈ，１
−Ｉの出力は下位桁上がり加算器８−Ａ，８−Ｂ，８−
Ｃを経て、そのセレクタ９−Ａに入力される。

【００３３】下位桁上がり加算器８−Ａ，８−Ｂ，８−
Ｃのそれぞれの桁上がり入力端子（ＣＩ）には、図５の
（Ａ），（Ｂ）に示される論理ゲート回路１０−Ａ，７
−Ａ，７−Ｂの出力信号が入力される。ゲート回路１０
−Ａにはラッチ回路３−Ｂの出力が、ゲート回路７−Ａ
にはラッチ回路１−Ｈ出力が、ゲート回路７−Ｂにはラ
ッチ回路１−Ｉの出力がそれぞれ入力される。４入力切
り替えセレクタ９−Ａには切り替え制御信号２６１，２
６２が入力され、この２つの制御信号の“Ｈ／Ｌ”のレ
ベルの組合せにしたがってセレクタ９−Ａの出力が選択
されるようになっている。

【００３４】ラインメモリ５−ＢのＤ入力端子に入力さ
れた色差信号２０１は、切り替え信号２０５に従う切り
替えスイッチ６−Ｃ，６−Ｄの切り替えでラッチ回路１
−Ｇ，３−Ｂ，１−Ｈ、および１−Ｉに出力される。切
り替えスイッチ６−Ｃ，６−Ｄは、入力色差信号２０１
とカラーバースト符号（ＢＧＰ）２００の１Ｈ遅延出力
であるフリップフロップ回路１７−Ｄの出力信号（極性
制御信号）２０５，２０５′で制御される。信号２０５
が“Ｈ”（ハイレベル）の時は、入力されている搬送色
信号はＢ−Ｙ成分であり、ラインメモリ５−ＢからはＲ
−Ｙ成分が出力されている。従ってこのとき、スイッチ
６−Ｃは搬送色信号入力２０１を選択し、スイッチ６−
Ｄはラインメモリ５−Ｂの出力側を選択している。他
方、信号２０５が“Ｌ”（ローレベル）の時は、入力さ
れている搬送色信号はＲ−Ｙ成分であり、ラインメモリ
５−ＢからはＢ−Ｙ成分が出力されている。従って、こ
のときスイッチ６−Ｃはラインメモリ５−Ｂの出力側を
選択し、スイッチ６−Ｄは搬送色信号入力２０１を選択
している。以上の処理操作によりラッチ回路１−Ｇ，３
−ＢにはＢ−Ｙ成分が、ラッチ回路１−Ｈ，１−Ｉには
Ｒ−Ｙ成分が常時供給される。

【００３５】復調時に得られるデータは２ＶＣ（振幅）
であるため、Ａ／Ｄ変換器ビット数とＤ／Ａ変換器ビッ
ト数とが同じビット数の場合には、この復調データを１
／２にする必要がある。このとき、単純なビットシフト
により振幅の調整をすることは再下位ビットの桁落ちが
生じて変調特性が劣化する可能性がある。そこで、本実
施例では、次式のＡ／ＤをＡ／Ｄ変換したビットとする
と復調データを（Ａ／Ｄ＋１ビット）とし、変復調時で
Ｃ信号のピーク対ピークで保存した変調を行う。この処
理を行うのが図４の１０−Ａ，７−Ａ，７−Ｂの論理ゲ
ート回路であり、その具体的構成は図５の（Ａ），
（Ｂ）に示す通りであるので、本実施例で得られる変調
データは例えば、次の表３に示すようになる。

【００３６】

【表３】

【００３７】この処理は、変調データの最下位ビットが
“１”の時は論理ゲート回路１０−Ａ，７−Ａ，７−Ｂ
によりキャリイ加算を加算器８−Ａ，８−Ｂ，８−Ｃで
行うことを禁止することで実行される。なお、図５の
（Ａ），（Ｂ）の５入力アンド回路（ＡＮＤ）は、変調
データ入力が最小値の時に上記処理を行ったときアンダ
フロー（ｕｎｄｅｒ ｆｌｏｗ）となることを防止する
ためのものである。

【００３８】これらの処理を経て発生した各位相の色信
号２５２〜２５５は、１ｆ_SC，０．５ｆ_SCの周期を有す
る２つの切り替え制御信号２６１，２６２の組合せによ
り制御される４入力切り換えセレクタ９−Ａにより時分
割出力され、ラッチ回路１−Ｊを介して４ｆ_SC周期のク
ロック２６２で不図示のＤ／Ａ変換器でＤ／Ａ変換さ
れ、かつ不図示のＢＰＦ（帯域通過フィルタ）で帯域制
限されて搬送色信号（ＣＤＡ）として出力される。

【００３９】上述した本発明の実施例は、ＳＣＡクロッ
クが３１５ｄｅｇを越えて４５ｄｅｇ未満の位相のデー
タ系列を分離するクロックとして用いられた場合を例示
したが、このクロック位相が１３５ｄｅｇを越えて２２
５ｄｅｇ未満であっても、変調時のカラーバーストの符
号により線順次色差信号を識別することは可能である。
この場合はカラーバーストの符号が正の時がＢ−Ｙ信号
となる。

【００４０】

【発明の効果】以上説明したように、本発明によれば、
同じ色相でありながらラインごとに異なったデータとな
る色信号データをライン間加算処理により同一データと
し、かつまた絶対色相を確定させる復調器において、２
つの直交色信号データ系列のうちの１つの色信号データ
系列のデータに対して１水平ライン期間分の記憶手段を
用いて遅延することで絶対色相を確定し、線順次方式に
よる２つの系列の色信号データの送出する復調器で線順
次送出制御信号を復調信号の位相基準で制御するように
したので、変調時に変調を行う搬送信号自身から信号の
識別を行うことが可能となる効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例の搬送色信号復調器の回路構
成を示すブロック図である。

【図２】図１の搬送色信号復調器の水平同期サイクルの
動作を示すタイミングチャートである。

【図３】図１の搬送色信号復調器の色副搬送波サイクル
の動作を示すタイミングチャートである。

【図４】本発明の一実施例の搬送色信号変調器の回路構
成を示すブロック図である。

【図５】図４の主要な構成素子の内部回路を示す回路図
である。

【図６】図４の搬送色信号変調器の水平同期サイクルの
動作を示すタイミングチャートである。

【図７】図４の搬送色信号変調器の色副搬送波サイクル
の動作を示すタイミングチャートである。

【符号の説明】

１−Ａ〜１−Ｉ ラッチ回路 ２−Ａ，２−Ｂ 極性反転器 ３−Ａ，３−Ｂ 反転出力ラッチ回路 ４−Ａ 全加算器 ５−Ａ，５−Ｂ ラインメモリ ６−Ａ〜６−Ｄ 切り替えスイッチ ７−Ａ，７−Ｂ 組合せ論理ゲート ９−Ａ 切り替えセレクタ １０−Ａ 論理ゲート １７−Ａ〜１７−Ｄ フリップフロップ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＰＡＬ方式の搬送色信号をその基準位相
   の４倍の周波数で周波数同期したクロックで標本化する
   標本化手段と、 該標本化手段により標本化された色信号データ系列であ
   って互いに直交関係にあり、かつ所定の基準位相と１定
   の位相関係にある複数の色信号データ系列のうちの１つ
   の系列を選択する選択手段と、 該選択手段により選択された色信号データ系列を予め定
   められた期間遅延する遅延手段と、 該遅延手段の遅延出力と前記選択手段で選択された前記
   複数のデータ系列のうちの１つの系列とを減算処理する
   減算手段とを有し、 前記選択手段の選択制御を前記搬送色信号の基準位相部
   の状態に応じて行うことを特徴とする搬送色信号処理装
   置。