JPH0614349B2 - 実時間動画プロセッサ - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はテレビ信号等の動画信号に対し、ディジタルフ
ィルタや高能率符号化等のディジタル信号処理をソフト
ウェアで実現する実時間信号処理プロセッサに関する。

（従来技術とその問題点） 実時間ディジタル信号処理の利点はアナログ技術では実
現できない様な高精度もしくは高安定性の保障されたフ
ィルタや変復調装置が実現できること、さらに、アナロ
グ信号処理では考えられなかった時変適応フィルタ等が
容易に実現できることなどが挙げられる。さらに最近急
速に発展して来たディジタルＬＳＩ技術の成果を取り入
れることにより、実時間ディジタル信号処理回路の小型
化及び低消費電力化が可能となり、アナログ回路の置換
及び高機能化への応用が徐々に進行して来つつある。さ
らに詳しいディジタル信号処理の利点等については電子
通信学会誌1982年12月号の1280頁より1284頁（文献１）
を参照されたい。

この様に多くの利点を持つディジタル信号処理も、その
反面莫大な演算量を必要とする欠点を持っている。実時
間信号処理を行なうには、標本化された入力信号１標本
当り標本化周期以内に与えられたディジタル信号処理を
行なわなくてはならず、例えば電話音声（８ＫＨｚ標本
化）に対し４次の巡回形ディジタルフィルタ処理を施す
場合、１２５マイクロ秒の間に乗算８回、加算８回の演
算を要する。このため電話音声と比べ周波数帯域幅が１
０００倍以上も広く、従って標本化周期も1/1000以下と
なる動画信号に対し信号処理を施すには電話音声用信号
処理回路と比べ１０００倍以上高速な回路が必要とな
る。

上記理由により、高度なディジタル信号処理が行なえる
のは現在のところ音声領域の信号に留まっており、動画
信号の処理はごく簡単な処理に限られているのが現状で
ある。

さらに音声領域の信号に対するディジタル信号処理に関
しては、高速なディジタル信号処理を行ないたいため、
種々のパラメータを変えたり、信号処理アルゴリズムの
一部を変えたりすることが多い。よって、ソフトウェア
によりアルゴリズムやパラメータの変更が可能な信号処
理装置の要求が強い。従来ソフトウェアによりディジタ
ル信号処理を行なうハードウェアとしては、アイ イー
イーイー ジャーナル オブ ソリッド ステート サ
ーキッツ （I EEE Journal of Solid States Circuit
s）第ＳＣ−16巻４号（１９８１年８月）の３７２頁よ
り３７６頁（文献２）に掲載されたシグナルプロセッサ
などがあり、このシグナルプロセッサの代表的な応用例
としては１９８２年アイ イーイーイー発行のプロシー
ティングズ オブ インターナショナル コンファレン
ス オン アクースティクス スピーチ シグナル プ
ロセッシング（Proceedings of International Confere
nce on Acoustics Speech of Signal Processing）の９
６０頁より９６３頁（文献３）に掲載された３２kbps A
DPCMがあるが、やはり電話音声処理を対象としている。

この様な従来のプロセッサ形式ではいくら演算回路を高
速化しても１０００倍以上の高速化は要易には望めない
ため、動画に対し音声信号で行なえた様な高度なディジ
タル信号処理を行なうことができるソフトウェア制御に
よるプロセッサは実現できなかった。

（発明の目的） 本発明の目的はテレビ信号等の動画信号に対し高度なデ
ィジタル信号処理を施しうるソフトウェア制御の回路を
提供することにある。

（発明の構成） 本発明の構成は テレビ信号等の動画信号の一画面の始まりを知らせる同
期信号より予め定められた入力部分画面位置信号及び出
力部分画面位置信号を発生する制御部と、 前記制御部より入力部分画面位置信号を入力され、別途
入力された動画信号の前記入力部分画面位置信号の指定
する部分画面信号を取込む取込部と、前記取込部に接続
され、前記取込部に取込まれた動画信号に対し、次の画
面の取込が始まるまでに信号処理を施す処理部と、前記
処理部の出力側に接続され、前記処理部の処理結果を蓄
えるとともに、別途前記制御部より入力された前記出力
部分画面位置信号の指定する部分画面位置に前記蓄えら
れた処理結果を出力する出力部とから構成される複数個
の単位プロセッサと、 前記複数個の単位プロセッサの各々に前記同期信号及び
前記動画信号を供給する入力バスと、 前記複数個の単位プロセッサの各々から出力される前記
出力部分画像信号を伝える出力バスとからなり、 前記複数の単位プロセッサで予め定める前記出力部分画
面は各単位プロセッサ間で重なりがない様に、また、予
め定める前記入力部分画面は重なりを許すことにより、
各単位プロセッサ間の情報交換をなくし、一画面分の遅
延で信号処理を実現することを特徴としている。

（発明の原理） 本発明の原理は一画面（フレーム）を複数個の部分画面
に分割し、各部分画面に１台づつの単位シグナル・プロ
セッサを割当てることにより複数個の単位シグナル・プ
ロセッサで動画を処理するものである。

まず、動画信号の伝送に適した一次元信号として扱うと
前述した様に約10ＭＨｚで標本化する必要があり、この
場合約１００ｎsecの周期内に１標本当りの処理を施す
必要があったが、動画信号を画面という２次元信号とし
て扱うと、例えばテレビ信号では１秒間に３０枚の画面
を送るにすぎない。つまり33ミリ秒間で１枚の画面を処
理できれば１画面分の遅延が発生するものの実時間性は
保たれる。

この１画面分の標本化信号を処理するにあたり複数個の
単位シグナルプロセッサを用意し、各単位シグナル・プ
ロセッサ間で処理すべき領域を予め設定しておき、各単
位シグナル・プロセッサは割当てられた処理部分画面領
域に必要となる動画信号を選択的に取り込む様にする。
この場合一般に取込み部分画面は処理部分画面より大き
い。

例えば座標（ｉ，ｊ）の２次元標本化信号をｘ（ｉ，
ｊ）とし、この２次元信号をインパルス・レスポンス
｛ｈ（ｉ，ｊ）｝のフィルタに通すことを考える。ここ
で出力ｙ（ｉ，ｊ）は各々以下で定義される部分画面は
Ｏ、インパルスレスポンスｈ（ｉ，ｊ）は区間Ｐに属し
ているものとする。

Ｏ＝｛(ｉ，ｊ)：−ＮｉＮ，-ＮｊＮ｝ Ｐ＝｛(ｉ，ｊ)：−ｉ，-ｊ｝ (1) この時のフィルタ操作は次式に従う。

よって出力画面Ｏを得るために必要な入力信号｛ｘ
(ｉ，ｊ)｝の区間Ｑは式(1)及び式(2)より Ｑ＝｛(ｉ，ｊ)：−(Ｍ＋Ｎ)ｉ(Ｍ＋Ｎ)， −(Ｍ＋Ｎ)ｊ(Ｍ＋Ｎ)｝ (3) となる。第２図はデータ取込画面Ｑと処理画面Ｏとの関
係を示したもので、一辺２（Ｍ＋Ｎ）の正方形取込画像
区間Ｑと一辺２Ｎの正方形処理画像区間Ｏが示されてい
る。

式(2)はコンボリュージョン演算と呼ばれるが、このほ
か相関演算もほぼ式(2)と同様に表現でき、取込画像と
処理画像の関係は第２図の様に表現できる。

以上の様にディジタル信号処理で基本となる演算である
コンボリュージョンや相関演算では取込画像と処理画像
の領域は異なるものの、処理画像の領域を固定すれば全
画面の情報は不要となる。よって１画面を複数の部分画
面に分割し、各部分画面を処理する複数の単位シグナル
プロセッサを割当て、各単位シグナルプロセッサは各々
に必要となる取込部分画面分の信号を取り込めば信号処
理は各々の単位シグナルプロセッサで独立に行なえる。
つまり、各単位シグナルプロセッサでは割当てられた部
分画面の処理を前述した１フレーム標本周期である３３
ミリ秒の間に処理すれば良くなり、数多くの単位シグナ
ルプロセッサを並列に動作させることで実時間動画処理
が可能となる。

（実施例） 次に本発明の実施例を図面を参照しながら説明する。

第１図は単位シグナルプロセッサを４台用いた場合の本
発明の一実施例で、同期信号入力端子１、動画信号入力
端子２、単位シグナルプロセッサ３，４，５，６，同期
信号出力端子７、動画信号出力端子８からなっており、
単位シグナルプロセッサ３，４，５，６は各々取込部1
0、処理部11、読出部12、制御部13からなっている。取
込部10、読出部12は記憶回路であり、処理部11及び制御
部13の詳細な後述する。

端子１より入力された同期信号は単位シグナルプロセッ
サ３，４，５，６それぞれの制御部13に入力される。制
御部13では入力された同期信号より予め割当てられた取
込部分画面領域に属する信号が端子２へ入力される時点
を識別し、取込信号として取込部10へ知らせる。取込部
10は制御部13より伝えられた取込信号により端子２へ入
力された動画信号を取込み記憶する。

制御部13はまた、端子１より入力された同期信号より予
め定められた取込部分画面領域の信号が入力し終ると処
理部11に実行信号を伝え、処理部11は制御部から入力さ
れた実行信号により予め定められたディジタル信号処
理、例えば前述した式(2)のコンボリュージョン演算を
取込部10に蓄えられた取込動画信号に対して行ない、演
算結果は読出部12へ書込む。

制御部13は更に端子１より入力された同期信号より予め
定められた処理部分画面領域出力時点を検出し、処理部
分画面領域になると出力部12へ出力指令信号を伝え、出
力部12では制御部13よりの出力指令信号より前述した処
理部11で処理され書込まれた処理済データを順次出力す
る。

第３図は第１図の構成の動画プロセッサにおける単位シ
グナルプロセッサ３および４で使用される取込信号、実
行信号、出力指令信号を示したものである。第３図で用
いた動画信号は説明を簡略化するため、通常の全画面に
亘るスキャン信号を部分画面毎に並べ変えた走査線変換
を受けたものと考えている。

端子１に加えられた同期信号（第３図(a)）は１画面の
始まりを知らせるもので、最初の第１区画画面を処理す
る単位シグナルプロセッサ３では制御部13の発生する取
込信号１（第３図(b)）は同期信号と同時に立ち上が
り、取込領域が終了するまで取込を指令し続ける。さら
に、取込終了後制御部13は処理部11に対し実行信号１
（第３図(c)）を伝える。この結果処理部11は実行信号
１の立上りから、取込信号１の次の立ち上りまでの間で
信号処理を行なえば良い。制御部13はまた出力部12に対
し出力指令信号１（第３図(d)）を伝える。この出力指
令信号は単位シグナルプロセッサ３の処理部分画面の位
置信号とも考えられる。第２図で説明した様に取込部分
画面は一般に処理部分画面より大きいため、各々に対応
する信号第３図(b)と第３図(d)とでは取込信号１がオン
となっている時間の方が出力指令信号１より長い。

第３図(b′)，(c′)，(d′)に示した信号は各々第２区
画画面を処理する単位プロセッサ４の取込信号、実行信
号、出力指令信号である。第３図(b′)と(d′)の関係は
第２図で示した取込部分画面と処理部分画面との差異か
ら来るものである。単位プロセッサ４の処理部11に許さ
れる処理時間は第３図(b′)の信号の立上りから出力指
令信号の立上りまででこの長さは単位プロセッサ３の処
理部11に許される時間と同じである。

以上第３図を参照して単位プロセッサ３および４のみの
制御信号について述べたが単位プロセッサ５および６も
同様に行なわれる。各単位プロセッサが出力する時点は
各々の出力指令信号がオンの時のみであるから、第１図
の出力端子８には第３図(e)で示す形式で処理済動画信
号が出力される。ただし、ここで第３図(e)のＡ，Ｂ，
Ｃ，Ｄと記した部分は各々単位シグナルプロセッサ３，
４，５，６からの出力を意味する。よって、端子８から
は処理済動画信号が切れ目なく出力される。

第４図は単位シグナルプロセッサ３，４，５，６で用い
られる制御部13の一実施例であり、同期信号入力端子2
0、クロック信号入力端子21、取込信号出力端子22、実
行信号出力端子23、出力指令信号出力端子24、列カウン
タ25、行カウンタ26、読出専用メモリ27、28、ゲート回
路29、30、31からなっている。

読出専用メモリ27は、３ビット出力で、第１ビットは入
力アドレスの値が取込画面の行番号と一致するものには
１を、他のゼロを出力する様プログラムされており、第
２ビットは入力アドレスの値が実行指令を出力したい時
点の画面上の行番号となったものには１を、他はゼロを
出力する様プログラムされており、第３ビットは入力ア
ドレスの値が処理画面の行番号と一致するものには１
を、他はゼロを出力する様プログラムされている。

また、読出専用メモリ28は同様に３ビット出力で、第１
ビットは入力アドレスの値が取込画面の列番号と一致す
るものには１を、他はゼロを出力する様プログラムされ
ており、第２ビットは入力アドレスの値が実行指令を出
力したい時点の画面上の列番号となったものには１を、
他はゼロを出力する様プログラムされており、第３ビッ
トは入力アドレスの値が処理画面の列番号と一致するも
のには１を他はゼロを出力する様プログラムされる。

同期信号が端子20より入力されると、列カウンタ25及び
行カウンタ26はリセットされ双方ともゼロを出力する。
いま第１図における第１区画を処理する単位プロセッサ
３の制御部を考えているものとすると、列カウンタの値
０により読出専用メモリ28は取込画面を示す第１ビット
目及び出力画面を示す第３ビット目に“１”を出力し、
第２ビットは“０”である。また行カウンタの値０によ
り読出専用メモリ27は取込画面を示す第１ビット目及び
出力画面を示す第３ビット目に“１”を出力し、第２ビ
ット目は“０”である。このためゲート29，30，31はそ
れぞれ取込信号出力端子22に“１”、実行信号出力端子
23に“０”、出力指令出力端子24に“１”を出力する。

標本化された動画信号が第１図の端子２に加わる毎に第
４図のクロック端子21に信号が加わり列カウンタ25を歩
進し、列カウンタ25は全画面の一列分が終了すると行カ
ウンタ26を一歩進し列カウンタ25はゼロにもどる。この
ため読出専用メモリ28，27の第１ビット目は取込画面に
属する列及び行を各々の列カウンタ25、行カウンタ26が
示している限り“１”を出力し、ゲート29によって取込
画面に属する標本位置に対して“１”を端子22へ出力す
る。

同様に列カウンタ25および行カウンタ26が処理開始を指
示すべき列と行の値を示した時のみ読出専用メモリ28，
27は“１”を出力し、この時ゲート30は端子23に実行信
号として“１”を出力する。

同様に列カウンタ25および行カウンタ26が出力画面に相
当する列および行を示した時に読出専用メモリ28，27は
各々“１”を出力し、この結果ゲート31は端子24に出力
指令信号として“１”を出力する。

第５図は第１図の単位シグナルプロセッサ３，４，５，
６における処理部の一実施例であり、シグナルプロセッ
サ40、レジスタ41、ゲート42、取込部よりの入力端子4
3、取込部へのアドレス出力端子44、出力部への出力端
子45、出力部へのアドレス出力端子46、出力部への書込
信号出力端子47実行信号入力端子48取込部出力禁止信号
出力端子49から構成される。シグナルプロセッサ40は前
記文献２で述べられているNEC製のμPD７７２０を用い
るものと仮定している。μPD７７２０は内部に乗算器や
加算器を持ち、独得のバス構成を持つ信号処理用のプロ
セッサであるが、詳細は前記文献２に譲る。μPD７７２
０は割込入力端子（INT）に信号が来ると割込処理が動
作できる様になっており、さらに、プログラム可能な出
力ビットＰ１，Ｐ２を持っている。入出力は双方向のパ
ラレルバス(Ｄ)を介して行ない、書込端子(Ｗ)に信号が
来ている場合は入力方向バスとして、書込端子(Ｗ)に信
号が来ない場合は出力方向バスとして用いられる。

いま、第１図の制御部13よりの実行信号が第５図の端子
48に加わるとシグナルプロセッサ40は割込処理としてデ
ィジタル信号処理を始める。このため、第１図の取込部
10よりの入力データを必要とし、まず、必要となるアド
レスをポートＤに用意してビット出力ポートＰ１から
“１”を出力する。この時、ゲート42は“０”を出力
し、ポートＤのデータはシグナルプロセッサ40より外部
へ出力でき、レジスタ41にアドレスを格納する。次にＰ
１を“０”とするとレジスタ41の内容が端子44を介して
取込部10へ伝達され、対応するデータが端子43からポー
ト“Ｄ”へ入力される。

同様にシグナルプロセッサ40で処理済となったデータを
出力部12へ転送するには出力部12のアドレスを指定する
ため、必要となるアドレスをポートＤに用意してビット
出力ポートＰ１から“１”を出力し、レジスタ41にアド
レスを書込む。このアドレスは出力端子46を介して出力
部12へ伝達される。次に処理済データをポートＤに用意
してビット出力ポートＰ２から“１”を出力する。この
時、ゲート42は“０”を出力し、ポートＤはシグナルプ
ロセッサ40より外部へ出力する状態となり、かつ、取込
部には出力端子49を介して出力禁止を知らせるため、Ｄ
ポート上のデータは端子45を介して出力部へ伝達され
る。また、ビット出力ポートＰ２の“１”は端子47を込
して出力部へ伝達され、端子45から伝えられたデータを
出力部へ書込むことを指令する。

以上の様にして本発明が実施できる。

以上述べた実施例では制御部に読出専用メモリを用いた
が、ランダム・アクセス・メモリ等に置換することによ
り予め定められた取込部分画像及び処理部分画像の位置
を動的に変化させるものも本発明のうちである。

また、制御部の発生する信号は取込信号終了時とした
が、プログラムにより取込信号の途中に立てても良いこ
ともあり、この様な変更も本発明のうちである。

さらに、本発明では取込部分画像及び処理部分画像の位
置を指定する制御部を個々の単位シグナルプロセッサに
分散させて持たせたが、これ等を集中させて各単位シグ
ナルプロセッサに制御信号のみを分配する方法も本発明
のうちである。

（本発明の効果） 以上見て来たように、本発明によれば動画信号を複数の
単位シグナルプロセッサにより、互いに通信することな
く、また単位シグナルプロセッサ間の境界部のディジタ
ル信号処理に何ら影響を与えることなく、ディジタル信
号処理を実現できる。

このため、多くの単位シグナルプロセッサを用いること
により実時間ディジタル信号処理を動画信号に対して適
応できる様になる。

また、並列に置かれた単位シグナルプロセッサは取込画
面および処理画面の指定のみが異なり、各単位シグナル
プロセッサの処理部では同一ディジタル・信号処理プロ
グラムで処理すべきものであるから、プログラムの開発
も単一単位シグナルプロセッサについてのみ行なえば良
く、他の単位シグナル・プロセッサのプログラムは開発
されたプログラムのコピーで良いため、プログラム作業
も容易となる。

更に、単位シグナルプロセッサ間では取込画面と処理画
面の領域のみが異なるため、多くの単位シグナルプロセ
ッサを並列に設け、故障を起した単位シグナルプロセッ
サの出力を禁止し、他の予備単位シグナルプロセッサの
取込画面と処理画面の定義のみを変えるだけて故障を復
帰できるため、高信頼度の信号処理プロセッサとしても
利用できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、 第２図は本発明の原理を示す図、 第３図は第１図の動作タイミングを示す図、 第４図は第１図の一部を示す図、 第５図は第１図の一部を示す図である。 図において、 １……同期信号入力端子、２……動画信号入力端子、
３，４，５，６……単位シグナルプロセッサ、８……動
画出力端子、10……取込部、11……処理部、12……読出
部、13……制御部 である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】テレビ信号等の動画信号の一画面の始まり
   を知らせる同期信号より予め定められた入力部分画面位
   置信号及び出力部分画面位置信号を発生する制御部と、 前記制御部より入力部分画面位置信号を入力され、別途
   入力された動画信号の前記入力部分画面位置信号の指定
   する部分画面信号を取込む取込部と、 前記取込部に接続され、前記取込部に取込まれた動画信
   号に対し次の画面の取込が始まるまでに信号処理を施す
   処理部と、 前記処理部の出力側に接続され、前記処理部の処理結果
   を蓄えるとともに、別途前記制御部より入力された前記
   出力部分画面位置信号の指定する部分画面位置に前記蓄
   えられた処理結果を出力する出力部とから構成される複
   数個の単位プロセッサと、 前記複数個の単位プロセッサの各々に前記同期信号及び
   前記動画信号を供給する入力バスと、 前記複数個の単位プロセッサの各々から出力される前記
   出力部分画像信号を伝える出力バスとからなり、 前記複数個の単位プロセッサに供給される前記出力部分
   画面位置信号は各単位プロセッサ間で重なりがなく、ま
   た、前記入力部分画面位置信号は重なりを許すことを特
   徴とした実時間動画プロセッサ。