JPH0614510B2 - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH0614510B2
JPH0614510B2 JP2097815A JP9781590A JPH0614510B2 JP H0614510 B2 JPH0614510 B2 JP H0614510B2 JP 2097815 A JP2097815 A JP 2097815A JP 9781590 A JP9781590 A JP 9781590A JP H0614510 B2 JPH0614510 B2 JP H0614510B2
Authority
JP
Japan
Prior art keywords
pattern
etching
thickness
radiation
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2097815A
Other languages
English (en)
Other versions
JPH02303022A (ja
Inventor
ベルナール・オダ
ローラン・シヤンクロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02303022A publication Critical patent/JPH02303022A/ja
Publication of JPH0614510B2 publication Critical patent/JPH0614510B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01326—Aspects related to lithography, isolation or planarisation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、新型の半導体製品の製造に関するものであ
り、具体的には、標準のフォトレジスト組成物を、各種
の従来の紫外線フォトリソグラフィ装置と併用して、サ
ブミクロン級のパターンを生成させる方法に関するもの
である。
Ｂ 従来の技術 半導体デバイス、たとえば短チャネル多結晶シリコン・
ゲート（０．６μｍ）ＦＥＴの小型化の傾向が続く中
で、これまでの大きな問題は、従来の紫外線フォトリソ
グラフィ装置が標準のフォトレジスト層上で達成できる
よりも、幅の狭い多結晶シリコンの線を画定し、制御す
ることである。このような従来の画像露出技術では、バ
リアは、約０．８μｍと考えられ、作像したフォトレジ
スト層からの転写では、これより小さい寸法のパターン
は作成できない。
直接画像印刷用の高性能の露出装置、たとえばエキシマ
・レーザ及びＸ線装置は、動作波長が短いために注目さ
れているが、現在のところ実際に市販されていない。Ｘ
線装置に関しては、Ｘ線用のマスクや膜の製作の難しさ
や、Ｘ線の発生方法（主要Ｘ線源はシンクロトロンであ
る）など未解決の問題がある。一方、エキシマ・レーザ
の使用は、パイロット・プラントまたは実験室規模に限
られ、これまでのところ、製造ラインの使用はまだ考え
られない。
これらの欠点を除去するため、数年前に、半導体製造工
程そのものを改良することを目的とする２つの主要な技
術が開発された。すなわちいわゆる「側壁画像転写」
（ＳＩＴ）技術、及び［多層レジスト」（ＭＬＲ）技術
である。どちらの技術も、乾式エッチング技術に基づ
き、従来の紫外線フォトリソグラフィ装置を用いて細線
形状を作成するものである。乾式エッチング技術は、細
線作成能力、方向性の高いエッチング（異方性）、及び
良好な選択性により、精密なデバイスの作成が可能なた
め、急速にＶＬＳＩＣの製造で湿式エッチングに代りつ
つある。基本的に、乾式エッチングには、プラズマ・エ
ッチング、高圧法、及び低圧法である反応性イオン・エ
ッチング（ＲＩＥ）が含まれる。通常の条件では、ＲＩ
Ｅは異方性であり、エッチングされた層に垂直な断面形
状を形成するが、後で述べるように、高圧で操作を行な
えば等方性となる。
ＦＥＴを製造するためのＳＩＴ技術は、基本的に、厳密
なチャネル制御により、サブミクロン級のＦＥＴデバイ
スを形成する一連の付着及びエッチング工程からなる。
この技術によれば、線の幅は、きわめて薄く正確なコン
フォーマル層の厚みのみによって決まる。この技術の詳
細は、米国特許第４４３０７９１号、第４４１９８０９
号、第４４１９８１０号、４６４８９３７号各明細書に
記載されている。半導体製造でＳＩＴ技術を実施するに
は、２１もの主要ステップと、４つの特殊マスクが必要
である。
ＭＬＲ技術は、基本的に少なくとも２つのレジスト層
と、その間のＰＥＣＶＤ酸化物等の、耐エッチ性バリア
材料の中間層の使用に基づくものである。半導体製造で
ＭＬＲ技術を実施するには、８つの主要なステップが必
要である。ＭＬＲ技術は特に米国特許第３８７３３６１
号及び第４００３０４４号明細書に記載されている。
周知のＭＬＲ技術を、多結晶シリコン・ゲートの製作
等、多結晶シリコンの細線形状の画定に適用した場合に
ついて、第３Ａ図ないし第３Ｆ図を参照して説明する。
第３Ａ図を参照すると、その上に多結晶シリコンの層１
１（厚み５００ｎｍ）が形成された絶縁基板１０、及び
厚い（１２００ｎｍ）下部フォトレジスト皮膜１２と、
厚み２００ｎｍのＰＥＣＶＤ酸化物中間層１３と、薄い
（６００ｎｍ）上部フォトレジスト皮膜１４とからなる
上部多層フォトリソグラフィ・マスクを有する半導体構
造を示す。ＣＭＯＳ ＦＥＴ技術では、上記の絶縁基板
は半導体（たとえばシリコン）の上の、ソース拡散領域
とドレイン拡散領域の間に形成された、薄いゲート二酸
化シリコン（ＳｉＯ２）層とすることができる。多結晶
シリコン層１１を従来の付着技術により形成し、高性能
のＦＥＴを得るために、細線形状すなわちパターンを形
成して、所定の精密なたとえば０．６μｍの線幅のＣＭ
ＯＳ ＦＥＴのゲート電極を画定する。
この多層フォトリソグラフィ・マスクを形成する方法は
下記のとおりである。まず、多結晶シリコン層１１を、
ヘキサメチルジシラザン（ＨＭＤＳ）等のフォトレジス
ト接着促進剤で処理する。下部レジスト皮膜をスピン・
コーティングで塗布し、乾燥する。この目的には、標準
的なレジストであればどんなものでも使用できる。次
に、ＰＥＣＶＤ酸化物の薄い層を付着させる。これに
は、アプライド・マテリアルズ（Applied Materials）
の５０００型等の低温付着装置が適している。このステ
ップの後、上部レジスト皮膜のコーティング及びベーキ
ングを行う。次に、硬化の後、上部レジスト皮膜を、従
来の紫外線フォトリソグラフィ装置で所要の形状のマス
クを介して紫外線に露光する。露光した上部レジスタを
標準のＫＯＨ溶液で現像して、第３Ｂ図に１４ａで示す
所要の残留部すなわちパターンを形成する。パターン１
４ａの幅ＬＷｅ′は、上記の装置を解像度仕様の限界で
運転するときに可能な最小値、たとえばＬＷｅ′＝０．
８μｍにすることが好ましい。次に、下のＰＥＣＶＤ酸
化物層１３をＲＩＥエッチングして、ＰＥＣＶＤパター
ン１３ａを画定するためのマスクとして、このパターン
を使用する。好ましい運転条件は、ＣＨＦ3７５ｍｌ、
Ｏ2５ｍｌ、圧力５０ｍＴ（６．６Ｐａ）、高周波電力
１３５０Ｗである。次に、厚い下部フォトレジスト層１
２中に、垂直な壁を有する対応するパターン１２ａを画
定するためのマスクとして、ＰＥＣＶＤパターンを使用
する。このステップは、代表的な運転条件、Ｏ2５０ｍ
ｌ、ＣＦ4３ｍｌ、圧力３５ｍＴ（４．７Ｐａ）、高周
波電力１０００Ｗで、ＲＩＥ装置により行ない、所要の
異方性を得る。少量のＣＦ4の添加により、エッチ速度
と清浄度が改善される。得られた構造を第３Ｂ図に示
す。次のステップでは、パターン１２ａをＲＩＥ装置
で、同じ条件すなわちＯ2５０ｍｌ、ＣＦ４３ｍｌ、圧
力３５ｍＴ（４．７Ｐａ）、高周波電力１０００Ｗで異
方性侵食を行なって、所要の異方性エッチングを実現す
る。このオーバエッチングの間に、パターンの横方向の
寸法が減少して、所定の量ｄＷ′のエッチ・バイアスが
得られる。この異方性エッチング・ステップは時間制御
式プロセスであることに注目されたい。このステップの
間に、残った上部のレジスト・パターンが除去される。
このオーバエッチング・ステップの終了時に、パターン
の横方向の寸法が両側でｄＷｆ′ずつ減少し、第３Ｃ図
に示すように、最終的なパターンの幅はＬＷｆ′とな
る。次に、ＰＥＣＶＤ層１３ａの残部を、上記と同じ運
転条件で除去する。得られた構造を第３Ｄ図に示す。図
では、横方向の寸法の減少後、パターン１２ａから得ら
れたレジスト・パターン１２ａ′が示されている。最後
に、パターン１２ａ′を使用して、第３Ｅ図に示すよう
に、多結晶シリコン層１１中に所要のパターン１１ａを
異方的に（１方向エッチング）画定する。この最後のス
テップは、標準として塩素化ガスを使用した各種の装置
で行なわれる。レジスト・パターン１２ａ′を剥がした
後、最終的に得られる構造を第３Ｆ図に示す。上記のＭ
ＬＲ法で形成したパターン１１ａは、横方向の寸法、す
なわち幅ＬＷｆ′がたとえば０．６μｍで、元の寸法Ｌ
Ｗｅ′の０．８μｍより小さい。第３Ｆ図で、パターン
１１ａは、細線形状、たとえばＦＥＴのゲート電極の断
面である。ただし、パターン１１ａは、ウェーハ基板上
に同時に形成される、すべての線形のゲート電極を含む
像全体の一部であることを理解されたい。上記の製造工
程を、下記の第Ｉ表に要約して示す。この場合、６つの
重要なステップ、すなわち２、６、７、８、９、１０が
あることが明らかである。
第Ｉ表 １ 前処理及び底部レジスト・コーティング ２ ＰＥＣＶＤ酸化物付着 ３ 上部レジスト・コーティング ４ マスクの位置合せ及び露光 ５ 現像 ６ ＰＥＣＶＤ酸化物のＲＩＥエッチング ７ 異方性レジストＲＩＥエッチング ８ 異方性レジストＲＩＥオーバエッチング（時間制
御） ９ ＰＥＣＶＤ酸化物除去 １０ 異方性多結晶シリコンＲＩＥエッチング １１ レジストの剥奪 Ｃ 発明が解決しようとする課題 上記のＭＬＲに基づく方法は、本明細書の冒頭部分に述
べた問題を解決するが、依然として多くの不便さがあ
る。この方法は、６つの重要なステップを含む多くの工
程を必要とし、比較的複雑である。さらに、エッチング
の間に、底部レジスト・パターンの寸法を制御するため
ＰＥＣＶＤ酸化物層を使用し、したがって特定の付着装
置を使用する必要がある。その結果、種々の装置の使用
が必要となる。全体として見ると、この方法は高価であ
り、製造の収率は、汚染に左右されるところが大きい。
最後に、オーバエッチを行なうのは時間制御のプロセス
である（第Ｉ表、ステップ８参照）。最適時間は実験的
に決定され、当業者には周知のように、温度、ガス圧、
流量、エッチ速度、高周波電力等、多数のプロセス・パ
ラメータに依存する。したがって、慎重に行なっても、
オーバエッチ工程は正確に制御できず、そのためこの方
法では必要な精度と再現性が得られない。たとえば、最
終幅ＬＷｆ′が０．６μｍの場合、精度は±０．２５μ
ｍ（３σ）であり、再現性も比較的低い。
Ｃ 発明が解決しようとする課題 本発明の目的は、標準のフォトレジスト組成物と、従来
の紫外線フォトリソグラフィ装置を使用して、この装置
で通常得られる鮮明度を上回わる高解像度で再現性のあ
るパターンを生成する方法を提供することにある。
本発明の他の目的は、単層レジスト（ＳＬＲ）法の原理
を利用する一方、クリテイカル制御を必要とする工程数
が格段に少ない高解像度で再現性のあるパターンを形成
する方法を提供することである。
本発明の他の目的は、単層レジスト法の原理を利用しな
がら、線幅の寸法制御が、エツチング時間制御技術では
なく、正確な厚み制御技術により遂行されるという、高
解像度で再現性のあるパターンを形成する方法を提供す
ることである。
本発明の他の目的は、等方性及び異方性のエツチング工
程がすべて単一のＲＩＥ装置によりその場で完了すると
いう、単層レジスト法に基づいて、高解像度で再現性の
あるパターンを形成する方法を提供することも含まれて
いる。
Ｄ 課題を解決するための手段 本発明によれば、基板表面上に、放射線無感応性の薄い
下層及び放射線感応性の厚い上層を順次に付着した積層
構造基板を準備する工程、 上記上層を所定の放射線パターンに露出し、現象して放
射線パターンによりリソグラフイ的に画定されたマスク
・パターンの厚い上層を有する積層構造基板を形成する
工程、 上記積層構造基板の上面を異方性の反応性イオン・エツ
チング雰囲気に曝らして上記マスク・パターンに一致す
るマスク・パターンを上記下層中に異方性エツチングに
より形成する工程、 とより成る基板の表面処理のためのマスクとして機能す
るパターンの形成方法において、 上記上層にマスク・パターンが形成された上記積層構造
基板の上面を異方性エツチング雰囲気に曝らす前の処理
として、 (イ)上記積層構造基板の上面を上記異方性エツチング条
件より高い圧力及び電力の等方性の反応性エツチング雰
囲気に曝らして等方性エツチングにより上記マスク・パ
ターンの線幅及び厚さを減少させて微細マスク・パター
ンを形成する工程、 (ロ)上記等方性エツチングの間、エツチングした線厚さ
を測定して線幅の減少を算定して監視する一方、所定の
微細線幅に達した時に上記等方性エツチング条件から上
記異方性エツチング条件に切換える工程、 とを含み、放射線パターンにより画定されたマスク・パ
ターンを一層微細なマスク・パターンに仕上げる前処理
を特徴とする。
この方法は、高解像度で再現可能なパターン、たとえば
他結晶シリコンのきわめて細い線を作成する方法であ
る。この方法の好ましい実施例によれば、（第１Ａ図な
いし１Ｄ図参照）標準の放射線感受性レジスト１７の層
を、基板１５上に形成した多結晶シリコン層１６の上に
塗布する。従来の紫外線リソグラフィ装置で、フォトレ
ジストに通常通り第１のレジスト・パターン１７ａを描
く。次にこの構造を反応性イオン・エッチング（ＲＩ
Ｅ）装置内に置き、レジスト・パターンを等方的に侵食
して全体の寸法を減少させる。エッチングした厚み（ｄ
ＴＨ）を干渉計技術で正確に測定し、対応する横方向の
寸法減少（ｄＷ）を連続的に監視する。エッチングは、
所要の最終幅（ＬＷｆ）を有する第２のレジスト・パタ
ーン１７ａ′を得るのに適した横方向の寸法減少が行な
われた時点で停止する。次に、第２のレジスト・パター
ン１７ａ′をＲＩＥにより下の多結晶シリコン層１６に
異方的に転写する。最後に、上記の第２のレジスト・パ
ターンを除去すると、所要の最終幅（ＬＷＦ）を有する
所要の多結晶シリコンのパターン１６ａが残る。これに
より、線幅が０．８μｍの範囲の、既知の紫外線リソグ
ラフィ装置で最高の解像度を有するレジスト・パターン
が得られる。上記の方法により、これまでより線幅の小
さいレジスト・パターンが形成され、したがって線幅が
０．６μｍまたはさらに小さい多結晶シリコンの線が形
成される。このように線幅を小さくできることは、将来
の進歩した半導体製品の開発に必要な短チャネルＣＭＯ
Ｓ ＦＥＴ用のゲート電極の製造にとってきわめて重要
である。
上記の方法のほか、本発明は、エッチングされた厚みを
正確に測定するため、分光計を干渉計モードで使用する
という、新規の監視・追跡システムをも開示する。
Ｅ 実施例 本発明の方法による好ましい実施例を、第１Ａ図ないし
第１Ｄ図を参照して説明する。第１Ａ図は、製造の中間
ステップにおける半導体構造の断面の概略を部分的に示
したものである。この構造は、従来の技術により、上記
で第３Ａ図を参照して説明したのと同じ仕様で形成し
た、薄い（５００ｎｍ）多結晶シリコンの層１６と、単
一の比較的厚い（１２００ｎｍ）標準のフォトレジスト
材料の皮膜１７を有する絶縁基板１５を有する。まず、
従来の紫外線フォトリソグラフィ装置で適当なマスクを
介して紫外線に露光してこの構造を作像し、次に９５℃
で露光後ベーキングを行ない、標準の方法でＫＯＨによ
り現像する。得られる構造を第１Ｂ図に示し、フォトレ
ジスト皮膜の残部を１７ａで示す。露光及び現像後の代
表的なパターンの寸法は、厚みＴＨｅ＝０．８μｍ、線
幅ＬＷｅ＝０．８μｍである。第１Ｂ図から明らかなよ
うに、パターンの壁は通常の垂直な面を有する。次に、
この構造を、アプライド・マテリアルズ社（Applied Ma
terials、米国カリフォルニア州サンタ・クララ）のＡ
ＭＥ８１００シリーズ、具体的には８１１０型等の、標
準のＲＩＥ装置に入れる。この構造を等方的にエッチン
グしてフオトレジスト・パターン１７ａの全体寸法を減
少させるために、標準の運転条件を大幅に変更した。実
験によれば、等方性エッチングに適した運転条件は、Ｏ
2９７ｍｌ、ＣＦ4３ｍｌ、圧力１００ｍＴ（１３．３Ｐ
ａ）、電力１３５０Ｗである。このようにＲＩＥ装置を
通常でない条件（高い圧力及び高周波電力）で運転する
ことが、本発明の顕著な特徴である。
パターンの等方性エッチングの間に、厚みＴＨｅが横方
向の寸法ＬＷｅと同時に減少する。パターンの厚みの減
少ｄＴＨを連続的に測定することにより、横方向の寸法
の減少ｄＷを正確に監視することが、本発明の重要な特
徴である。横方向の寸法の減少ｄＷを、エッチングした
厚みｄＴＨと相関させる技術は、後で詳細に説明する。
横方向の寸法の減少が、エッチングした厚みの所定の値
ｄＴＨｆに相当する所要の最終値ｄＷｆに達すると、エ
ッチング・ステップを終了する。得られた構造を第１Ｃ
図に示す。この工程を通常通り続行し、上述のように、
もう１つのＲＩＥ装置で多結晶シリコン層１６の露出部
分を異方的にエッチングすると、第１Ｄ図に示すよう
な、所要の最終線幅ＬＷｆを有する線形の多結晶シリコ
ン・パターン１６ａが残る。テガル社(Tegal Corp. 米
国カリフォルニア州ペタルマ）製のＴｅｇａｌ１５１１
等の最新式の乾式エッチング装置を用いると、上記のＲ
ＩＥエッチング・ステップを同一の装置で行なうことが
できる。
別の実施例を、第２Ａ図ないし第２Ｄ図に示す。この代
替例は、多結晶シリコン・スペーサの製作に使用する。
最初の構造は、ＲＩＥエッチング可能な材料の層が厚い
点以外は、第１Ａ図の構造と同じである。
従来のフォトリソグラフィ技術によるマスクの位置合せ
及び露光の後、第２Ｂ図に１７ｂで示す残ったフォトレ
ジスト・パターンを、下の多結晶シリコン層１６を画定
するマスク１５としてその場で使用すると、パターン１
６ｂが残る。残ったフォトレジストを除去した後に得ら
れる構造を第２Ｃ図に示す。多結晶シリコン・パターン
１６ｂの寸法を、厚みＴＨｅと幅ＬＷｅで示す（長さは
重要ではないため示していない）。次に、この構造をＲ
ＩＥ装置に入れて、当業者には周知のように、フッ素化
ガス（ＳＦ6、ＮＦ3等）を使用して等方性エッチングを
行なう。等方性エッチングの間に、パターンの厚みＴＨ
ｅが、横方向の寸法ＬＷｅと同時に減少する。パターン
の厚みの減少ｄＴＨを連続して測定することにより、横
方向の寸法の減少ｄＷを正確に監視することが、本発明
の重要な特徴である。所要の最終パターン幅ＬＷｆを有
する最終構造を、第２Ｄ図に示す。
下記の第IIＡ表及び第IIＢ表に、両実施例による本発明
の方法の主要なステップを要約して示す。この場合、重
要なステップは２つしかない（第IIＡ表の４、５、第II
Ｂ表の４、６）ことが明らかである。
第IIＡ表 １ 前処理及びレジスト・コーティング ２ マスクの位置合せ及び露光 ３ 現像 ４ 等方性レジストＲＩＥエッチング（厚み制御） ５ 異方性多結晶シリコンＲＩＥエッチング ６ レジストの剥奪 第IIＢ表 １ 前処理及びレジスト・コーティング ２ マスクの位置合せ及び露光 ３ 現像 ４ 異方性多結晶シリコンＲＩＥエッチング ５ レジストの剥奪 ６ 等方性多結晶シリコンＲＩＥエッチング（厚み制
御） したがって、どの実施例であれ、本発明の方法は、エッ
チングした厚みの正確な測定により、所要の横方向の寸
法の減少を注意深く監視する、等方性エッチング・ステ
ップを含む、単層レジスト（ＳＬＲ）法に基づくもので
ある。
上記のように、パターンの厚みの減少ｄＴＨを連続的に
測定することによって、横方向の寸法の減少ｄＷを正確
に監視することが最も重要である。乾式エッチング環境
で、厚みと共に変化する上記の環境の何らかの特性を測
定することにより、エッチングした厚みｄＴＨを制御す
る幾つかの方法が理論的に考えられる。米国特許出願第
４１９８２６１号明細書に記載されているような偏光解
析法は、サンプルからの光線を光検出器に反射させるた
めに、狭い帯域幅の光源を使用する。回転可能な偏光フ
ィルタを、光源と反射光の通路との両方に置く。発光強
度を監視して、強度が急激に低下する時を決定する。発
光分光分析（ＯＥＳ）は、プラズマによって発生する特
性波長を有する特定の線の強度を、制御パラメータとし
て使用する。ＯＥＳのＲＩＥエッチングへの適用に関す
る詳細は、米国特許出願第４４１５４０２号明細書に記
載されている。分光計のアパーチャをグロー放電の方向
に向け、ウェーハを水平に置くことが重要である。これ
らの条件では、干渉縞は生じない。分光計は強度の変化
のみを検出する。分光分析及び偏光解析はエッチングの
終点の検出に有用であり、広く使用されている。分光分
析及び偏光解析技術と異なり、光干渉解析は、エッチン
グされた部分から反射される光線の強度の変化を使用す
る。これは正確な技術で、エッチングされた厚みを連続
的に監視するために使用することができる。干渉解析
は、上記のＡＭＥ ＲＩＥ装置で実施される技術であ
る。この装置は、通常、第４図に概略を示した干渉計シ
ステム１８及びエッチング・システム１９を備えてい
る。エッチング・システム１９は、基本的に、複数の処
理すべきウェーハ２２を保持する六極管形のサセプタ２
１を取り囲むエッチ処理室２０から構成されている。処
理室には２つの石英のビュー・ポートすなわちのぞき窓
２３Ａ、２３Ｂがある。その１つは干渉計システムが使
用し、他の１つは目視による観察のために使用する。第
４図では、干渉計システムは１８で示す。ヘリウム・ネ
オン・レーザ等のレーザ２４が、単色放射光線２５Ａを
発生し、それがビュー・ポート２３Ａを通してウェーハ
を垂直に照射する。反射した光線２５Ｂは、基本的にフ
ォトダイオードから構成される干渉計２７に供給され
る。ビーム・スプリッタ２６Ａ及びミラー２６Ｂを使っ
て、入射光及び反射光を適切に運ぶ。次に、測定技術の
基本を簡単に説明する。好ましい操作モードでは、のぞ
き窓からチップの一部分の大きさに相当するウェーハの
領域が見える。したがって、フォトレジスト皮膜と下の
多結晶シリコン層（第１Ａ図ないし第１Ｄ図参照）が観
察できることが保証される。光線間の位相差は、フォト
レジスト皮膜の厚みと、皮膜及び層の屈折率の関数であ
る。したがって、干渉が生じ、位相差の大きさに応じ
て、全反射エネルギーの強度が増大または減少する。エ
ッチ工程が進むにつれて層の厚みが減少するため、そこ
から反射されるエネルギーの強度が周期的に変化する。
これを一般に干渉縞の運動という。垂直入射の場合、次
の極小値は、１周期Ｔの間にエッチングされる厚みに相
当する距離だけ離れている。
第５図の曲線Ｃは、波長がλ＝６３２．８ｎｍのＨｅＮ
ｅレーザで得られる、フォトダイオード２７が発生する
出力信号の強度と時間の関係を示す。各周期Ｔ′＝１２
０ｓｅｃはエッチングした厚みｄＴＨ＝０．１７μｍに
相当する。周知のように、精度を上げるには、半周期
（曲線の最大値）を使って、上記の出力信号を誘導す
る。第４図の１８に示すシステムは、本発明の方法を実
施するには、十分正確ではない。もちろん、これより波
長の短い他のレーザも使用できるが、大きいスペースを
必要とし、製造環境には好都合ではない。さらに、Ｈｅ
Ｎｅレーザは、上述のように、チップの所定の局所領域
に正確に位置合せをする必要がある。エッチングの終点
を決めるために使用するＨｅＮｅレーザ干渉計は、プラ
ズマ・エッチング中の各エッチ周期ごとに厚みの侵食を
制御することができるが、このレーザは波長が固定で長
いため、正確な測定には適当ではない。実際に、エッチ
ングした厚みを良好に制御するには、少なくとも丸１周
期をカバーする必要がある。
適当なシステムが得られないため、本発明者等は、干渉
計モードで動作する標準の分光計を使用して、新規の正
確な追跡・監視システムを開発した。
本発明によれば、分光計をはじめて干渉計として使用し
て、所要の最終厚み（ＴＨｆ）に、したがって横方向の
寸法すなわち幅（ＬＷｆ）に達するまで、レジストの部
分的除去を制御することが開示される。本発明の方法の
オーバエッチ・ステップの監視、たとえば第１の実施例
の第ＩＩＡ表のステップ４の監視用の有効な追跡システ
ムの詳細も第４図に示されている。第４図で、追跡シス
テムは２８で示されている。本発明では、もはや中間Ｐ
ＥＣＶＤ酸化物層（第３Ａ図の１３）は存在しないた
め、干渉解析法が使用できる。処理室中のプラズマがグ
ロー放電、すなわち短波長が得られる光源を形成する。
ある条件では、一部の線が干渉を起こす。プラズマによ
って発生するグロー放電が、ビュー・ポートを通して観
察できる。このように、光学的分光計が干渉計として使
用できる。エッチング工程の間に室内で生成する各種の
化学種によって発生される放射線を運ぶために、ファイ
バ・プローブ２９をビュー・ポート２３Ｂに接続する。
実際には、本発明の追跡システム２８は、標準のシステ
ム１８にとって代り、ビュー・ポートを使用するが、他
方のビュー・ポートは目視による観察のために残され
る。運ばれた放射線は、モータ駆動のモノクロメータ３
０が受け取り、監視すべく選択した波長を除くすべての
波長を除去する。次に、選択した特性放射線を検出器３
１が受け取る。検出器３１は、低ノイズ型のダイオード
検出器でもよいが、増幅器を備えた低ノイズ型の光電子
増倍 管が好ましい。モノクロメータ３０と検出器３１
は一体化して、分光計３２、たとえばソフィー社（Sofi
e Inst. フランス、アルパジョン）のＳＤ２０型とな
っている。これは広範囲のスペクトルにわたって調整で
き、本発明の場合、３０９．８ｎｍのＣＯ線をまたぐよ
うに調整する。分光計３２からのアナログ信号はＡ／Ｄ
コンバータ３３に供給され、次いでコンピュータ３４に
入力される。分光計３２からの信号は、監視された化学
種の放射線の強度を表す。チャート・レコーダ装置３５
が、コンピュータに接続されている。コンピュータはま
た、モータ３６及びエッチ・システム１９を、それぞれ
制御線３７、３８を介して制御する。コンピュータ３４
は、処理されたディジタル信号を受け取り、チャート・
レコーダ３５によって再生される放射線の強度のグラフ
を出力する。第１の実施例について行なった実験結果に
よれば、第１Ｃ図の多結晶シリコン層１６上のフォトレ
ジスト・パターン１７ａのエッチング中に監視される化
学種は、一酸化炭素ＣＯである。垂直な入射で出力信号
の最大値及び最小値（ゼロとの交点）を有する干渉計様
のレーザ効果を得るために、光ファイバをウェーハに対
して垂直に接続することが重要である。たとえば上記の
米国特許第４４１５４０２号明細書等の従来の技術に教
示されているように、それが平行な場合、強度と時間と
の関係は、連続した曲線のみが記録される。実験によ
る、１周期にエッチングされた厚みｄＴＨを下記の第II
I表に示す。
第III表 λ＝519.8ｎｍ（ＣＯ線） ｄＴＨ＝0.15μｍ λ＝313.5ｎｍ（ ″ ） ｄＴＨ＝0.10μｍ λ＝309.8ｎｍ（ ″ ） ｄＴＨ＝0.08μｍ 光線の波長が短いほど、１周期当たりの厚みは小さくな
り、したがって厚みの増分及び監視される精度が増す。
高精度のエッチング制御により、線幅の減少がうまく制
御できる。適切な線（または波長）を用いると、各周期
中にきわめて小さいステップで線幅ＬＷｆの制御が可能
になる。
第５図は、精度を上げるために最短のＣＯ放射線を使用
した場合の、強度と時間の関係を示す曲線Ｃである。
最終のエッチングした厚みｄＴＨｆは、下記の計算によ
る最終の所要の線幅ＬＷｆと正確に対応する。エッチ速
度ＥＲを求める式は下記のとおりである。
ＥＲ＝（λ／４ｎＴ） 上式で、λは、ＨｅＮｅレーザ源（λ＝６３２．８ｎ
ｍ）が発生する単色放射線、またはグロー放電中の選択
した線（たとえば最短のＣＯ線からのλ＝３０９．８ｎ
ｍ）の波長、ｎは、エッチングされる材料、たとえばフ
ォトレジストの屈折率で、層の厚み及び波長に依存し、
たとえばＴＨｆ＝１μｍ、λ＝３０９．８ｎｍの場合、
ｎ＝１．８、Ｔは、１周期の時間である。
フォトレジストのエッチ速度は、連続した最小値間の観
察時間すなわち周期Ｔを用いて決定でき、ＳＥＭの断面
で確認することができる。エッチ速度が分れば、エッチ
ングされた厚みｄＴＨを連続的に計算することができ
る。
ｄＴＨ＝ＥＲ×ｔ 上式で、ｔは経過した時間である。
１周期の時間とエッチングされる厚みとの関係が確立さ
れると、横方向の寸法の減少を制御することは容易であ
る。
水平対垂直のエッチ比ＥＲＲｈｖは、 ＥＲＲｈｖ＝ＥＲｈ／ＥＲｖ 上式で、ＥＲｖは垂直方向のエッチ速度、ＥＲｈは水平
方向のエッチ速度である。
一般に、ＥＲＲｈｖは１に近いが（理想的な等方性の場
合は、ＥＲＲｈｖ＝１）、実際には正確な監視が必要で
あり、真のＥＲＲｈｖは予備実験によって決定しなけれ
ばならない。基本的には、ＥＲＲｈｖは、主としてパタ
ーン・ファクタ、たとえばフォトレジスト皮膜によって
被覆されたウェーハの割合等に依存し、０．５〜０．７
５の範囲である。パターン・ファクタは、実際にはマス
クから得られる。
ｄＴＨ×ＥＲＲｖｈは、片側の横方向寸法の減少ｄＷを
表し、したがって全体の減少はその２倍になる。工程終
了時には、 ＬＷｆ＝ＬＷｅ−２ｄＷ ＝ＬＷｅ−（２×ｄＴＨｆ×ＥＲＲｈｖ） となる。この計算を用いると、連続的な厳密な線幅の制
御が可能になり、最終の所要の線幅ＬＷｆが得られる。
要約すれば、干渉測定のために、標準のＲＩＥ装置にＨ
ｅＮｅレーザ源を設ける。しかし、波長が比較的長いた
め（λ＝６３２．８ｎｍ）、システム１８によるエッチ
ングした厚み（ｄＴＨ）の測定は精度が十分ではない。
第５図は、ｄＴＨ＝０．１７μｍに相当する約１２０秒
の周期Ｔ′を示す曲線Ｃである。本発明者等は、エッチ
ング工程中にグロー放電により自然に発生する放射線
は、波長が短いだけでなく、ある条件下では干渉縞を形
成することを発見した。その結果、第４図に２８で示す
本発明の追跡・監視システムは、既知のシステムより精
度がはるかに高い。第５図では、曲線Ｃは、最短のＣＯ
線（λ＝３０９．８ｎｍ）で得られる干渉を表す。この
ＣＯ線を用いると、エッチングした厚みをｄＴＨ＝０．
０８μｍと薄くし、対応する周期Ｔを約６０秒（Ｔは
Ｔ′の約半分）にすることができる。その結果、本発明
の方法により、線幅が６００ｎｍ、精度が３σで±１８
０ｎｍの多結晶シリコン線を形成することができる。
Ｆ 発明の効果 本発明による、ＭＬＲ技術でなくＳＬＲ技術に基づく、
高解像度で再現性のあるパターンを作成する方法の利点
は下記の通りである。
− 工程が簡単で安価となり、従来の１１ステップから
６ステップに短縮される。重要なステップが従来の６つ
に対し、２つである。
− ＰＥＣＶＤ付着を必要とせず、高価なＰＥＣＶＤ装
置を使用しなくてもよくなり、干渉解析法が使用でき
る。
− 異物による汚染やレジストのピンホールの影響を受
けにくい。
− ステップ４及び５（第IIＡ表）を、Ｔｅｇａｌ１５
１１など単一のＲＩＥ装置１台で行なうことができる。
− タイマの代りに、精密な干渉測定に基づく正確な現
場でのプロセス制御の監視により、従来より解像度が高
く精密なパターンが得られる。
− エッチングの均一性が改善される。
− 再現性がある。
一般に、本発明の方法は、他の材料（たとえば酸化物、
金属等）、他の工程（たとえば自己整合プロセス用のレ
ジストのエッチ・バック）、その他の用途にも使用する
ことができる、 さらに、ウェーハのバッチ全体のエッチングの終点をよ
り正確に決定するためのアルゴリズムが開発可能であ
る。
【図面の簡単な説明】
第１Ａ図ないし第１Ｄ図は、単層レジスト（ＳＬＲ）技
術に基づく、本発明の方法の第１の好ましい実施例によ
るサブミクロン級の多結晶シリコン・ゲートの製造の詳
細を示す図である。 第２Ａ図ないし第２Ｄ図は、本発明の第２の好ましい実
施例によるサブミクロン級の多結晶シリコン・ゲート
（またはスペーサ）の製造の詳細を示す図である。 第３Ａ図ないし第３Ｆ図は、多層レジスト（ＭＬＲ）技
術に基づく方法による、サブミクロン級の多結晶シリコ
ン・ゲートの製造の詳細を示す図である。 第４図は、従来の干渉計、及び本発明の新規な分光計に
基づく追跡システムを備えた、上記の方法を実施するた
めの標準のＲＩＥ装置を示す図である。 第５図は、従来の干渉計、及び本発明の追跡システムに
より発生する代表的な出力信号を示すグラフである。 １５……絶縁基板、１６……多結晶シリコン皮膜、１７
……フォトレジスト皮膜、１８……干渉計システム、１
９……エッチング・システム、２０……エッチ処理室、
２１……サセプタ、２２……ウェーハ、２３Ａ、２３Ｂ
……ビュー・ポート、２４……レーザ、２６Ａ……ビー
ム・スプリッタ、２６Ｂ……ミラー、２７……フォトダ
イオード、２８……追跡システム、２９……ファイバ・
プローブ、３０……モノクロメータ、３１……検出器、
３２……分光計、３４……コンピュータ、３５……チャ
ート・レコーダ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】基板表面上に、放射線無感応性の薄い下層
    及び放射線感応性の厚い上層を順次に付着した積層構造
    基板を準備する工程、 上記上層を所定の放射線パターンに露出し、現象して放
    射線パターンによりリソグラフイ的に画定されたマスク
    ・パターンの厚い上層を有する積層構造基板を形成する
    工程、 上記積層構造基板の上面を異方性の反応性イオン・エツ
    チング雰囲気に曝らして上記マスク・パターンに一致す
    るマスク・パターンを上記下層中に異方性エツチングに
    より形成する工程、 とより成る基板の表面処理のためのマスクとして機能す
    るパターンの形成方法において、 上記上層にマスク・パターンが形成された上記積層構造
    基板の上面を異方性エツチング雰囲気に曝らす前の処理
    として、 (イ)上記積層構造基板の上面を上記異方性エツチング条
    件より高い圧力及び電力の等方性の反応性エツチング雰
    囲気に曝らして等方性エツチングにより上記マスク・パ
    ターンの線幅及び厚さを減少させて微細マスク・パター
    ンを形成する工程、 (ロ)上記等方性エツチングの間、エツチングした線厚さ
    を測定して線幅の減少を算定して監視する一方、所定の
    微細線幅に達した時に上記等方性エツチング条件から上
    記異方性エツチング条件に切換える工程、 とを含み、放射線パターンにより画定されたマスク・パ
    ターンを一層微細なマスク・パターンに仕上げる前処理
    を特徴とするパターン形成方法。
JP2097815A 1989-04-28 1990-04-16 パターン形成方法 Expired - Lifetime JPH0614510B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89480070A EP0394597A1 (en) 1989-04-28 1989-04-28 Follow-up System for Monitoring the Etching Process in an RIE Equipment and its Application to Producing High-resolution and Reproducible Patterns
EP89480070.5 1989-04-28

Publications (2)

Publication Number Publication Date
JPH02303022A JPH02303022A (ja) 1990-12-17
JPH0614510B2 true JPH0614510B2 (ja) 1994-02-23

Family

ID=8203058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2097815A Expired - Lifetime JPH0614510B2 (ja) 1989-04-28 1990-04-16 パターン形成方法

Country Status (3)

Country Link
US (1) US5139904A (ja)
EP (1) EP0394597A1 (ja)
JP (1) JPH0614510B2 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362356A (en) * 1990-12-20 1994-11-08 Lsi Logic Corporation Plasma etching process control
US5290396A (en) 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
EP0511448A1 (en) * 1991-04-30 1992-11-04 International Business Machines Corporation Method and apparatus for in-situ and on-line monitoring of a trench formation process
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
KR960000225B1 (ko) * 1991-08-26 1996-01-03 가부시키가이샤 한도오따이 에네루기 겐큐쇼 절연게이트형 반도체장치의 제작방법
US5175127A (en) * 1992-06-02 1992-12-29 Micron Technology, Inc. Self-aligned interlayer contact process using a plasma etch of photoresist
US5572562A (en) * 1993-04-30 1996-11-05 Lsi Logic Corporation Image mask substrate for X-ray semiconductor lithography
US5591564A (en) * 1993-04-30 1997-01-07 Lsi Logic Corporation Gamma ray techniques applicable to semiconductor lithography
US5512395A (en) * 1993-04-30 1996-04-30 Lsi Logic Corporation Image masks for semiconductor lithography
US5374974A (en) * 1993-04-30 1994-12-20 Lsi Logic Corporation High speed shuttle for gating a radiation beam, particularly for semiconductor lithography apparatus
US5485243A (en) * 1993-04-30 1996-01-16 Lsi Logic Corporation Afocal concentrator for low wavelength lithography, particularly for semiconductor lithography
US5431770A (en) * 1993-10-13 1995-07-11 At&T Corp. Transistor gate formation
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
KR100206597B1 (ko) * 1995-12-29 1999-07-01 김영환 반도체 장치의 미세패턴 제조방법
US6010829A (en) * 1996-05-31 2000-01-04 Texas Instruments Incorporated Polysilicon linewidth reduction using a BARC-poly etch process
US5882537A (en) * 1996-11-25 1999-03-16 United Microelectronic Corp. Metallic precipitate monitoring method
US6930028B1 (en) * 1997-06-09 2005-08-16 Texas Instruments Incorporated Antireflective structure and method
US5962195A (en) * 1997-09-10 1999-10-05 Vanguard International Semiconductor Corporation Method for controlling linewidth by etching bottom anti-reflective coating
US6297166B1 (en) * 1999-04-22 2001-10-02 International Business Machines Corporation Method for modifying nested to isolated offsets
JP3875455B2 (ja) 1999-04-28 2007-01-31 株式会社東芝 半導体装置の製造方法
US6197687B1 (en) * 1999-09-13 2001-03-06 Advanced Micro Devices, Inc. Method of patterning field dielectric regions in a semiconductor device
JP3479010B2 (ja) * 1999-11-04 2003-12-15 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
US6423457B1 (en) * 2000-01-27 2002-07-23 Advanced Micro Devices, Inc. In-situ process for monitoring lateral photoresist etching
US6420097B1 (en) 2000-05-02 2002-07-16 Advanced Micro Devices, Inc. Hardmask trim process
US6514871B1 (en) * 2000-06-19 2003-02-04 Advanced Micro Devices, Inc. Gate etch process with extended CD trim capability
JP2002009056A (ja) * 2000-06-22 2002-01-11 Mitsubishi Electric Corp 微細パターン形成方法およびその方法により製造した装置
US6555397B1 (en) * 2000-09-13 2003-04-29 Advanced Micro Devices, Inc. Dry isotropic removal of inorganic anti-reflective coating after poly gate etching
KR100811964B1 (ko) * 2000-09-28 2008-03-10 동경 엘렉트론 주식회사 레지스트 패턴 형성장치 및 그 방법
JP3458352B2 (ja) * 2000-10-05 2003-10-20 Ｔｄｋ株式会社 レジストパターンの作製方法、薄膜のパターニング方法、及びマイクロデバイスの製造方法
DE10051380C2 (de) * 2000-10-17 2002-11-28 Advanced Micro Devices Inc Verfahren zur Herstellung eines Halbleiterbauteils unter Anwendung eines Schrumpfprozesses eines Strukturmerkmals
US6500755B2 (en) * 2000-12-06 2002-12-31 Advanced Micro Devices, Inc. Resist trim process to define small openings in dielectric layers
JP3406302B2 (ja) 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US6642152B1 (en) 2001-03-19 2003-11-04 Advanced Micro Devices, Inc. Method for ultra thin resist linewidth reduction using implantation
US6828259B2 (en) * 2001-03-28 2004-12-07 Advanced Micro Devices, Inc. Enhanced transistor gate using E-beam radiation
CN1270353C (zh) * 2001-03-28 2006-08-16 先进微装置公司 使用电子束辐射形成增强晶体管栅极的方法及包括该晶体管栅极的集成电路
US6630288B2 (en) * 2001-03-28 2003-10-07 Advanced Micro Devices, Inc. Process for forming sub-lithographic photoresist features by modification of the photoresist surface
TW567575B (en) 2001-03-29 2003-12-21 Toshiba Corp Fabrication method of semiconductor device and semiconductor device
US6689661B2 (en) * 2001-04-10 2004-02-10 Micron Technology, Inc. Method for forming minimally spaced MRAM structures
US8158527B2 (en) 2001-04-20 2012-04-17 Kabushiki Kaisha Toshiba Semiconductor device fabrication method using multiple resist patterns
US7767928B2 (en) * 2001-09-05 2010-08-03 Lasertec Gmbh Depth measurement and depth control or automatic depth control for a hollow to be produced by a laser processing device
US6884722B2 (en) * 2001-09-27 2005-04-26 International Business Machines Corporation Method of fabricating a narrow polysilicon line
US20030092281A1 (en) * 2001-11-13 2003-05-15 Chartered Semiconductors Manufactured Limited Method for organic barc and photoresist trimming process
US20040018450A1 (en) * 2002-07-25 2004-01-29 United Microlectronics Corp. Method for transferring patterns
US8257546B2 (en) 2003-04-11 2012-09-04 Applied Materials, Inc. Method and system for monitoring an etch process
JP2005157090A (ja) * 2003-11-27 2005-06-16 Mitsumi Electric Co Ltd 光導波路デバイス
WO2005094231A2 (en) * 2004-03-19 2005-10-13 The Regents Of The University Of California Methods for fabrication of positional and compositionally controlled nanostructures on substrate
US6893975B1 (en) * 2004-03-31 2005-05-17 Tokyo Electron Limited System and method for etching a mask
JP2005303088A (ja) * 2004-04-13 2005-10-27 Oki Electric Ind Co Ltd プラズマ処理装置及びレジストトリミング方法
DE102004031111B4 (de) * 2004-06-28 2007-03-01 Infineon Technologies Ag Verfahren zum Herstellen sublithografischer Gate-Strukturen eines Feldeffekttransistoren
US7316785B2 (en) * 2004-06-30 2008-01-08 Lam Research Corporation Methods and apparatus for the optimization of etch resistance in a plasma processing system
DE102005009514B4 (de) * 2005-02-25 2009-11-26 BAM Bundesanstalt für Materialforschung und -prüfung Testprobe für die Bestimmung der lateralen Auflösung von bildgebenden Messgeräten
US20060251188A1 (en) * 2005-03-28 2006-11-09 Akros Silicon, Inc. Common-mode suppression circuit for emission reduction
US7662718B2 (en) * 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
JP2010087298A (ja) * 2008-09-30 2010-04-15 Toshiba Corp 半導体装置の製造方法
US9059038B2 (en) * 2012-07-18 2015-06-16 Tokyo Electron Limited System for in-situ film stack measurement during etching and etch control method
CN114883178A (zh) * 2022-04-29 2022-08-09 安徽光智科技有限公司 一种图形化蓝宝石衬底蚀刻工艺中光刻胶的使用方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873361A (en) * 1973-11-29 1975-03-25 Ibm Method of depositing thin film utilizing a lift-off mask
US4003044A (en) * 1974-09-30 1977-01-11 Wolsk Associates, Ltd. Alarm device having an oscillator
US3997367A (en) * 1975-11-20 1976-12-14 Bell Telephone Laboratories, Incorporated Method for making transistors
US4198261A (en) * 1977-12-05 1980-04-15 Gould Inc. Method for end point detection during plasma etching
JPS5650516A (en) * 1979-10-02 1981-05-07 Mitsubishi Electric Corp Endpoint detecting method
US4415402A (en) * 1981-04-02 1983-11-15 The Perkin-Elmer Corporation End-point detection in plasma etching or phosphosilicate glass
US4419809A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
US4430791A (en) * 1981-12-30 1984-02-14 International Business Machines Corporation Sub-micrometer channel length field effect transistor process
US4648937A (en) * 1985-10-30 1987-03-10 International Business Machines Corporation Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer
USRE33622E (en) * 1986-09-04 1991-06-25 At&T Bell Laboratories Integrated circuits having stepped dielectric regions

Also Published As

Publication number Publication date
JPH02303022A (ja) 1990-12-17
US5139904A (en) 1992-08-18
EP0394597A1 (en) 1990-10-31

Similar Documents

Publication Publication Date Title
JPH0614510B2 (ja) パターン形成方法
US4680084A (en) Interferometric methods and apparatus for device fabrication
TWI579642B (zh) 抗反射塗層及吸收層蝕刻之蝕刻速率偵測
JP6705023B2 (ja) プラズマ処理方法、及びプラズマ処理装置
US8257546B2 (en) Method and system for monitoring an etch process
Schattenburg et al. Optically matched trilevel resist process for nanostructure fabrication
JPH04225232A (ja) エッチング終点検出方法及び装置
JPH09283585A (ja) デバイス製造方法
US5223914A (en) Follow-up system for etch process monitoring
US8956809B2 (en) Apparatus and methods for etching quartz substrate in photomask manufacturing applications
JP2007531054A (ja) マスクをエッチングするためのシステムおよび方法
US7172969B2 (en) Method and system for etching a film stack
US7291446B2 (en) Method and system for treating a hard mask to improve etch characteristics
US7045462B2 (en) Method for fabricating a pattern and method for manufacturing a semiconductor device
JP3713426B2 (ja) エッチング深さ測定方法および装置、エッチング方法
JPH1112769A (ja) エッチング方法並びに装置及び回折光学素子の製造方法並びに装置
US20060049139A1 (en) Method and system for etching a gate stack
JPH09167733A (ja) パターン形成方法
JP2660128B2 (ja) 位相変化マスクの製造方法
KR100733120B1 (ko) 반도체 웨이퍼처리의 검출방법 및 검출장치
JPH1055072A (ja) レジストパターン形成方法及びレジストパターン形成装置
JPH0456451B2 (ja)
JPH05281699A (ja) エッチング装置