JPH06149592A - マイクロコンピュータの割り込み処理方式 - Google Patents
マイクロコンピュータの割り込み処理方式Info
- Publication number
- JPH06149592A JPH06149592A JP29490092A JP29490092A JPH06149592A JP H06149592 A JPH06149592 A JP H06149592A JP 29490092 A JP29490092 A JP 29490092A JP 29490092 A JP29490092 A JP 29490092A JP H06149592 A JPH06149592 A JP H06149592A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interrupt processing
- microcomputer
- timer
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 タイマー機能を有し、割り込み処理と次の割
り込み処理との間に、必ず所定の時間以上のメインルー
チンの実行時間を確保する割り込み処理方式である。 【効果】 効率的なプログラム作成が可能となり、特
に、頻繁に割り込み要因が発生するシステムを処理する
場合にソフトウェア設計の行い易いマイクロコンピュー
タを提供することが可能となる。
り込み処理との間に、必ず所定の時間以上のメインルー
チンの実行時間を確保する割り込み処理方式である。 【効果】 効率的なプログラム作成が可能となり、特
に、頻繁に割り込み要因が発生するシステムを処理する
場合にソフトウェア設計の行い易いマイクロコンピュー
タを提供することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、制御用に用いられるマ
イクロコンピュータの割り込み処理方式において、１つ
の割り込み処理の終了から次の割り込み処理の実行まで
にタイマーで決められたウェイト時間を持たせることが
でき、その間にメインルーチンの処理を行う手段を持つ
割り込み処理方式に関する。
イクロコンピュータの割り込み処理方式において、１つ
の割り込み処理の終了から次の割り込み処理の実行まで
にタイマーで決められたウェイト時間を持たせることが
でき、その間にメインルーチンの処理を行う手段を持つ
割り込み処理方式に関する。
【０００２】
【従来の技術】従来、割り込み機能を有するマイクロコ
ンピュータで割り込み要因が発生した時に、割り込み処
理を許可したり禁止することは、ソフトウェアでフラグ
を制御することにより行われていた。
ンピュータで割り込み要因が発生した時に、割り込み処
理を許可したり禁止することは、ソフトウェアでフラグ
を制御することにより行われていた。
【０００３】その場合、割り込み許可状態において頻繁
に割り込み要因が発生した場合は、割り込み処理が連続
的に行われ、メイン処理がほとんど実行出来なくなるこ
とがある。その為、割り込みの実行時間を短縮したり、
例えば割り込み要因を任意に選択することにより割り込
み要因の数を減らして他の要因をメインプログラムで処
理する方式（特開昭６０−３７０３８）等といったソフ
ト、ハード両面からの工夫がなされてきた。
に割り込み要因が発生した場合は、割り込み処理が連続
的に行われ、メイン処理がほとんど実行出来なくなるこ
とがある。その為、割り込みの実行時間を短縮したり、
例えば割り込み要因を任意に選択することにより割り込
み要因の数を減らして他の要因をメインプログラムで処
理する方式（特開昭６０−３７０３８）等といったソフ
ト、ハード両面からの工夫がなされてきた。
【０００４】
【発明が解決しようとする課題】本発明は、従来の割り
込み機能の利点を生かしながら、頻繁に割り込みが発生
する場合にも、その実行開始を遅らせることによって、
その間にメイン処理も実行させようとするものであり、
割り込み処理を含むプログラムの開発を容易化しようと
するものである。
込み機能の利点を生かしながら、頻繁に割り込みが発生
する場合にも、その実行開始を遅らせることによって、
その間にメイン処理も実行させようとするものであり、
割り込み処理を含むプログラムの開発を容易化しようと
するものである。
【０００５】
【課題を解決するための手段】本発明は上記の課題に鑑
みてなされたものであり、割り込み処理を終了した時か
らタイマーを動作させ、そのタイマーによって設定され
たウェイト時間内は次の割り込み要因が発生しても割り
込み処理の実行を待機させることにより課題を解決す
る。
みてなされたものであり、割り込み処理を終了した時か
らタイマーを動作させ、そのタイマーによって設定され
たウェイト時間内は次の割り込み要因が発生しても割り
込み処理の実行を待機させることにより課題を解決す
る。
【０００６】
【作用】本発明によれば、割り込み処理が終了した後、
次の割り込み処理の実行までにタイマーで決められたウ
ェイト時間が確保され、その時間内はメインプログラム
が実行されるので効率的なプログラム作成が可能とな
る。
次の割り込み処理の実行までにタイマーで決められたウ
ェイト時間が確保され、その時間内はメインプログラム
が実行されるので効率的なプログラム作成が可能とな
る。
【０００７】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【０００８】図１は本発明によるマイクロコンピュータ
の割り込み制御部の例を示すブロック図である。１は割
り込み要求フラグで、割り込み要因が発生した時にセッ
トされる。２は割り込み許可フラグで、その割り込みを
許可するか否かをプログラムで設定するものである。本
図面では簡単のため１組のフラグを示しているが、通常
マイクロコンピュータには数種類の割り込み機能があ
り、それに応じて数組のフラグが存在している。ただ
し、本発明はその組み数には依存しない。３はウェイト
タイマーの終了フラグであり、ウェイトタイマー４がカ
ウントアップしてオーバーフローした時にセットされ
る。
の割り込み制御部の例を示すブロック図である。１は割
り込み要求フラグで、割り込み要因が発生した時にセッ
トされる。２は割り込み許可フラグで、その割り込みを
許可するか否かをプログラムで設定するものである。本
図面では簡単のため１組のフラグを示しているが、通常
マイクロコンピュータには数種類の割り込み機能があ
り、それに応じて数組のフラグが存在している。ただ
し、本発明はその組み数には依存しない。３はウェイト
タイマーの終了フラグであり、ウェイトタイマー４がカ
ウントアップしてオーバーフローした時にセットされ
る。
【０００９】割り込み要求フラグ１、割り込み許可フラ
グ２、ウェイトタイマー終了フラグ３のすべての条件が
満足された時に、割り込み処理回路５が働き、割り込み
処理は実行される。次に割り込み処理が終了した時に、
タイマーリセット回路６が働き、ウェイトタイマー４と
ウェイトタイマー終了フラグ３をリセットする。
グ２、ウェイトタイマー終了フラグ３のすべての条件が
満足された時に、割り込み処理回路５が働き、割り込み
処理は実行される。次に割り込み処理が終了した時に、
タイマーリセット回路６が働き、ウェイトタイマー４と
ウェイトタイマー終了フラグ３をリセットする。
【００１０】その後、再び割り込み要因が発生して割り
込み要求フラグ１がセットされても、ウェイトタイマー
終了フラグ３がセットされるまでは、その割り込み処理
は実行されない。
込み要求フラグ１がセットされても、ウェイトタイマー
終了フラグ３がセットされるまでは、その割り込み処理
は実行されない。
【００１１】以上により、図２の（２）に示すように、
１つの割り込み処理が終了した場合には、ウェイトタイ
マーが動作を開始し、オーバーフロー後に次の割り込み
処理が開始される。従って、割り込み処理と次の割り込
み処理の間には少なくともウェイトタイマーで決められ
た割り込み待機時間が設けられ、その間にメインプログ
ラムを実行することが可能となる。なお、図２の（１）
は従来の割り込みタイミングである。
１つの割り込み処理が終了した場合には、ウェイトタイ
マーが動作を開始し、オーバーフロー後に次の割り込み
処理が開始される。従って、割り込み処理と次の割り込
み処理の間には少なくともウェイトタイマーで決められ
た割り込み待機時間が設けられ、その間にメインプログ
ラムを実行することが可能となる。なお、図２の（１）
は従来の割り込みタイミングである。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
割り込み処理が終了した後、次の割り込み処理の実行ま
でに、タイマーで決められたウェイト時間が確保され、
その時間内はメインプログラムが実行されるので、効率
的なプログラム作成が可能となり、特に、頻繁に割り込
み要因が発生するシステムを処理する場合に、ソフトウ
ェア設計の行い易いマイクロコンピュータを提供するこ
とが可能となる。
割り込み処理が終了した後、次の割り込み処理の実行ま
でに、タイマーで決められたウェイト時間が確保され、
その時間内はメインプログラムが実行されるので、効率
的なプログラム作成が可能となり、特に、頻繁に割り込
み要因が発生するシステムを処理する場合に、ソフトウ
ェア設計の行い易いマイクロコンピュータを提供するこ
とが可能となる。
【図１】本発明のブロック図である。
【図２】従来の割り込みタイミングと本発明の割り込み
のタイミングとの比較を示す図である。
のタイミングとの比較を示す図である。
１ 割り込み要求フラグ ２ 割り込み許可フラグ ３ ウェイトタイマ終了フラグ ４ ウェイトタイマ ５ 割り込み処理回路 ６ タイマーリセット回路
Claims (1)
- 【請求項１】 マイクロコンピュータで割り込み処理を
終了した時、タイマーを動作させ、そのタイマーによっ
て設定されたウェイト時間内は次の割り込み要因が発生
しても割り込み処理の実行を待機させることを特徴とす
る、マイクロコンピュータの割り込み処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29490092A JPH06149592A (ja) | 1992-11-04 | 1992-11-04 | マイクロコンピュータの割り込み処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29490092A JPH06149592A (ja) | 1992-11-04 | 1992-11-04 | マイクロコンピュータの割り込み処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06149592A true JPH06149592A (ja) | 1994-05-27 |
Family
ID=17813709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29490092A Pending JPH06149592A (ja) | 1992-11-04 | 1992-11-04 | マイクロコンピュータの割り込み処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06149592A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007074320A (ja) * | 2005-09-07 | 2007-03-22 | Matsushita Electric Ind Co Ltd | ネットワーク機器装置 |
-
1992
- 1992-11-04 JP JP29490092A patent/JPH06149592A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007074320A (ja) * | 2005-09-07 | 2007-03-22 | Matsushita Electric Ind Co Ltd | ネットワーク機器装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454255B2 (ja) | ||
| JPH06149592A (ja) | マイクロコンピュータの割り込み処理方式 | |
| JP2001092676A (ja) | 組み込みプログラムにおけるタスク管理システム | |
| JPH05113887A (ja) | コンピユータシステム | |
| JPH0877039A (ja) | テスト方法 | |
| JPH05134960A (ja) | ローカルプロセツシング方式 | |
| JPH0683637A (ja) | マイクロコンピュータの割り込み処理方式 | |
| JP2581327B2 (ja) | 仮想計算機の入出力割込み処理方式 | |
| JPS595370A (ja) | 処理時間管理方式 | |
| JPH04302353A (ja) | 対称形マルチプロセッサ計算機のタイマ割込み方式 | |
| JPH0612394A (ja) | プロセススケジュール方式 | |
| JPH0462093B2 (ja) | ||
| JPH11327921A (ja) | 計算機システムに於けるスレッド優先度制御装置、及びスレッド優先度制御方法 | |
| JPH01166226A (ja) | オペレーティングシステムの割込み処理方式 | |
| JPH05204665A (ja) | 後続ジョブ自動起動方法 | |
| JPH04287234A (ja) | 処理多重度制御方式 | |
| JPH03164940A (ja) | 割込み時期を複数化した計算機 | |
| JPH07262022A (ja) | 割込み処理方式 | |
| JPH05257875A (ja) | 割込み処理開始遅延の回避方法 | |
| JPH087689B2 (ja) | タスク制御方式 | |
| JPH0934729A (ja) | ディスパッチャ制御方式 | |
| JPH0658659B2 (ja) | プロセッサ間の割込み制御方法 | |
| JPH04184633A (ja) | 再実行処理機構 | |
| JPH02211545A (ja) | ジョブ実行制御方式 | |
| JPS5977507A (ja) | シ−ケンス制御装置 |