JPH06149664A - 情報処理装置のデータ転送制御装置 - Google Patents
情報処理装置のデータ転送制御装置Info
- Publication number
- JPH06149664A JPH06149664A JP4299890A JP29989092A JPH06149664A JP H06149664 A JPH06149664 A JP H06149664A JP 4299890 A JP4299890 A JP 4299890A JP 29989092 A JP29989092 A JP 29989092A JP H06149664 A JPH06149664 A JP H06149664A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- distance
- storage area
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】 情報処理装置のデータ転送制御装置に関し、
ディスタンスが０である転送処理の処理時間を短縮する
ことを目的とする。 【構成】 転送元記憶領域１と、転送先記憶領域２とを
有し、複数のデータ要素からなるデータを転送するに際
して、転送元アドレスと、転送先アドレスと、データ要
素間の距離を指定するディスタンス間隔と、レングス転
送長とを指定する命令実効制御部３と、転送制御部４と
を有する情報処理装置において、ディスタンス０検出手
段５と、ディスタンス０を検出したときに最後に書き込
まれるべきデータの転送元アドレスを生成する最終アド
レス生成手段６またはデータ格納手段７とを有し、デー
タ転送制御部３はディスタンスとして０が指定されたと
きには転送先記憶領域２に最後に書き込まれるべきデー
タのみを、またはデータ格納手段７に格納したデータを
繰り返し書き込むものとして構成する。
ディスタンスが０である転送処理の処理時間を短縮する
ことを目的とする。 【構成】 転送元記憶領域１と、転送先記憶領域２とを
有し、複数のデータ要素からなるデータを転送するに際
して、転送元アドレスと、転送先アドレスと、データ要
素間の距離を指定するディスタンス間隔と、レングス転
送長とを指定する命令実効制御部３と、転送制御部４と
を有する情報処理装置において、ディスタンス０検出手
段５と、ディスタンス０を検出したときに最後に書き込
まれるべきデータの転送元アドレスを生成する最終アド
レス生成手段６またはデータ格納手段７とを有し、デー
タ転送制御部３はディスタンスとして０が指定されたと
きには転送先記憶領域２に最後に書き込まれるべきデー
タのみを、またはデータ格納手段７に格納したデータを
繰り返し書き込むものとして構成する。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置のデータ
転送制御装置に係り、特に転送元記憶領域と、転送先記
憶領域とを有し、転送元記憶領域から転送先記憶領域に
高速にデータを転送処理することができる情報処理装置
のデータ転送制御装置に関する。
転送制御装置に係り、特に転送元記憶領域と、転送先記
憶領域とを有し、転送元記憶領域から転送先記憶領域に
高速にデータを転送処理することができる情報処理装置
のデータ転送制御装置に関する。
【０００２】
【従来の技術】情報処理装置の多くは記憶領域間、例え
ば本体装置のメモリと拡張記憶装置との間でのデータ移
動命令を備えたものが多い。この種の命令の中にはある
一定間隔（ディスタンス）で配置されたデータの移動、
即ちインターリーブ方式に適したディスタンスアクセス
命令が用意されるものがある。
ば本体装置のメモリと拡張記憶装置との間でのデータ移
動命令を備えたものが多い。この種の命令の中にはある
一定間隔（ディスタンス）で配置されたデータの移動、
即ちインターリーブ方式に適したディスタンスアクセス
命令が用意されるものがある。
【０００３】この種の命令による転送処理は次のような
手順で行われる。まず第１の転送処理は、図５に示すよ
うに、転送元である記憶領域３０の指定された転送元ア
ドレスから指定されたレングスに渡って連続した領域に
配置されたデータ３２を転送先である記憶領域３１の指
定された転送先アドレスからデータ要素長ずつ、指定さ
れたディスタンスを保って移動させる場合で、この場合
には、 転送元アドレスから１つのデータ要素を読み出す。
手順で行われる。まず第１の転送処理は、図５に示すよ
うに、転送元である記憶領域３０の指定された転送元ア
ドレスから指定されたレングスに渡って連続した領域に
配置されたデータ３２を転送先である記憶領域３１の指
定された転送先アドレスからデータ要素長ずつ、指定さ
れたディスタンスを保って移動させる場合で、この場合
には、 転送元アドレスから１つのデータ要素を読み出す。
【０００４】転送先アドレスにデータ要素を移動す
る。 転送元アドレスをデータ要素の長さだけ加える。 転送先アドレスをディスタンス値だけ加える。 からまでを繰り返し指定された転送長を転送した
なら命令完了する。また第２の転送処理は、図６に示す
ように、記憶領域の転送元と転送先の立場を入替え、上
述の手順に従って記憶領域３１に転送されたデータを元
の記憶領域３０に転送する場合であり、この場合は 転送元アドレスから１つのデータ要素を読み出す。
る。 転送元アドレスをデータ要素の長さだけ加える。 転送先アドレスをディスタンス値だけ加える。 からまでを繰り返し指定された転送長を転送した
なら命令完了する。また第２の転送処理は、図６に示す
ように、記憶領域の転送元と転送先の立場を入替え、上
述の手順に従って記憶領域３１に転送されたデータを元
の記憶領域３０に転送する場合であり、この場合は 転送元アドレスから１つのデータ要素を読み出す。
【０００５】転送先アドレスにデータ要素を移動す
る。 転送先アドレスをデータ要素の長さだけ加える。 転送元アドレスをディスタンス値だけ加える。 からまでを繰り返し指定された転送長を転送した
なら命令完了する。このような手順により記憶領域間に
おいてデータの転送をおこなうものとしている。
る。 転送先アドレスをデータ要素の長さだけ加える。 転送元アドレスをディスタンス値だけ加える。 からまでを繰り返し指定された転送長を転送した
なら命令完了する。このような手順により記憶領域間に
おいてデータの転送をおこなうものとしている。
【０００６】
【発明が解決しようとする課題】ところで、このような
情報処理装置では、装置の仕様として、ディスタンスの
値を０として使用することができるものがある。この
時、ディスタンス値に０が指定されると、上述した処理
は次のような動作となる。
情報処理装置では、装置の仕様として、ディスタンスの
値を０として使用することができるものがある。この
時、ディスタンス値に０が指定されると、上述した処理
は次のような動作となる。
【０００７】第１処理の場合（図７） 転送元アドレスから１つのデータ要素を読み出す。 転送先アドレスにデータ要素を移動する。 転送元アドレスをデータ要素の長さだけ加える。 転送先アドレスに０を加える。即ち、最初の転送先ア
ドレスのままとする。。
ドレスのままとする。。
【０００８】からまでを繰り返し指定された転送
長を転送したなら命令完了する。 この転送処理は転送先アドレスが常に同一であるため、
どのようなレングス（０を除く）を指定しても命令が完
了した結果は、最後に移動されたデータのみが移動され
たように見える。つまり、最後のデータの移動操作以外
のデータ移動操作の論理的意義は失われており、データ
移動操作に要した時間の大部分が論理的に無意味なもの
となってしまうという問題がある。
長を転送したなら命令完了する。 この転送処理は転送先アドレスが常に同一であるため、
どのようなレングス（０を除く）を指定しても命令が完
了した結果は、最後に移動されたデータのみが移動され
たように見える。つまり、最後のデータの移動操作以外
のデータ移動操作の論理的意義は失われており、データ
移動操作に要した時間の大部分が論理的に無意味なもの
となってしまうという問題がある。
【０００９】第２の処理の場合（図８） 転送元アドレスから１つのデータ要素を読み出す。 転送先アドレスにデータ要素を移動する。 転送先アドレスをデータ要素の長さだけ加える。 転送元アドレスに０を加える。即ち元のアドレスのま
まとする。
まとする。
【００１０】からまでを繰り返し指定された転送
長を転送したなら命令完了する。 この転送処理は転送元アドレスが一定であるため、どの
ようなレングスを与えても転送元から読み出されるデー
タは同一である。この時、毎回データを転送元から読み
出していても意味はなく、データ移動操作に要した時間
の大部分が論理的に無意味なものとなってしまうという
問題がある。
長を転送したなら命令完了する。 この転送処理は転送元アドレスが一定であるため、どの
ようなレングスを与えても転送元から読み出されるデー
タは同一である。この時、毎回データを転送元から読み
出していても意味はなく、データ移動操作に要した時間
の大部分が論理的に無意味なものとなってしまうという
問題がある。
【００１１】また、このような転送処理、従来ＣＰＵに
備えられて来たような所謂キャッシュメモリではそのデ
ータ移動量が大きいことから、キャッシュエントリのリ
プレースメントが多発する。例えば主記憶から拡張記憶
へのデータ転送に於ては、移動したデータのうち、ＣＰ
Ｕが処理に使用するデータの割合は一般的に低く、結果
としてデータ移動後の処理においてキャッシュメモリの
ヒット率を大きく低下させてしまう可能性を持つために
敢えて使用しておらず、このような命令での読み出しア
クセスは全ての読み出し動作を読み出す記憶領域に対し
て行っていた。そのため、上記第２の処理として示した
ような例の場合には無駄な処理が非常に長い時間をかけ
て行われることになる。
備えられて来たような所謂キャッシュメモリではそのデ
ータ移動量が大きいことから、キャッシュエントリのリ
プレースメントが多発する。例えば主記憶から拡張記憶
へのデータ転送に於ては、移動したデータのうち、ＣＰ
Ｕが処理に使用するデータの割合は一般的に低く、結果
としてデータ移動後の処理においてキャッシュメモリの
ヒット率を大きく低下させてしまう可能性を持つために
敢えて使用しておらず、このような命令での読み出しア
クセスは全ての読み出し動作を読み出す記憶領域に対し
て行っていた。そのため、上記第２の処理として示した
ような例の場合には無駄な処理が非常に長い時間をかけ
て行われることになる。
【００１２】そこで本発明はディスタンスが０である転
送処理の処理時間を短縮することができる情報処理装置
のデータ転送制御装置を提供することを目的とする。
送処理の処理時間を短縮することができる情報処理装置
のデータ転送制御装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明において、上記の
課題を解決するための第１の手段は、図１に示すよう
に、転送元記憶領域１と、転送先記憶領域２とを有し、
転送元記憶領域１から転送先記憶領域２に１又は複数の
データ要素からなるデータを転送するに際して、転送元
記憶領域１の転送すべきデータの最初のアドレスを指定
する転送元アドレスと、転送先記憶領域２の最初のアド
レスを指定する転送先アドレスと、転送先でのデータ要
素間の距離を指定するディスタンス（間隔）と、データ
の総転送量を指定するレングス（転送長）とを指定する
命令実効制御部３と、転送元記憶領域１の指定された転
送元アドレスから指定されたレングスに渡って連続した
領域に配置されたデータを転送先記憶領域２の指定され
た転送先アドレスからデータ要素長ずつ、指定されたデ
ィスタンスを保って移動させるデータ転送制御部４とを
有する情報処理装置において、指定ディスタンスが０で
あることを検出するディスタンス０検出手段５と、ディ
スタンス０検出手段がディスタンス０を検出したときに
最後に書き込まれるべきデータの転送元アドレスを生成
する最終アドレス生成手段６とを有し、データ転送制御
部３はディスタンスとして０が指定されたことを検知し
た際には最後に書き込まれるべきデータのみを移動し、
処理を終了させることである。
課題を解決するための第１の手段は、図１に示すよう
に、転送元記憶領域１と、転送先記憶領域２とを有し、
転送元記憶領域１から転送先記憶領域２に１又は複数の
データ要素からなるデータを転送するに際して、転送元
記憶領域１の転送すべきデータの最初のアドレスを指定
する転送元アドレスと、転送先記憶領域２の最初のアド
レスを指定する転送先アドレスと、転送先でのデータ要
素間の距離を指定するディスタンス（間隔）と、データ
の総転送量を指定するレングス（転送長）とを指定する
命令実効制御部３と、転送元記憶領域１の指定された転
送元アドレスから指定されたレングスに渡って連続した
領域に配置されたデータを転送先記憶領域２の指定され
た転送先アドレスからデータ要素長ずつ、指定されたデ
ィスタンスを保って移動させるデータ転送制御部４とを
有する情報処理装置において、指定ディスタンスが０で
あることを検出するディスタンス０検出手段５と、ディ
スタンス０検出手段がディスタンス０を検出したときに
最後に書き込まれるべきデータの転送元アドレスを生成
する最終アドレス生成手段６とを有し、データ転送制御
部３はディスタンスとして０が指定されたことを検知し
た際には最後に書き込まれるべきデータのみを移動し、
処理を終了させることである。
【００１４】また、本発明において、第２の手段は、図
１に示すように、転送元記憶領域と、転送先記憶領域と
を有し、転送元記憶領域から転送先記憶領域に１又は複
数のデータ要素からなるデータを転送するに際して、転
送元記憶領域１の転送すべきデータの最初のアドレスを
指定する転送元アドレスと、転送先記憶領域２の最初の
転送先アドレスと、転送元のデータ要素間の距離を指定
するディスタンス（間隔と、データの総転送量を指定す
るレングス（転送長）とを指定する命令実効制御部と、
転送元記憶領域１の指定された転送元アドレスから指定
されたディスタンスを保って格納されたデータ要素を順
次読み出し、転送先記憶領域２の転送先アドレスから指
定されたレングスに渡って連続したデータとして移動さ
せるデータ転送制御部３とを有する情報処理装置におい
て、指定ディスタンスが０であることを検出するディス
タンス０検出手段５と、ディスタンス０検出手段がディ
スタンス０を検出したときに転送元領域から最初に読み
出したデータ要素の内容を保持するデータ保持手段７と
を有し、データ転送制御部３は保持されたデータ要素を
指定された転送先アドレスから指定されたレングスにわ
たって繰り返し書き込むことにより、処理を終了させる
ことである。
１に示すように、転送元記憶領域と、転送先記憶領域と
を有し、転送元記憶領域から転送先記憶領域に１又は複
数のデータ要素からなるデータを転送するに際して、転
送元記憶領域１の転送すべきデータの最初のアドレスを
指定する転送元アドレスと、転送先記憶領域２の最初の
転送先アドレスと、転送元のデータ要素間の距離を指定
するディスタンス（間隔と、データの総転送量を指定す
るレングス（転送長）とを指定する命令実効制御部と、
転送元記憶領域１の指定された転送元アドレスから指定
されたディスタンスを保って格納されたデータ要素を順
次読み出し、転送先記憶領域２の転送先アドレスから指
定されたレングスに渡って連続したデータとして移動さ
せるデータ転送制御部３とを有する情報処理装置におい
て、指定ディスタンスが０であることを検出するディス
タンス０検出手段５と、ディスタンス０検出手段がディ
スタンス０を検出したときに転送元領域から最初に読み
出したデータ要素の内容を保持するデータ保持手段７と
を有し、データ転送制御部３は保持されたデータ要素を
指定された転送先アドレスから指定されたレングスにわ
たって繰り返し書き込むことにより、処理を終了させる
ことである。
【００１５】
【作用】本発明の第１の手段によれば、命令実行制御部
４はデータ移動処理の実行を制御する。データ転送制御
部３に対して、転送元アドレス、転送先アドレス、レン
グス、ディスタンスを送出し、データ転送制御部３は指
定された転送元記憶領域から転送先記憶領域へデータの
移動処理を実行する。
４はデータ移動処理の実行を制御する。データ転送制御
部３に対して、転送元アドレス、転送先アドレス、レン
グス、ディスタンスを送出し、データ転送制御部３は指
定された転送元記憶領域から転送先記憶領域へデータの
移動処理を実行する。
【００１６】指示されたデータ移動処理が完了したらデ
ータ転送制御部３は命令実行部４に対して処理終了信号
を報告する。命令実行部４はこれが到着したことにより
一連の処理が終了したものとして、次の命令処理に移
る。命令実行部からデータ転送制御部に対して出された
ディスタンスはディスタンス０検出手段５に入力され
る。ディスタンス０検出手段５がディスタンス値＝０を
検出すると、それを示す制御信号を生成し、最終アドレ
ス生成手段６を送出する。
ータ転送制御部３は命令実行部４に対して処理終了信号
を報告する。命令実行部４はこれが到着したことにより
一連の処理が終了したものとして、次の命令処理に移
る。命令実行部からデータ転送制御部に対して出された
ディスタンスはディスタンス０検出手段５に入力され
る。ディスタンス０検出手段５がディスタンス値＝０を
検出すると、それを示す制御信号を生成し、最終アドレ
ス生成手段６を送出する。
【００１７】転送元アドレス、転送先アドレス、レング
スも最終アドレス生成手段に入力され、最終アドレス生
成手段６はデータ転送制御部３に対して求めた最終転送
元アドレスを出力する。この時、レングスは１単位とな
り、ディスタンスは０を送出する。この指示により、図
２に示すように、転送元の最終アドレスのデータ要素の
みが転送されることになる。
スも最終アドレス生成手段に入力され、最終アドレス生
成手段６はデータ転送制御部３に対して求めた最終転送
元アドレスを出力する。この時、レングスは１単位とな
り、ディスタンスは０を送出する。この指示により、図
２に示すように、転送元の最終アドレスのデータ要素の
みが転送されることになる。
【００１８】転送が完了するとデータ転送制御部３から
処理完了信号が命令実行部４に送られ、命令実行制御部
は次の命令処理に移る。次に、本発明の第２の手段の作
用を説明する。命令実行部１から送出された、ディスタ
ンスが０であるなら、データ転送制御部３は、図３に示
すように、転送元記憶領域１からデータ転送元アドレス
で指定されるアドレスのデータ要素を１回だけ読み出
し、データ保持手段７にデータを保持し、データ転送先
記憶領域２のデータ転送先アドレスで指定されたアドレ
スに転送する。次のデータは転送元記憶領域１から読み
出さずにデータ保持手段７で保持したデータを供給し、
指定された転送長だけ転送先記憶領域にデータ転送を行
う。
処理完了信号が命令実行部４に送られ、命令実行制御部
は次の命令処理に移る。次に、本発明の第２の手段の作
用を説明する。命令実行部１から送出された、ディスタ
ンスが０であるなら、データ転送制御部３は、図３に示
すように、転送元記憶領域１からデータ転送元アドレス
で指定されるアドレスのデータ要素を１回だけ読み出
し、データ保持手段７にデータを保持し、データ転送先
記憶領域２のデータ転送先アドレスで指定されたアドレ
スに転送する。次のデータは転送元記憶領域１から読み
出さずにデータ保持手段７で保持したデータを供給し、
指定された転送長だけ転送先記憶領域にデータ転送を行
う。
【００１９】
【実施例】以下本発明に係る情報処理装置のデータ転送
制御装置の実施例を図面に基づいて説明する。図４は本
発明に係る情報処理装置のデータ転送制御装置の実施例
を示すものである。本実施例では第１及び第２の手段を
共に実現する構成を有している。そして本実施例では共
にデータの転送元、転送先となる記憶領域Ｘ２４と記憶
領域Ｙとを有している。
制御装置の実施例を図面に基づいて説明する。図４は本
発明に係る情報処理装置のデータ転送制御装置の実施例
を示すものである。本実施例では第１及び第２の手段を
共に実現する構成を有している。そして本実施例では共
にデータの転送元、転送先となる記憶領域Ｘ２４と記憶
領域Ｙとを有している。
【００２０】同図において、図示していない命令実行制
御部からは指令コード、転送先アドレス、転送元アドレ
ス、レングス、ディスタンスが送出される。同図におい
て、１１、１２は指令コードをデコードするデコーダ、
１３はデーコーダ１２が指令コードをデコードし、第１
の手段に該当する命令であるとしたときに、転送元アド
レス、レングス、ディスタンスとデータ要素長から、
〔送元アドレス＋（レングス／データ要素長）×ディス
タンス〕に基づいて最終転送アドレスを求め、レングス
＝１信号と共に出力する最終アドレス生成手段である最
終アドレス生成機構、１４はディスタンスの全ビットの
ＮＯＲ論理が取られ、全ビットが０であればＤｉｓｔａ
ｎｃｅ＝０信号を発生するディスタンス０検出手段であ
るＮＯＲゲート、１５はＤｉｓｔａｎｃｅ＝０信号とレ
ングス＝１信号との論理積を出力するアンドゲート、１
６はＤｉｓｔａｎｃｅ＝０信号の反転信号とレングスの
論理積を出力するアンドゲート、１７は両アンドゲート
１５，１６出力の論理和を出力するオアゲート、１８は
Ｄｉｓｔａｎｃｅ＝０信号と最終転送元アドレスとの論
理積を出力するアンドゲート、１９はＤｉｓｔａｎｃｅ
＝０信号の反転信号と転送元アドレスとの論理積を出力
するアンドゲート、２０は両アンドゲート１８，１９出
力の論理和を出力するオアゲートを示している。また符
号２１はデータ転送制御部の一部をなし、デコーダ１
１、オアゲート２０，２１の出力及びディスタンスが入
力され、両記憶領域２３，２４のデータの格納制御を行
うストアーコントロール、符号２２はデータ転送制御部
の一部をなし、デコーダ１１、オアゲート２０，２１の
出力及びディスタンスが入力され、両記憶領域２３，２
４のデータのフェッチ制御を行うフェッチコントロール
を示している。更に、本実施例では、上記フェッチコン
トロール２２には、データ保持手段であり、第２の手段
を実行するときにデータ要素を格納するるデータ要素保
持機構２５を設けるものとしている。
御部からは指令コード、転送先アドレス、転送元アドレ
ス、レングス、ディスタンスが送出される。同図におい
て、１１、１２は指令コードをデコードするデコーダ、
１３はデーコーダ１２が指令コードをデコードし、第１
の手段に該当する命令であるとしたときに、転送元アド
レス、レングス、ディスタンスとデータ要素長から、
〔送元アドレス＋（レングス／データ要素長）×ディス
タンス〕に基づいて最終転送アドレスを求め、レングス
＝１信号と共に出力する最終アドレス生成手段である最
終アドレス生成機構、１４はディスタンスの全ビットの
ＮＯＲ論理が取られ、全ビットが０であればＤｉｓｔａ
ｎｃｅ＝０信号を発生するディスタンス０検出手段であ
るＮＯＲゲート、１５はＤｉｓｔａｎｃｅ＝０信号とレ
ングス＝１信号との論理積を出力するアンドゲート、１
６はＤｉｓｔａｎｃｅ＝０信号の反転信号とレングスの
論理積を出力するアンドゲート、１７は両アンドゲート
１５，１６出力の論理和を出力するオアゲート、１８は
Ｄｉｓｔａｎｃｅ＝０信号と最終転送元アドレスとの論
理積を出力するアンドゲート、１９はＤｉｓｔａｎｃｅ
＝０信号の反転信号と転送元アドレスとの論理積を出力
するアンドゲート、２０は両アンドゲート１８，１９出
力の論理和を出力するオアゲートを示している。また符
号２１はデータ転送制御部の一部をなし、デコーダ１
１、オアゲート２０，２１の出力及びディスタンスが入
力され、両記憶領域２３，２４のデータの格納制御を行
うストアーコントロール、符号２２はデータ転送制御部
の一部をなし、デコーダ１１、オアゲート２０，２１の
出力及びディスタンスが入力され、両記憶領域２３，２
４のデータのフェッチ制御を行うフェッチコントロール
を示している。更に、本実施例では、上記フェッチコン
トロール２２には、データ保持手段であり、第２の手段
を実行するときにデータ要素を格納するるデータ要素保
持機構２５を設けるものとしている。
【００２１】本実施例によれば、命令実行制御部からの
指令コードはデコーダ１２によりデコードされ、これが
第１の手段に該当する命令であれば最終アドレス生成機
構１３を起動し、最終転送元アドレスを求める。ディス
タンスはＮＯＲゲート１４より全ビットのＮＯＲ論理が
取られ、全ビットが０であればＤｉｓｔａｎｃｅ＝０信
号が生成される。
指令コードはデコーダ１２によりデコードされ、これが
第１の手段に該当する命令であれば最終アドレス生成機
構１３を起動し、最終転送元アドレスを求める。ディス
タンスはＮＯＲゲート１４より全ビットのＮＯＲ論理が
取られ、全ビットが０であればＤｉｓｔａｎｃｅ＝０信
号が生成される。
【００２２】そして、転送元アドレス、レングスはＤｉ
ｓｔａｎｃ＝０信号が１であればアンドゲート１６，１
９で抑止され、代わりに最終アドレス生成機構１４から
送出された最終転送アドレスが転送元アドレスに、レン
グス＝１がレングスとしてアンドゲート１５，１８を介
して出力されストアコントロール２１及びフェッチコン
トロール２２に出力される。
ｓｔａｎｃ＝０信号が１であればアンドゲート１６，１
９で抑止され、代わりに最終アドレス生成機構１４から
送出された最終転送アドレスが転送元アドレスに、レン
グス＝１がレングスとしてアンドゲート１５，１８を介
して出力されストアコントロール２１及びフェッチコン
トロール２２に出力される。
【００２３】ここで、デコーダ１２はデータ転送制御機
構の一部であり、各指令コードに従ってストアコントロ
ール２１、フェッチコントロール２２を作用させる。
尚、命令の仕様として、移動データの読み出し順序、書
き込み順序を保証せず、データ転送が完了した時点での
転送結果のみを保証すれば良い場合には最終転送アドレ
ス生成機構１４は特に厳密なアドレス生成を行う必要は
なく、単にレングス＝１を生成するだけにするなど、命
令仕様に違反しない範囲で適切なアドレスを生成すれば
良い。
構の一部であり、各指令コードに従ってストアコントロ
ール２１、フェッチコントロール２２を作用させる。
尚、命令の仕様として、移動データの読み出し順序、書
き込み順序を保証せず、データ転送が完了した時点での
転送結果のみを保証すれば良い場合には最終転送アドレ
ス生成機構１４は特に厳密なアドレス生成を行う必要は
なく、単にレングス＝１を生成するだけにするなど、命
令仕様に違反しない範囲で適切なアドレスを生成すれば
良い。
【００２４】次に本実施例の作動を説明する。第１の手
段を作動させる命令が実行されると、デコーダ１１はス
トアコントロル２１並びにフェッチコントロール２２
に、またデコーダ１２は最終アドレス生成機構１３にそ
の解析結果を出力する。すると、最終アドレス生成機構
１３は最終転送アドレスを出力する。またＮＯＲゲート
１４からはＤｉｓｔａｎｃｅ＝０信号が出力され、各ア
ンドゲート１５，１６，１８，１９に入力され、ストア
コントロール２１及びフェッチコントロール２２には最
終転送元アドレスと転送先アドレスとレングス＝１が入
力され、図２に示したように、転送元記憶領域（例えば
記憶領域Ｙ２１）の最終転送アドレスから１単位のデー
タ要素長のデータのみが転送先記憶領域（例えば記憶領
域Ｘ２４）に転送され処理を終了する。
段を作動させる命令が実行されると、デコーダ１１はス
トアコントロル２１並びにフェッチコントロール２２
に、またデコーダ１２は最終アドレス生成機構１３にそ
の解析結果を出力する。すると、最終アドレス生成機構
１３は最終転送アドレスを出力する。またＮＯＲゲート
１４からはＤｉｓｔａｎｃｅ＝０信号が出力され、各ア
ンドゲート１５，１６，１８，１９に入力され、ストア
コントロール２１及びフェッチコントロール２２には最
終転送元アドレスと転送先アドレスとレングス＝１が入
力され、図２に示したように、転送元記憶領域（例えば
記憶領域Ｙ２１）の最終転送アドレスから１単位のデー
タ要素長のデータのみが転送先記憶領域（例えば記憶領
域Ｘ２４）に転送され処理を終了する。
【００２５】また、第２の手段を実行する命令が指令コ
ードで指令され、かつ、ディスタンス＝０であったとき
には、図３に示すように、フェッチコントロール２２は
転送元記憶領域（例えば記憶領域Ｘ２４）から格納され
ている１単位のデータ要素長のデータを読み出し、スト
アコントロール２１に送る。また、そのデータをデータ
要素保持機構２５にも格納する。そして、ストアコント
ロール２１は転送先記憶領域（例えば記憶領域Ｙ２１）
にデータをストアする。更に、フェッチコントロール２
２は次のデータを転送元記憶領域から読み出すことな
く、データをデータ要素保持機構２５から読み出し、ス
トアコントロール２１に供給して、ストアコントロール
２１は転送先記憶領域に指定されたレングスだけ必要な
データ要素を格納して処理を終了する。
ードで指令され、かつ、ディスタンス＝０であったとき
には、図３に示すように、フェッチコントロール２２は
転送元記憶領域（例えば記憶領域Ｘ２４）から格納され
ている１単位のデータ要素長のデータを読み出し、スト
アコントロール２１に送る。また、そのデータをデータ
要素保持機構２５にも格納する。そして、ストアコント
ロール２１は転送先記憶領域（例えば記憶領域Ｙ２１）
にデータをストアする。更に、フェッチコントロール２
２は次のデータを転送元記憶領域から読み出すことな
く、データをデータ要素保持機構２５から読み出し、ス
トアコントロール２１に供給して、ストアコントロール
２１は転送先記憶領域に指定されたレングスだけ必要な
データ要素を格納して処理を終了する。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
情報処理装置のデータ転送制御装置をディスタンスアク
セス処理のうち、レングスに０が指定された際の無駄な
データを移動操作を行わずに高速に命令を完了できるた
め、情報処理装置の高速化を大きく寄与することができ
るという効果を奏する。。
情報処理装置のデータ転送制御装置をディスタンスアク
セス処理のうち、レングスに０が指定された際の無駄な
データを移動操作を行わずに高速に命令を完了できるた
め、情報処理装置の高速化を大きく寄与することができ
るという効果を奏する。。
【図１】本発明の原理を示す図である。
【図２】本発明に係る第１の手段の作動を示す図であ
る。
る。
【図３】本発明に係る第１の手段の作動を示す図であ
る。
る。
【図４】本発明に係る情報処理装置のデータ転送制御装
置の実施例を示す図である。
置の実施例を示す図である。
【図５】従来の情報処理装置のデータ転送制御装置の作
動の例を示す図である。
動の例を示す図である。
【図６】従来の情報処理装置のデータ転送制御装置の作
動の例を示す図である。
動の例を示す図である。
【図７】従来の情報処理装置のデータ転送制御装置のデ
ィスタンス０の場合の作動の例を示す図である。
ィスタンス０の場合の作動の例を示す図である。
【図８】従来の情報処理装置のデータ転送制御装置のデ
ィスタンス０の場合の作動の例を示す図である。
ィスタンス０の場合の作動の例を示す図である。
１ 転送元記憶領域 ２ 転送先記憶領域 ３ データ転送制御部 ４ 命令実行制御部 ５ ディスタンス０検出手段 ６ 最終アドレス生成手段 ７ データ保持手段
Claims (2)
- 【請求項１】 転送元記憶領域（１）と、転送先記憶領
域（２）とを有し、転送元記憶領域（１）から転送先記
憶領域（２）に１又は複数のデータ要素からなるデータ
を転送するに際して、 転送元記憶領域（１）の転送すべきデータの最初のアド
レスを指定する転送元アドレスと、転送先記憶領域
（２）の最初のアドレスを指定する転送先アドレスと、
転送先でのデータ要素間の距離を指定するディスタンス
（間隔）と、データの総転送量を指定するレングス（転
送長）とを指定する命令実効制御部（３）と、 転送元記憶領域（１）の指定された転送元アドレスから
指定されたレングスに渡って連続した領域に配置された
データを転送先記憶領域（２）の指定された転送先アド
レスからデータ要素長ずつ、指定されたディスタンスを
保って移動させるデータ転送制御部（４）とを有する情
報処理装置において、 指定ディスタンスが０であることを検出するディスタン
ス０検出手段（５）と、 ディスタンス０検出手段（５）がディスタンス０を検出
したときに最後に書き込まれるべきデータの転送元アド
レスを生成する最終アドレス生成手段（６）とを有し、 データ転送制御部（３）はディスタンスとして０が指定
されたことを検知した際には最後に書き込まれるべきデ
ータのみを移動し、処理を終了させること特徴とする情
報処理装置のデータ転送制御装置。 - 【請求項２】 転送元記憶領域と、転送先記憶領域とを
有し、転送元記憶領域から転送先記憶領域に１又は複数
のデータ要素からなるデータを転送するに際して、 転送元記憶領域（１）の転送すべきデータの最初のアド
レスを指定する転送元アドレスと、転送先記憶領域
（２）の最初の転送先アドレスと、転送元のデータ要素
間の距離を指定するディスタンス（間隔）と、データの
総転送量を指定するレングス（転送長）とを指定する命
令実効制御部と、 転送元記憶領域（１）の指定された転送元アドレスから
指定されたディスタンスを保って格納されたデータ要素
を順次読み出し、転送先記憶領域（２）の転送先アドレ
スから指定されたレングスに渡って連続したデータとし
て移動させるデータ転送制御部（３）とを有する情報処
理装置において、 指定ディスタンスが０であることを検出するディスタン
ス０検出手段（５）と、 ディスタンス０検出手段がディスタンス０を検出したと
きに転送元領域から最初に読み出したデータ要素の内容
を保持するデータ保持手段（７）とを有し、 データ転送制御部（３）は保持されたデータ要素を指定
された転送先アドレスから指定されたレングスにわたっ
て繰り返し書き込むことにより、処理を終了させること
を特徴とする情報処理装置のデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29989092A JP3212720B2 (ja) | 1992-11-10 | 1992-11-10 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29989092A JP3212720B2 (ja) | 1992-11-10 | 1992-11-10 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06149664A true JPH06149664A (ja) | 1994-05-31 |
| JP3212720B2 JP3212720B2 (ja) | 2001-09-25 |
Family
ID=17878177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29989092A Expired - Fee Related JP3212720B2 (ja) | 1992-11-10 | 1992-11-10 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3212720B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103677660A (zh) * | 2012-08-30 | 2014-03-26 | 富士通株式会社 | 信息处理设备和区域释放控制方法 |
| JP7140201B2 (ja) * | 2018-10-23 | 2022-09-21 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
-
1992
- 1992-11-10 JP JP29989092A patent/JP3212720B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103677660A (zh) * | 2012-08-30 | 2014-03-26 | 富士通株式会社 | 信息处理设备和区域释放控制方法 |
| JP7140201B2 (ja) * | 2018-10-23 | 2022-09-21 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3212720B2 (ja) | 2001-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0346850B2 (ja) | ||
| JPH0527971A (ja) | 情報処理装置 | |
| JPH05342084A (ja) | データ記憶装置及びデータ記憶方法 | |
| JPH06149664A (ja) | 情報処理装置のデータ転送制御装置 | |
| KR940000980A (ko) | 프로그램어블 로직 콘트롤러용 고속 래더명령 처리장치 | |
| JP2553200B2 (ja) | 情報処理装置 | |
| KR860007590A (ko) | 버퍼메모리 제어시스템 | |
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| KR0172309B1 (ko) | 개선된 레지스터 화일 제어장치 | |
| JPH0619712B2 (ja) | アドレス生成制御方式 | |
| CN2289267Y (zh) | 间接式解码控制装置 | |
| JPH0289424A (ja) | 復号化装置 | |
| JPH0229834A (ja) | 画像処理装置 | |
| JP2712414B2 (ja) | 画像記憶回路 | |
| JPS60132289A (ja) | デ−タバツフアの制御方式 | |
| JP2636513B2 (ja) | 記憶装置および方法 | |
| JPH05127903A (ja) | 並列処理マイクロプロセツサ | |
| JPS6036614B2 (ja) | 情報処理装置 | |
| JPH01223879A (ja) | 圧縮コードデータの伸長処理装置 | |
| JPH05250156A (ja) | Ｒｉｓｃプロセッサ | |
| JPS635433A (ja) | ブランチ制御方式 | |
| KR960020878A (ko) | 이미지데이타의연산처리방법 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| KR950009386A (ko) | 피엘시(plc)의 스캔타임 단축방법 | |
| JPH0528036A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010710 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |