JPH0528036A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 主メモリとキャッシュメモリとの間のブロッ
ク転送のブロックサイズをソフトウェアにより制御でき
るようにする。 【構成】 主メモリとキャッシュメモリを備え、主メモ
リからキャッシュメモリへのブロック転送を行う情報処
理装置において、ソフトウェアの制御によりレジスタ手
段にデータを設定してブロックサイズを決める。メモリ
制御用カウンタ手段の出力信号によりブロック転送時に
何ワードデータが送られたかを知り、ブロック転送終了
信号生成デコーダ手段がメモリ制御用カウンタ出力信号
およびレジスタ出力信号をデコードとして、設定された
分のワードを転送し終えたときに、ブロック転送終了信
号を送出しブロック転送を終了させる。 【効果】 データのブロック転送の効率を大幅に向上さ
せることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置の主メモ
リとキャッシュメモリとの間のブロック転送制御に利用
する。本発明はブロック転送の効率を高めることができ
る情報処理装置に関する。

【０００２】

【従来の技術】従来、この種の情報処理装置において
は、キャッシュメモリがミスヒットし、主メモリからキ
ャッシュメモリへブロック転送する際のブロックサイズ
は設計時に決められた一定の値であり、転送終了信号は
メモリ制御装置内部のカウンタの値のみにより生成され
ていた。

【０００３】

【発明が解決しようとする課題】上述した従来の情報処
理装置は、一般に主メモリとキャッシュメモリとを持つ
計算機においてキャッシュメモリからデータを読み出す
速度と主メモリからデータを読み出す速度とを比べる
と、主メモリの方が著しく遅く主メモリからキャッシュ
メモリへデータを転送する時間がソフトウェアの実行速
度に大きく影響を与える。

【０００４】主メモリからキャッシュメモリへの転送時
間を短縮する方法としてキャッシュミスが起きたときに
ミスを起こしたデータのみならず、そのデータと連続す
るアドレスを持つ複数のデータ（ブロック）を主メモリ
から同時に読み出して連続転送（ブロック転送）する方
法がある。

【０００５】この場合、最初の読み出しにかかる時間を
Ｌ、ブロック転送の際に一つの命令を転送するのにかか
る時間をＭ、転送データ数をＮとすれば一命令当たりの
転送時間はＭ＋Ｌ／Ｎとなり、Ｎを大きくするほど効果
が大きくなる。

【０００６】しかし、あるデータがアクセスされた場
合、そのデータと連続するアドレスを持つデータが必ず
しも次にアクセスされるとは限らず、キャッシュミスし
たデータ以外を転送するのにかかった時間は無駄になる
可能性がある。この可能性はソフトウェアがどのように
データをアクセスするかによるもので、当然ながらハー
ドウェアで予測することはできない。したがって主メモ
リからデータキャッシュメモリへブロック転送する場合
には一定のブロックサイズのブロック転送しかできず、
転送時間を浪費する問題がある。

【０００７】本発明はこのような問題を解決するもの
で、主メモリからキャッシュメモリへのブロック転送の
効率を高めることができる装置を提供することを目的と
する。

【０００８】

【課題を解決するための手段】本発明は、主メモリおよ
びキャッシュメモリと、前記主メモリから前記キャッシ
ュメモリへのブロック転送機能を有するメモリ制御手段
とを備えた情報処理装置において、前記メモリ制御手段
に、ブロック転送のブロックサイズをソフトウェアから
設定する設定手段を備えたことを特徴とする。

【０００９】前記設定手段は、ソフトウェアの制御によ
り書き込み可能なレジスタ手段と、前記主メモリおよび
前記キャッシュメモリの制御のためのカウント動作を行
うメモリ制御用カウンタ手段と、このメモリ制御用カウ
ンタ手段からのメモリ制御用カウンタ出力信号をデコー
ドし、主メモリコントロール信号を生成するメモリ制御
信号生成デコーダ手段と、前記レジスタ手段の内容およ
び前記メモリ制御用カウンタ手段の出力からブロック転
送を終了させるブロック転送終了信号を生成するブロッ
ク転送終了信号生成デコーダ手段と、前記主メモリが動
作しているときにはブロック転送のブロックサイズを設
定することを禁止する手段を含むことができる。

【００１０】

【作用】主メモリからキャッシュメモリへデータのブロ
ック転送を行うときに、ソフトウェアの制御によりレジ
スタ手段にデータを設定し、このデータの設定によりブ
ロックサイズを決定する。すなわち、メモリ制御用カウ
ンタ手段の出力信号により送出されたワード数を知り、
また、ブロック転送終了信号生成デコーダ手段がメモリ
制御用カウンタ出力信号およびレジスタ出力信号をデコ
ードして、設定された分のワードの転送が終了したとき
に、ブロック転送終了信号を送出してブロック転送を終
了させる。

【００１１】このようにブロック転送のブロックサイズ
をソフトウェアにより設定できるようにすることによ
り、プログラムごとに最も適したブロックサイズで転送
を実行することができ、データのブロック転送効率を大
幅に向上させることができる。

【００１２】

【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示すブロック図、図２
は本発明実施例に係る全体構成を示すブロック図であ
る。

【００１３】本発明実施例は、主メモリ６およびキャッ
シュメモリ５と、主メモリ６からキャッシュメモリ５へ
のブロック転送機能を有するメモリ制御手段２０とを備
え、さらに、本発明の特徴として、メモリ制御手段２０
に、ブロック転送のブロックサイズをソフトウェアから
設定する設定手段を備え、この設定手段には、ソフトウ
ェアの制御により書き込み可能なレジスタ手段１と、主
メモリ６およびキャッシュメモリ５の制御のためのカウ
ント動作を行うメモリ制御用カウンタ手段２と、このメ
モリ制御用カウンタ手段２からのメモリ制御用カウンタ
出力信号８をデコードし、主メモリコントロール信号１
１を生成するメモリ制御信号生成デコーダ手段４と、レ
ジスタ手段１の内容およびメモリ制御用カウンタ手段２
の出力からブロック転送を終了させるブロック転送終了
信号１０を生成するブロック転送終了信号生成デコーダ
手段３と、主メモリ６が動作しているときにはブロック
転送のブロックサイズを設定することを禁止する手段を
含む。

【００１４】また、メモリ制御用カウンタ手段２の出力
から生成された主メモリ６が動作中であることを示すメ
モリ動作中信号１４とレジスタ手段１へのレジスタ書き
込み要求信号１３とからレジスタ手段１へのレジスタ書
き込み信号１５を生成するレジスタ書き込み信号生成ゲ
ート手段１６を備える。

【００１５】次に、このように構成された本発明実施例
の動作について説明する。ここでは主メモリ６とキャッ
シュメモリ５との間のバスのデータ幅（１ワード）が３
２ビットである装置を例に説明する。

【００１６】データのリードが行われると、図外のメモ
リ制御装置に備えられたキャッシュメモリコントロール
部がキャッシュヒットであるか、ミスであるかを判断
し、キャッシュミスであれば主メモリアクセススタート
信号１２が論理Ｈｉｇｈとなり、メモリ制御用カウンタ
手段２がカウント動作を開始する。

【００１７】ここで、一例としてメモリ制御用カウンタ
出力信号８が６ビットのバイナリカウント値であり、そ
の記号がＱ５、Ｑ４、Ｑ３、Ｑ２、Ｑ１、Ｑ０であると
すると、メモリ制御用カウンタ出力信号８は図３に示す
ように１クロックサイクルごとにカウントアップする。

【００１８】メモリ制御信号生成デコーダ手段４は、メ
モリ制御用カウンタ出力信号８をデコードすることによ
り主メモリコントロール信号１１を生成する。例えば主
メモリ６のリード動作が４クロックサイクルかかるとす
ると、図４に示すように１ワードのデータはＱ１、Ｑ０
が００、０１、１０、１１となる４つのクロックサイク
ルを用いてリードされ、システムバス信号線７上のデー
タは４クロックサイクルごとに次のデータに変わる。何
ワード転送したかはＱ５〜Ｑ２によって示される。

【００１９】レジスタ出力信号９はブロック転送のブロ
ックサイズを指定する値であり、ソフトウェアによって
レジスタ手段１に書き込まれる。例としてレジスタ出力
信号９は２ビットの信号Ｓ１、Ｓ０で表され、このＳ
１、Ｓ０とブロックサイズの対応が〔表１〕のように決
められているとする。

【００２０】

【表１】 この場合、ブロック転送終了信号ＥはＳ１、Ｓ０とＱ５
〜Ｑ０を図５に示すようにデコードして生成できる。

【００２１】このブロック転送終了信号Ｅは、メモリ制
御用カウンタ手段２に入力され、メモリ制御用カウンタ
手段２はカウント動作を停止しＱ５〜Ｑ０は初期値に戻
る。

【００２２】Ｓ１、Ｓ０の値が００、０１のそれぞれの
場合についてＱ５〜Ｑ０とブロック転送終了信号Ｅのタ
イミングチャートを図６および図７に示す。

【００２３】ソフトウェアがレジスタ手段１にデータを
書き込むときにはレジスタ書き込み要求信号１３が論理
Ｈｉｇｈになる。主メモリ６の動作中にブロックサイズ
の変更を行うと正しい動作を行うことが保証されないの
でレジスタ書き込み信号生成ゲート手段１６においてレ
ジスタ書き込み要求信号１３とメモリ動作中信号１４の
否定信号の論理積をとりレジスタ書き込み信号１５を生
成する。

【００２４】これにより、主メモリ６の動作中にレジス
タ書き込み信号１５が論理Ｈｉｇｈになり主メモリ６が
不正な動作をすることが防止される。

【００２５】以上述べたことは本発明における一実施例
であり、バスのデータ幅、カウンタの種類、ブロックサ
イズなどが変わることによって本発明の効果が損なわれ
ることはない。

【００２６】

【発明の効果】以上説明したように本発明によれば、主
メモリからキャッシュメモリへのブロック転送のブロッ
クサイズをソフトウェアで設定可能にすることにより、
プログラムごとに最も適したブロックサイズで主メモリ
からキャッシュメモリへ転送できるのでデータのブロッ
ク転送の効率を大幅に増大させることができる効果があ
る。

【図面の簡単な説明】

【図１】本発明実施例の構成を示すブロック図。

【図２】本発明実施例に係る全体構成を示すブロック
図。

【図３】本発明実施例におけるバイナリカウント値のカ
ウントアップの状態を示す図。

【図４】本発明実施例におけるデータ転送時のバイナリ
カウント値のタイミングを示す図。

【図５】本発明実施例におけるブロック転送終了信号の
生成状態を示す図。

【図６】本発明実施例におけるレジスタ出力信号が００
のときのタイミングを示す図。

【図７】本発明実施例におけるレジスタ出力信号が０１
のときのタイミングを示す図。

【符号の説明】

１ レジスタ手段 ２ メモリ制御用カウンタ手段 ３ ブロック転送終了信号生成デコーダ手段 ４ メモリ制御信号生成デコーダ手段 ５ キャッシュメモリ ６ 主メモリ ７ システムバス信号線 ８ メモリ制御用カウンタ出力信号 ９ レジスタ出力信号 １０ ブロック転送終了信号 １１ 主メモリコントロール信号 １２ 主メモリアクセススタート信号 １３ レジスタ書き込み要求信号 １４ メモリ動作中信号 １５ レジスタ書き込み信号 １６ レジスタ書き込み信号生成ゲート手段 ２０ メモリ制御手段

Claims (3)

【特許請求の範囲】
1. 【請求項１】 主メモリおよびキャッシュメモリと、前
   記主メモリから前記キャッシュメモリへのブロック転送
   機能を有するメモリ制御手段とを備えた情報処理装置に
   おいて、 前記メモリ制御手段に、ブロック転送のブロックサイズ
   をソフトウェアから設定する設定手段を備えたことを特
   徴とする情報処理装置。
2. 【請求項２】 前記設定手段は、 ソフトウェアの制御により書き込み可能なレジスタ手段
   と、 前記主メモリおよび前記キャッシュメモリの制御のため
   のカウント動作を行うメモリ制御用カウンタ手段と、 このメモリ制御用カウンタ手段からのメモリ制御用カウ
   ンタ出力信号をデコードし、主メモリコントロール信号
   を生成するメモリ制御信号生成デコーダ手段と、 前記レジスタ手段の内容および前記メモリ制御用カウン
   タ手段の出力からブロック転送を終了させるブロック転
   送終了信号を生成するブロック転送終了信号生成デコー
   ダ手段とを含む請求項１記載の情報処理装置。
3. 【請求項３】 前記設定手段には、前記主メモリが動作
   しているときにはブロック転送のブロックサイズを設定
   することを禁止する手段を含む請求項１記載の情報処理
   装置。