JPH0615113U - 定電流回路 - Google Patents

Abstract

(57)【要約】 【目的】 コンパレータ等にバイアス電流を供給するた
めの定電流回路に関し、低電圧から高電圧まで一定の定
電流を得ることを目的とする。 【構成】 ベースとコレクタが抵抗Ｒ₁₃を介して接続さ
れたＮＰＮトランジスタＱ₁₁とＮＰＮトランジスタＱ₁₁
のコレクタとベースとが接続されたＮＰＮトランジスタ
Ｑ₁₂よりなる電流増幅回路１１ａと電流増幅回路１１ａ
のＮＰＮトランジスタＱ₁₂のコレクタにベースが接続さ
れると共に抵抗Ｒ₁₆を介してコレクタが接続されたＰＮ
ＰトランジスタＱ₁₃とＰＮＰトランジスタＱ₁₃のコレク
タとベースが接続されたＰＮＰトランジスタＱ₁₄とより
なる電流増幅回路１１ｂとにより電流を増幅した後カレ
ントミラー回路１１ｃを介して出力電流を生成する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は定電流回路に係り、特に、コンパレータ等にバイアス電流を供給する 定電流回路に関する。

【０００２】

【従来の技術】

図４は、コンパレータの回路構成図を示す。ＮＰＮトランジスタＱ₁ ，Ｑ₂ は 比較用トランジスタで、ＮＰＮトランジスタＱ₁ ，Ｑ₂ のコレクタはカレントミ ラー回路を構成するＰＮＰトランジスタＱ₃ ，Ｑ₄ のコレクタが接続される。Ｐ ＮＰトランジスタＱ₃ ，Ｑ₄ のエミッタには電圧Ｖｃｃが印加される。また、Ｎ ＰＮトランジスタＱ₁ ，Ｑ₂ のエミッタは共に、ＮＰＮトランジスタＱ₅ ，Ｑ₆ よりなる定電流回路１に接続されＮＰＮトランジスタＱ₁ のベースは電圧Ｖｃｃ を分圧する抵抗Ｒ₁ ，Ｒ₂ の接続点に接続され、ＮＰＮトランジスタＱ₂ のベー スは基準電圧源２を構成する抵抗Ｒ₃ とツェナーダイオードＤｚとの接続点に接 続される。トランジスタＱ₁ とトランジスタＱ₂ とに流れる電流の比に応じてト ランジスタＱ₁ ，Ｑ₂ のベース電圧の比較が行なわれ、比較結果に応じて出力ト ランジスタとなるＰＮＰトランジスタＱ₇ が動作される。

【０００３】 ここで、定電流回路１はトランジスタＱ₅ のベース・エミッタ間の定電圧Ｖ_BE を用いてトランジスタＱ₆ をオンさせ、電流Ｉ₁ を一定に保持し、トランジスタ Ｑ₆ により電流Ｉ₀₁をｎ₀ 倍した定電流Ｉ₂ を得ていた。

【０００４】 従来のこの種のコンパレータに用いられるバイアス電流供給用の定電流回路と しては図５に示すようなものが用いられていた。

【０００５】 図５（Ａ）に示す回路は前述した抵抗Ｒ₁ ，Ｒ₂ に対応させる抵抗Ｒ₄ を設け トランジスタＱ₅ ，Ｑ₆ のエミッタに電流増幅率を決める抵抗Ｒ₅ ，Ｒ₆ を付与 したもので、電流増幅率が大きくとれないため図２に破線で示すように立ち上が りが鈍い電圧−電流特性を有する。

【０００６】 また、図５（Ｂ）に示す回路は抵抗Ｒ₇ ，Ｒ₈ と抵抗Ｒ₇ と抵抗Ｒ₈ との接続 点にベースが接続されたＮＰＮトランジスタＱ₈ とを直列に接続し、電圧Ｖｃｃ を印加し、ＮＰＮトランジスタＱ₈ のコレクタとエミッタ・コレクタ間に電圧Ｖ ｃｃが印加されたＮＰＮトランジスタＱ₉ のベースとを接続した構成で、比較的 電流増幅率が大きくとれるため、図２に一点鎖線で示すように電圧Ｖｃｃの立ち 上がりで図５（Ａ）に示す回路のものより電流の立ち上がりをやや速くできる。 しかし、電圧Ｖｃｃの上昇時に電流が低下する傾向にあった。

【０００７】

【考案が解決しようとする課題】

しかるに、従来の定電流回路は電流増幅度をあまり大きく取れないため、電圧 依存特性の立ち上がりが鈍く、図２に破線で示すように低電圧時において、一定 電流が供給できない等の問題点があった。

【０００８】 また、電圧依存特性の立ち上がりを良くしようとすると図２に一点鎖線で示す ように高電圧時に電流が低下して一定の電流が確保できない等の問題点があった 。

【０００９】 本考案は上記の点に鑑みてなされたもので、低電圧から高電圧までが一定の電 流が得られる定電流回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】

本考案はベースとコレクタとが抵抗を介して接続された制御トランジスタと該 制御トランジスタのコレクタにベースが接続された出力トランジスタとよりなる 複数の電流増幅回路を有し、前段の電流増幅回路の該出力トランジスタのコレク タに次段の電流増幅回路の制御トランジスタのベースと抵抗との接続点を接続し 、初段の電流増幅回路の制御トランジスタのベースと抵抗との接続点に電源、電 圧を印加し、最終段の電流増幅回路の出力トランジスタのコレクタより定電流を 出力する構成としてなる。

【００１１】

【作用】

電流増幅回路を複数段設けることにより、電流増幅率を大きく取ることができ るため、印加電圧の立ち上がり時の電流の度合を鋭くでき、したがって、低電圧 時でも一定電流を確保できる。また、印加電圧上昇時には複数段の電流増幅回路 により印加電圧に対して出力電流の変動を小さくできる。

【００１２】

【実施例】

図１は本考案の一実施例の回路構成図を示す。本実施例ではコンパレータに内 蔵され、バイアス電流を生成する定電流回路について説明するか。同図中、１１ は定電流回路部を示す。定電流回路部１１は電流増幅回路１１ａ，１１ｂ、カレ ントミラー回路１１ｃよりなる。

【００１３】 電流増幅回路１１ａは制御トランジスタとなるＮＰＮトランジスタＱ₁₁、出力 トランジスタとなるＮＰＮトランジスタＱ₁₂、抵抗Ｒ₁₃，Ｒ₁₄，Ｒ₁₅よりなる。 ＮＰＮトランジスタＱ₁₁のベースは抵抗Ｒ₁₁及び抵抗Ｒ₁₂を介して電源電圧Ｖｃ ｃが印加されると共に抵抗Ｒ₁₃を介してコレクタと接続される。ＮＰＮトランジ スタＱ₁₁のエミッタは抵抗Ｒ₁₄を介して接地される。

【００１４】 また、抵抗Ｒ₁₃とＮＰＮトランジスタＱ₁₁のコレクタとの接続点はＮＰＮトラ ンジスタＱ₁₂のベースに接続される。ＮＰＮトランジスタＱ₁₂のエミッタは抵抗 Ｒ₁₅を介して接地され、コレクタは電流増幅回路１１ｂと接続される。

【００１５】 電流増幅回路１１ｂは制御トランジスタとなるＰＮＰトランジスタＱ₁₃、出力 トランジスタとなるＰＮＰトランジスタＱ₁₄、抵抗Ｒ₁₆，Ｒ₁₇，Ｒ₁₈よりなる。 ＰＮＰトランジスタＱ₁₃のエミッタは抵抗Ｒ₁₇を介して電源電圧Ｖｃｃが印加さ れ、コレクタは抵抗Ｒ₁₆を介してベースに接続されると共に前段の電流増幅回路 １１ａの出力となるトランジスタＱ₁₂のコレクタと接続される。ＰＮＰトランジ スタＱ₁₃のコレクタと抵抗Ｒ₁₆との接続点はＰＮＰトランジスタＱ₁₄のベースと 接続される。ＰＮＰトランジスタＱ₁₄のエミッタには抵抗Ｒ₁₈を介して電源電圧 Ｖｃｃが印加され、コレクタはカレントミラー回路１１ｃと接続される。

【００１６】 カレントミラー回路１１ｃはＮＰＮトランジスタＱ₁₅，Ｑ₁₆、抵抗Ｒ₁₉，Ｒ₂₀ よりなる。ＮＰＮトランジスタＱ₁₅のコレクタは電流増幅回路１１ｂの出力とな るＰＮＰトランジスタＱ₁₄のコレクタが接続されると共にＰＮＰトランジスタＱ ₁₅ 及びＰＮＰトランジスタＱ₁₆のベースが接続される。ＰＮＰトランジスタＱ₁₆ のエミッタは抵抗Ｒ₂₀を介して接地される。またＰＮＰトランジスタＱ₁₆のコレ クタは定電流出力端子となり比較回路部１２に接続される。

【００１７】 比較回路部１２はカレントミラー回路を構成するＰＮＰトランジスタＱ₁₇，Ｑ ₁₈ 、比較部を構成するＮＰＮトランジスタＱ₁₉，Ｑ₂₀よりなる。ＰＮＰトランジ スタＱ₁₉のベースは抵抗Ｒ₁₁と抵抗Ｒ₁₂の接続点に接続され、ＰＮＰトランジス タＱ₂₀のベースは基準電圧生成回路１３に接続される。基準電圧生成回路１３は 抵抗Ｒ₂₁及びツェナーダイオードＤ₁ よりなり、抵抗Ｒ₂₁とツェナーダイオード Ｄ₁ とは直列に電源電圧Ｖｃｃと接地間に接続され、その接続点より基準電圧を 出力し、トランジスタＱ₂₀のベースに印加される。ＮＰＮトランジスタＱ₁₉，Ｑ ₂₀ のコレクタは夫々カレンミラー回路を構成するＰＮＰトランジスタＱ₁₇，Ｑ₁₈ のコレクタに接続されＰＮＰトランジスタＱ₁₇，Ｑ₁₈のエミッタには電源電圧Ｖ ｃｃが印加される。

【００１８】 ＮＰＮトランジスタＱ₁₉，Ｑ₂₀のエミッタは共にカレントミラー回路１１ｃを 構成するＮＰＮトランジスタＱ₁₆のコレクタに接続される。

【００１９】 また、ＮＰＮトランジスタＱ₁₉のコレクタは出力トランジスタとなるＰＮＰト ランジスタＱ₂₁のベースに接続され、ＰＮＰトランジスタＱ₂₁のエミッタには電 源電圧Ｖｃｃが印加され、コレクタは出力端子としてドライブ段へ接続される。 次に回路の動作を説明する。電源電圧Ｖｃｃが０（Ｖ）より上昇しだすと電流 Ｉ₁₁が流れ、トランジスタＱ₁₁，Ｑ₁₂がオンして、電流Ｉ₁₂が流れる。電流Ｉ₁₂ によりトランジスタＱ₁₃，Ｑ₁₄がオンして、電流Ｉ₁₃が流れる。電流Ｉ₁₃が流れ るとトランジスタＱ₁₄，Ｑ₁₅がオンして比較部１２のバイアス電流となる電流Ｉ ₄ が流れる。

【００２０】 このとき、トランジスタＱ₁₂により電流Ｉ₁ はｎ₁ 倍された電流Ｉ₂ に増幅さ れ、さらに電流Ｉ₂ はトランジスタＱ₁₃，Ｑ₁₄により電流Ｉ₂ をｎ₁₃／ｎ₁₂倍し た電流Ｉ₃ に増幅される。このため図２に実線で示すように電源電圧Ｖｃｃの立 ち上がりに速く反応して電流Ｉ₄ を立ち上げることができる。このため、電圧Ｖ ｃｃが低電圧時にも一定電圧を供給できる。

【００２１】 このように２段の電流増幅回路１１ａ，１１ｂにより電流増幅を行なうことに より低電圧時にも一定電流を比較部１２に供給でき、低電圧時においても比較部 １２の動作を安定させることができる。

【００２２】 また、電圧上昇時には電流増幅回路１１ａ，１１ｂを介して出力電流を出力し ているため電圧Ｖｃｃの影響を受けにくく、図２に実線で示すように一定電流を 供給し続けることができる。

【００２３】 図３は本考案の他の実施例の回路図を示す。同図中、同一構成部分には同一符 号を付し、その説明は省略する。本実施例は、図１のトランジスタを逆極性のト ランジスタで実現したもので、抵抗Ｒ₁₁，Ｒ₁₂に対応させ、抵抗Ｒ₂₁，Ｒ₂₂を設 け電流増幅回路２１ａは電流増幅回路１１ａのＮＰＮトランジスタＱ₁₁，Ｑ₁₂、 抵抗Ｒ₁₃，Ｒ₁₄，Ｒ₁₅に対応させ、ＰＮＰトランジスタＱ₃₁，Ｑ₃₂、抵抗Ｒ₃₃， Ｒ₃₄，Ｒ₃₅で構成し、電流増幅回路２１ｂは電流増幅回路１１ｂのＰＮＰトラン ジスタＱ₁₃，Ｑ₁₄、抵抗Ｒ₁₆，Ｒ₁₇，Ｒ₁₈に対応させ、ＮＰＮトランジスタＱ₃₃ ，Ｑ₃₄、抵抗Ｒ₃₆，Ｒ₃₇，Ｒ₃₈で構成し、カレントミラー回路２１ｃはカレント ミラー回路１１ｃのＮＰＮトランジスタＱ₁₅，Ｑ₁₆、抵抗Ｒ₁₉，Ｒ₂₀に対応させ 、ＰＮＰトランジスタＱ₃₅，Ｑ₃₆、抵抗Ｒ₃₉，Ｒ₄₀で構成し、比較部２２は比較 部１２のＰＮＰトランジスタＱ₁₇，Ｑ₁₈、ＮＰＮトランジスタＱ₁₉，Ｑ₂₀に対応 させ、ＮＰＮトランジスタＱ₃₇，Ｑ₃₈、ＰＮＰトランジスタＱ₃₉，Ｑ₄₀で構成し 、出力トランジスタとなるＮＰＮトランジスタＱ₂₁に対応させＰＮＰトランジス タＱ₄₁を設けてなる。

【００２４】 本実施例の電流特性は図２実線で示すものと略同様となり、図１の実施例と同 一の効果を奏するものである。

【００２５】

【考案の効果】

上述の如く、本考案によれば、複数段の電流増幅回路による電流増幅により 電流増幅度を大きく取ることができるため、低電圧時の電流の立ち上がりを速め ることができ、低電圧時でも一定の電流を確保できると共に電圧上昇時において も電流の変動を小さくでき、低電圧から高電圧にかけて一定の電流を得ることが でき、定電流特性が良好となる等の特長を有する。

【図面の簡単な説明】

【図１】本考案の一実施例の回路構成図である。

【図２】本考案の一実施例の電圧−電流特性図である。

【図３】本考案の他の実施例の回路構成図である。

【図４】従来の一例の回路構成図である。

【図５】従来の一例の要部構成図である。

【符号の説明】

１１ 定電流回路部 １１ａ，１１ｂ 電流増幅回路 １１ｃ カレントミラー回路 １２ 比較回路部

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ベースとコレクタとが抵抗を介して接続
   された制御トランジスタと該制御トランジスタのコレク
   タにベースが接続された出力トランジスタとよりなる複
   数の電流増幅回路を有し、前段の電流増幅回路の該出力
   トランジスタのコレクタに次段の電流増幅回路の制御ト
   ランジスタのベースと抵抗との接続点を接続し、初段の
   電流増幅回路の制御トランジスタのベースと抵抗との接
   続点に電源電圧を印加し、最終段の電流増幅回路の出力
   トランジスタのコレクタより定電流を出力する構成とし
   てなる定電流回路。