JPH06151437A - 半導体装置の電極構造とその形成方法ならびに実装体 - Google Patents
半導体装置の電極構造とその形成方法ならびに実装体Info
- Publication number
- JPH06151437A JPH06151437A JP4296247A JP29624792A JPH06151437A JP H06151437 A JPH06151437 A JP H06151437A JP 4296247 A JP4296247 A JP 4296247A JP 29624792 A JP29624792 A JP 29624792A JP H06151437 A JPH06151437 A JP H06151437A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- circuit board
- forming
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】半導体装置と回路基板とを容易に、かつ信頼性
高く接続することができる半導体装置の電極構造とその
形成方法ならびに実装体を提供する。 【構成】半導体装置のＩＣ基板１の電極パッド２上に先
端部に凹凸面が形成された突起電極６が備えられる。突
起電極６の先端部の凹凸面に接合層７が形成され、上記
半導体用電極が接合層７を介して回路基板８上の端子電
極９に接合される。 【効果】突起電極６の先端部の凹凸面により接合強度が
増加し、信頼性の高い接合が実現できる。
高く接続することができる半導体装置の電極構造とその
形成方法ならびに実装体を提供する。 【構成】半導体装置のＩＣ基板１の電極パッド２上に先
端部に凹凸面が形成された突起電極６が備えられる。突
起電極６の先端部の凹凸面に接合層７が形成され、上記
半導体用電極が接合層７を介して回路基板８上の端子電
極９に接合される。 【効果】突起電極６の先端部の凹凸面により接合強度が
増加し、信頼性の高い接合が実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置を回路基板
に実装する際の半導体装置の電極構造とその形成方法な
らびに実装体に関するものであり、特にフェースダウン
で実装される半導体装置の電極構造とその形成方法なら
びに実装体に関する。
に実装する際の半導体装置の電極構造とその形成方法な
らびに実装体に関するものであり、特にフェースダウン
で実装される半導体装置の電極構造とその形成方法なら
びに実装体に関する。
【０００２】
【従来の技術】従来、半導体装置を回路基板上へ実装す
るには半田付けが利用されることが多かったが、近年、
半導体装置のパッケージが小型化し、かつ接続端子数が
増加したことにより、接続端子間隔が狭くなり、従来の
半田付け技術で対処することは次第に困難になってき
た。
るには半田付けが利用されることが多かったが、近年、
半導体装置のパッケージが小型化し、かつ接続端子数が
増加したことにより、接続端子間隔が狭くなり、従来の
半田付け技術で対処することは次第に困難になってき
た。
【０００３】そこで最近では、半導体装置を回路基板上
に直付けして実装面積を小型化し、回路基板の効率的使
用を図ろうとする方法が考案されている。なかでも、半
導体装置を回路基板に接続するに際し、アルミ電極パッ
ド上にあらかじめ密着金属や拡散防止金属の蒸着膜を形
成し、さらにこの上にメッキにより半田層を形成してな
る電極構造を有する半導体装置を製造し、この半導体装
置を回路基板にフェースダウンに積載して高温に加熱す
ることにより半田と回路基板の端子電極とを融着した実
装構造が、接続後の機械的強度が強く、一括して接続で
きることなどから有効な方法であるとされている（たと
えば、工業調査会、１９８０年１月１５日発行、日本マ
イクロエレクトロニクス協会編、『ＩＣ化実装技
術』）。
に直付けして実装面積を小型化し、回路基板の効率的使
用を図ろうとする方法が考案されている。なかでも、半
導体装置を回路基板に接続するに際し、アルミ電極パッ
ド上にあらかじめ密着金属や拡散防止金属の蒸着膜を形
成し、さらにこの上にメッキにより半田層を形成してな
る電極構造を有する半導体装置を製造し、この半導体装
置を回路基板にフェースダウンに積載して高温に加熱す
ることにより半田と回路基板の端子電極とを融着した実
装構造が、接続後の機械的強度が強く、一括して接続で
きることなどから有効な方法であるとされている（たと
えば、工業調査会、１９８０年１月１５日発行、日本マ
イクロエレクトロニクス協会編、『ＩＣ化実装技
術』）。
【０００４】以下に図面を参照しながら、従来の半導体
装置の電極構造とその形成方法ならびに実装体の一例に
ついて説明する。図４は従来の半田バンプ電極を有する
半導体装置用電極の形成方法を示す概略説明図、図５は
電極構造を示す概略説明図、図６は実装体を示す概略説
明図である。
装置の電極構造とその形成方法ならびに実装体の一例に
ついて説明する。図４は従来の半田バンプ電極を有する
半導体装置用電極の形成方法を示す概略説明図、図５は
電極構造を示す概略説明図、図６は実装体を示す概略説
明図である。
【０００５】図４および図５において、１０は半導体装
置のＩＣ基板、１１は電極パッド、１２はパッシベーシ
ョン膜、１３は密着金属膜、１４は拡散防止金属膜、１
５はフォトレジスト膜である。１６はメッキ後の半田バ
ンプであり、１７はリフロー後の半田バンプである。図
６において、１８は回路基板であり、１９は端子電極で
ある。
置のＩＣ基板、１１は電極パッド、１２はパッシベーシ
ョン膜、１３は密着金属膜、１４は拡散防止金属膜、１
５はフォトレジスト膜である。１６はメッキ後の半田バ
ンプであり、１７はリフロー後の半田バンプである。図
６において、１８は回路基板であり、１９は端子電極で
ある。
【０００６】このような構成要素からなる従来の半田バ
ンプ電極を有する半導体装置の電極構造とその形成方法
ならびに実装体について、以下にその概略を説明する。
まず、図４（ａ）に示すように半導体装置のＩＣ基板１
０の電極パッド１１上にＣｕなどの密着金属膜１３およ
びＣｒなどの拡散防止金属膜１４を蒸着により形成す
る。その後、図４（ｂ）に示すように電極部以外をフォ
トレジスト１５で覆い、メッキ法により半田を拡散防止
金属膜１４上に析出させ、図４（ｃ）に示すマッシュル
ーム状の半田バンプ１６を得る。最後に、半田リフロー
を行うことにより、図４（ｄ）に示すように半田バンプ
１７を形成して図５の電極構造の半田バンプ電極を得
る。
ンプ電極を有する半導体装置の電極構造とその形成方法
ならびに実装体について、以下にその概略を説明する。
まず、図４（ａ）に示すように半導体装置のＩＣ基板１
０の電極パッド１１上にＣｕなどの密着金属膜１３およ
びＣｒなどの拡散防止金属膜１４を蒸着により形成す
る。その後、図４（ｂ）に示すように電極部以外をフォ
トレジスト１５で覆い、メッキ法により半田を拡散防止
金属膜１４上に析出させ、図４（ｃ）に示すマッシュル
ーム状の半田バンプ１６を得る。最後に、半田リフロー
を行うことにより、図４（ｄ）に示すように半田バンプ
１７を形成して図５の電極構造の半田バンプ電極を得
る。
【０００７】さらに、このようにして得た半田バンプ電
極を有する半導体装置を、回路基板１８の所定の位置に
位置合わせを行ってフェースダウンで積載した後、２０
０〜３００℃の高温に加熱して半田バンプ１７を溶融
し、端子電極１９に融着することで図６のような半導体
装置の実装体を得ることができる。
極を有する半導体装置を、回路基板１８の所定の位置に
位置合わせを行ってフェースダウンで積載した後、２０
０〜３００℃の高温に加熱して半田バンプ１７を溶融
し、端子電極１９に融着することで図６のような半導体
装置の実装体を得ることができる。
【０００８】
【発明が解決しようとする課題】しかしながら上記のよ
うな半田バンプ電極を有する半導体装置の電極構造とそ
の形成方法ならびに実装体は、 １．高温に加熱し半田を溶融して端子電極と接続する際
に、ＩＣ基板と回路基板とのギャップを維持することが
できず、そのため半田が広がって隣接部とショートする
危険性がある、 ２．熱膨張の異なるＩＣ基板と回路基板とを半田で接続
しているため、熱応力に対して脆い、などといった問題
点を有していた。
うな半田バンプ電極を有する半導体装置の電極構造とそ
の形成方法ならびに実装体は、 １．高温に加熱し半田を溶融して端子電極と接続する際
に、ＩＣ基板と回路基板とのギャップを維持することが
できず、そのため半田が広がって隣接部とショートする
危険性がある、 ２．熱膨張の異なるＩＣ基板と回路基板とを半田で接続
しているため、熱応力に対して脆い、などといった問題
点を有していた。
【０００９】本発明は上記の問題に鑑みてなされたもの
であり、半導体装置と回路基板とを容易に信頼性高く接
続することのできる半導体装置の電極構造とその形成方
法ならびに実装体を提供することを目的とするものであ
る。
であり、半導体装置と回路基板とを容易に信頼性高く接
続することのできる半導体装置の電極構造とその形成方
法ならびに実装体を提供することを目的とするものであ
る。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明のフェースダウンで回路基板に実装される半
導体装置の電極構造は、半導体装置の電極パッド部上に
形成された突起電極を、先端部に凹凸面を有する構造に
したものである。
に、本発明のフェースダウンで回路基板に実装される半
導体装置の電極構造は、半導体装置の電極パッド部上に
形成された突起電極を、先端部に凹凸面を有する構造に
したものである。
【００１１】さらに、本発明のフェースダウンで回路基
板に実装される半導体装置用電極の形成方法は、半導体
装置の電極パッド部上に凸状の突起電極を形成する工程
と、前記突起電極を表面に凹凸を形成した平面土台に押
圧する工程と、前記平面土台を超音波振動させることに
よって、前記突起電極先端部に凹凸面を形成する工程と
を備えたものである。
板に実装される半導体装置用電極の形成方法は、半導体
装置の電極パッド部上に凸状の突起電極を形成する工程
と、前記突起電極を表面に凹凸を形成した平面土台に押
圧する工程と、前記平面土台を超音波振動させることに
よって、前記突起電極先端部に凹凸面を形成する工程と
を備えたものである。
【００１２】さらに本発明のフェースダウンで回路基板
に実装された半導体装置の実装体は、半導体装置の電極
パッド部上に形成された先端部に凹凸面を有する突起電
極を接合層を介して回路基板上の端子電極に電気的に接
続して構成したものである。
に実装された半導体装置の実装体は、半導体装置の電極
パッド部上に形成された先端部に凹凸面を有する突起電
極を接合層を介して回路基板上の端子電極に電気的に接
続して構成したものである。
【００１３】また、突起電極は、Ａｕなどの金属を使
い、ワイヤボンディングやメッキなどの方法により形成
することができる。また、接合層は導電性接着剤や半田
などからなるものを用いればよい。
い、ワイヤボンディングやメッキなどの方法により形成
することができる。また、接合層は導電性接着剤や半田
などからなるものを用いればよい。
【００１４】
【作用】上記構成のように、半導体装置の電極パッド部
上に先端部に凹凸面を有した突起電極を設けたことによ
り、半導体装置を回路基板の端子電極に接合した際に、
突起電極の先端面と回路基板の端子電極との接着面積を
大きくすることができ、電気的、機械的に良好な接合が
可能となり、信頼性の高い半導体装置の実装体を得るこ
とができる。
上に先端部に凹凸面を有した突起電極を設けたことによ
り、半導体装置を回路基板の端子電極に接合した際に、
突起電極の先端面と回路基板の端子電極との接着面積を
大きくすることができ、電気的、機械的に良好な接合が
可能となり、信頼性の高い半導体装置の実装体を得るこ
とができる。
【００１５】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１は本発明の一実施例における
半導体装置用電極の形成方法を示す概略説明図、図２は
上記実施例の電極形成方法による半導体装置の電極構造
を示す概略説明図、図３は上記実施例の電極を有する半
導体装置の実装体を示す概略説明図である。
照しながら説明する。図１は本発明の一実施例における
半導体装置用電極の形成方法を示す概略説明図、図２は
上記実施例の電極形成方法による半導体装置の電極構造
を示す概略説明図、図３は上記実施例の電極を有する半
導体装置の実装体を示す概略説明図である。
【００１６】図１および図２において、１は半導体装置
のＩＣ基板、２は電極パッド、３は突起電極である。４
は超音波発信器内蔵の平面土台、５は平面土台４の表面
に形成された凹凸面であり、６は先端部に凹凸面が形成
された突起電極である。図３において、７は導電性接着
剤からなる接合層であり、８は回路基板、９は端子電極
である。
のＩＣ基板、２は電極パッド、３は突起電極である。４
は超音波発信器内蔵の平面土台、５は平面土台４の表面
に形成された凹凸面であり、６は先端部に凹凸面が形成
された突起電極である。図３において、７は導電性接着
剤からなる接合層であり、８は回路基板、９は端子電極
である。
【００１７】このような構成要素からなる半導体装置の
電極構造とその形成方法ならびに実装体について、以下
にその概略を説明する。まず、公知のＡｕによるメッキ
法により図１（ａ）に示す半導体装置のＩＣ基板１の電
極パッド２上に突起電極３を形成する。次に図１（ｂ）
に示すように、突起電極３を形成したＩＣ基板１をフェ
ースダウンで表面に凹凸面５を形成した平面土台４上に
載置する。さらに図１（ｃ）に示すように、平面土台４
に内蔵した超音波発振器を作動させ、平面土台４を振動
させることによって、突起電極３の先端部に凹凸面を形
成する。上記により、図２に示す先端部に凹凸面が形成
された突起電極６が容易に得られる。
電極構造とその形成方法ならびに実装体について、以下
にその概略を説明する。まず、公知のＡｕによるメッキ
法により図１（ａ）に示す半導体装置のＩＣ基板１の電
極パッド２上に突起電極３を形成する。次に図１（ｂ）
に示すように、突起電極３を形成したＩＣ基板１をフェ
ースダウンで表面に凹凸面５を形成した平面土台４上に
載置する。さらに図１（ｃ）に示すように、平面土台４
に内蔵した超音波発振器を作動させ、平面土台４を振動
させることによって、突起電極３の先端部に凹凸面を形
成する。上記により、図２に示す先端部に凹凸面が形成
された突起電極６が容易に得られる。
【００１８】さらに、このようにして得た半導体装置の
突起電極６の先端部の凹凸面に導電性接着剤からなる接
合層７を転写法や印刷法により形成したのち、前記半導
体装置を回路基板８の所定の位置に位置合わせを行って
フェースダウンで積載した後、接合層７を硬化させて突
起電極６を端子電極９に接着させる。上記により、図３
に示すフェースダウンで回路基板に実装した半導体装置
の実装体を得る。
突起電極６の先端部の凹凸面に導電性接着剤からなる接
合層７を転写法や印刷法により形成したのち、前記半導
体装置を回路基板８の所定の位置に位置合わせを行って
フェースダウンで積載した後、接合層７を硬化させて突
起電極６を端子電極９に接着させる。上記により、図３
に示すフェースダウンで回路基板に実装した半導体装置
の実装体を得る。
【００１９】半導体装置用電極を回路基板８の端子電極
９と接続する際に、突起電極６によりＩＣ基板１と回路
基板８とのギャップを維持することができる。このた
め、接合層７の広がりを規制することが可能となり、隣
接部とショートする危険のない、微細ピッチで接続可能
な半導体装置の実装体が得られる。
９と接続する際に、突起電極６によりＩＣ基板１と回路
基板８とのギャップを維持することができる。このた
め、接合層７の広がりを規制することが可能となり、隣
接部とショートする危険のない、微細ピッチで接続可能
な半導体装置の実装体が得られる。
【００２０】また、先端部に凹凸面が形成された突起電
極を用いることにより、突起電極の凹凸部に接合層が入
り込むことで回路基板の端子電極との接着力が大きくな
り、極めて安定で信頼性が高く、かつ高密度に半導体装
置を実装することができる。
極を用いることにより、突起電極の凹凸部に接合層が入
り込むことで回路基板の端子電極との接着力が大きくな
り、極めて安定で信頼性が高く、かつ高密度に半導体装
置を実装することができる。
【００２１】なお、本実施例では突起電極をＡｕによる
メッキ法を用いて形成するとしたが、その形状が突起状
であればＡｕワイヤによるワイヤボンディングなどの方
法で形成しても良い。また、本実施例では導電性接着剤
からなる接合層を突起電極に転写法や印刷法により形成
するとしたが、回路基板の端子電極上にあらかじめ接合
層を形成しても良い。また、合層は導電性接着剤に限ら
れるものでなく、半田など他の接合材料でもよい。
メッキ法を用いて形成するとしたが、その形状が突起状
であればＡｕワイヤによるワイヤボンディングなどの方
法で形成しても良い。また、本実施例では導電性接着剤
からなる接合層を突起電極に転写法や印刷法により形成
するとしたが、回路基板の端子電極上にあらかじめ接合
層を形成しても良い。また、合層は導電性接着剤に限ら
れるものでなく、半田など他の接合材料でもよい。
【００２２】
【発明の効果】以上のように、本発明によれば、半導体
装置の突起電極の先端部に容易に凹凸面を形成すること
ができるため、極めて汎用性が高い。さらに、半導体装
置の突起電極の先端部に凹凸面を設けることにより、半
導体装置を回路基板の端子電極に接合する際に、突起電
極の凹凸面と回路基板の端子電極面との接合面積を大き
くできるため、極めて安定で信頼性の高い半導体装置の
実装体を得ることができる。
装置の突起電極の先端部に容易に凹凸面を形成すること
ができるため、極めて汎用性が高い。さらに、半導体装
置の突起電極の先端部に凹凸面を設けることにより、半
導体装置を回路基板の端子電極に接合する際に、突起電
極の凹凸面と回路基板の端子電極面との接合面積を大き
くできるため、極めて安定で信頼性の高い半導体装置の
実装体を得ることができる。
【図１】本発明の一実施例における半導体装置用電極の
形成方法を示す概略説明図
形成方法を示す概略説明図
【図２】本発明の一実施例における半導体装置の電極構
造を示す概略説明図
造を示す概略説明図
【図３】本発明の一実施例における半導体装置の実装体
を示す概略説明図
を示す概略説明図
【図４】従来の半田バンプ電極を有する半導体装置用電
極の形成方法を示す概略説明図
極の形成方法を示す概略説明図
【図５】従来の半田バンプ電極の電極構造を示す概略説
明図
明図
【図６】従来の半田バンプ電極を有する半導体装置の実
装体を示す概略説明図
装体を示す概略説明図
１ 半導体装置のＩＣ基板 ２ 電極パッド ３ 突起電極 ４ 超音波発振器内蔵の平面土台 ５ 凹凸面 ６ 先端部に凹凸面が形成された突起電極 ７ 接合層 ８ 回路基板 ９ 端子電極
Claims (8)
- 【請求項１】 フェースダウンで回路基板に実装される
半導体装置の電極構造であって、半導体装置の電極パッ
ド部上に形成された突起電極は先端部に凹凸面を有する
ことを特徴とする半導体装置の電極構造。 - 【請求項２】 突起電極がＡｕからなることを特徴とす
る請求項１記載の半導体装置の電極構造。 - 【請求項３】 フェースダウンで回路基板に実装される
半導体装置用電極の形成方法であって、半導体装置の電
極パッド部上に凸状の突起電極を形成する工程と、前記
突起電極を表面に凹凸を形成した平面土台に押圧する工
程と、前記平面土台を超音波振動させることによって、
前記突起電極先端部に凹凸面を形成する工程とを備えた
ことを特徴とする半導体装置用電極の形成方法。 - 【請求項４】 突起電極がＡｕによるメッキ法により形
成されることを特徴とする請求項３記載の半導体装置用
電極の形成方法。 - 【請求項５】 突起電極がワイヤボンディング装置によ
りＡｕワイヤから形成されることを特徴とする請求項３
記載の半導体装置用電極の形成方法。 - 【請求項６】 フェースダウンで回路基板に実装される
半導体装置の実装体であって、半導体装置の電極パッド
部上に形成された先端部に凹凸面を有する突起電極が接
合層を介して回路基板上の端子電極に電気的に接続され
ていることを特徴とする半導体装置の実装体。 - 【請求項７】 接合層が導電性接着剤からなることを特
徴とする請求項６記載の半導体装置の実装体。 - 【請求項８】 接合層が半田からなることを特徴とする
請求項６記載の半導体装置の実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04296247A JP3119739B2 (ja) | 1992-11-06 | 1992-11-06 | 半導体装置用電極の形成方法ならびに実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04296247A JP3119739B2 (ja) | 1992-11-06 | 1992-11-06 | 半導体装置用電極の形成方法ならびに実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151437A true JPH06151437A (ja) | 1994-05-31 |
| JP3119739B2 JP3119739B2 (ja) | 2000-12-25 |
Family
ID=17831100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04296247A Expired - Fee Related JP3119739B2 (ja) | 1992-11-06 | 1992-11-06 | 半導体装置用電極の形成方法ならびに実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119739B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002093852A (ja) * | 2000-09-18 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2007109998A (ja) * | 2005-10-17 | 2007-04-26 | Omron Corp | センサ機器 |
| DE19743767B4 (de) * | 1996-12-27 | 2009-06-18 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip |
| JP2011124426A (ja) * | 2009-12-11 | 2011-06-23 | Panasonic Corp | 半田フリップチップ実装方法 |
-
1992
- 1992-11-06 JP JP04296247A patent/JP3119739B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19743767B4 (de) * | 1996-12-27 | 2009-06-18 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip |
| JP2002093852A (ja) * | 2000-09-18 | 2002-03-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2007109998A (ja) * | 2005-10-17 | 2007-04-26 | Omron Corp | センサ機器 |
| JP2011124426A (ja) * | 2009-12-11 | 2011-06-23 | Panasonic Corp | 半田フリップチップ実装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3119739B2 (ja) | 2000-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3503133B2 (ja) | 電子デバイス集合体と電子デバイスの接続方法 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JP3597913B2 (ja) | 半導体装置とその実装方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPH06151437A (ja) | 半導体装置の電極構造とその形成方法ならびに実装体 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP2001118968A (ja) | 半導体装置 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPH06103701B2 (ja) | 半導体装置の実装体 | |
| JP4285140B2 (ja) | 半導体装置の製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH01226162A (ja) | 半導体チップの接続方法 | |
| JPH06151507A (ja) | 回路基板上の端子電極とその形成方法及び実装体 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 | |
| JPH05152303A (ja) | 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体 | |
| JPH0744199B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JP3934011B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |