JPS6053908B2 - マスクレジスタを使用した演算方式 - Google Patents
マスクレジスタを使用した演算方式Info
- Publication number
- JPS6053908B2 JPS6053908B2 JP9773480A JP9773480A JPS6053908B2 JP S6053908 B2 JPS6053908 B2 JP S6053908B2 JP 9773480 A JP9773480 A JP 9773480A JP 9773480 A JP9773480 A JP 9773480A JP S6053908 B2 JPS6053908 B2 JP S6053908B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- register
- vector
- vector register
- mask register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明はマスクレジスタを使用した演算方式に関し、
特にマスクレジスタを複数個設けることによりマスクレ
ジスタを使用する演算を複数同時に行なうことを可能な
らしめた演算方式である。
特にマスクレジスタを複数個設けることによりマスクレ
ジスタを使用する演算を複数同時に行なうことを可能な
らしめた演算方式である。
ベクトル演算Ci=Ai+Biを行なう場合、例えば
マスクレジスタを使用し、そのマスクビットの指示によ
り上記演算結果をベクトルレジスタの指定位置に記入す
ることは提案されている。しカルながら、従来のベクト
ル演算装置ではマスクレジスタは1個しか設定されてい
なかつたのでこのような演算は同時に一回しかできず、
複数の演算を同時に実行するような場合には使用できな
いという問題があつた。 したがつて本発明はこのよう
な問題を改善して複数の演算を同時に行なう場合にもそ
れぞれの演算にマスクレジスタにもとづくマスクを使用
することができるようにした演算方式を提供することを
目的とするものであつて、このために本発明によるマス
クレジスタを使用してベクトル演算を行なうようにした
演算方式において、ベクトルレジスタと、各ベクトルレ
ジスタのエレメント数と等しいエレメント数を有する複
数個のマスクレジスタを設け、上記ベクトルレジスタの
うち指定された区分のベクトルレジスタの各エレメント
と上記マスクレジスタのうち指定されたマスクレジスタ
のエレメントを同時に読出すように構成することにより
マスク付き演算を複数並列的に実行できるようにしたこ
とを特徴とする。
マスクレジスタを使用し、そのマスクビットの指示によ
り上記演算結果をベクトルレジスタの指定位置に記入す
ることは提案されている。しカルながら、従来のベクト
ル演算装置ではマスクレジスタは1個しか設定されてい
なかつたのでこのような演算は同時に一回しかできず、
複数の演算を同時に実行するような場合には使用できな
いという問題があつた。 したがつて本発明はこのよう
な問題を改善して複数の演算を同時に行なう場合にもそ
れぞれの演算にマスクレジスタにもとづくマスクを使用
することができるようにした演算方式を提供することを
目的とするものであつて、このために本発明によるマス
クレジスタを使用してベクトル演算を行なうようにした
演算方式において、ベクトルレジスタと、各ベクトルレ
ジスタのエレメント数と等しいエレメント数を有する複
数個のマスクレジスタを設け、上記ベクトルレジスタの
うち指定された区分のベクトルレジスタの各エレメント
と上記マスクレジスタのうち指定されたマスクレジスタ
のエレメントを同時に読出すように構成することにより
マスク付き演算を複数並列的に実行できるようにしたこ
とを特徴とする。
以下本発明の一実施例を第1図乃至第7図にもとづき
説明する。
説明する。
第1図は本発明の一実施例構成、第2図はベクトル命
令、第3図はベクトルレジスタとマスクレジスタの説明
、第4図乃至第7図は各種演算の説明である。
令、第3図はベクトルレジスタとマスクレジスタの説明
、第4図乃至第7図は各種演算の説明である。
図中、1はメモリ、2はベクトルレジスタ、3はマス
クレジスタ部、4は第1演算器、5は第2演算器、6は
第3演算器、7は第4演算器である。
クレジスタ部、4は第1演算器、5は第2演算器、6は
第3演算器、7は第4演算器である。
メモリ1はデータ処理装置が各種演算を実行するため
に必要なデータが格納されているものである。
に必要なデータが格納されているものである。
ベクトルレジスタ2はベクトル演算に必要な多数のデ
ータがセットされたり、あるいは演算結果を必要に応じ
てセットされるレジスタである。
ータがセットされたり、あるいは演算結果を必要に応じ
てセットされるレジスタである。
ベクトルレジスタ2は、第3図に示すように、ベクトル
レジスタ番号■RO,VRl・・・VRnで示される複
数のベクトルレジスタ区分により構成され、各ベクトル
レジスタ区分はO乃至mの番号で示されるm+1のエレ
メントにより構成され、各エレメントは1ビットのデー
タがセットされる。マスクレジスタ部3はベクトル演算
に使用されるマスクビットがセットされるレジスタであ
つて、マスクレジスタ番号MRO,MRl・・・MRp
で示される複数のマスクレジスタにより構成され、各マ
スクレジスタは0乃至mの番号で示されるm+1のエレ
メントにより構成され、各エレメントは1ビットのマス
クデータがセットされる。
レジスタ番号■RO,VRl・・・VRnで示される複
数のベクトルレジスタ区分により構成され、各ベクトル
レジスタ区分はO乃至mの番号で示されるm+1のエレ
メントにより構成され、各エレメントは1ビットのデー
タがセットされる。マスクレジスタ部3はベクトル演算
に使用されるマスクビットがセットされるレジスタであ
つて、マスクレジスタ番号MRO,MRl・・・MRp
で示される複数のマスクレジスタにより構成され、各マ
スクレジスタは0乃至mの番号で示されるm+1のエレ
メントにより構成され、各エレメントは1ビットのマス
クデータがセットされる。
第1演算器4乃至第4演算器7はそれぞれ演算器であつ
て、ベクトルレジスタ2の指定したベクトルレジスタ区
分から演算に必要なデータを読出して、演算結果をベク
トルレジスタ2の指定したベクトルレジスタ区分にセッ
トするものであり、必要に応じてマスクレジスタ部3の
マスクレジスタから読出したマスクビットに応じて制御
されたり、あるいは演算結果をマスクレジスタ部3にセ
ットするものである。
て、ベクトルレジスタ2の指定したベクトルレジスタ区
分から演算に必要なデータを読出して、演算結果をベク
トルレジスタ2の指定したベクトルレジスタ区分にセッ
トするものであり、必要に応じてマスクレジスタ部3の
マスクレジスタから読出したマスクビットに応じて制御
されたり、あるいは演算結果をマスクレジスタ部3にセ
ットするものである。
いま、第2図に示すようなベクトル命令が伝達されたと
き、プロセッサは、その最初の8ビットに記載の0P部
分によりベクトル型の命令であることを読取り、次の8
ビットのEOP部分により、演算指定内容即ち加算とか
比較、乗算等の具体的な演算内容を読取る。
き、プロセッサは、その最初の8ビットに記載の0P部
分によりベクトル型の命令であることを読取り、次の8
ビットのEOP部分により、演算指定内容即ち加算とか
比較、乗算等の具体的な演算内容を読取る。
そしてR1部分により演算結果をセットすべきベクトル
レジスタ番号を読取り、R2部分およびR3部分により
オペランドのセットされているベクトルレジスタ番号を
読取り、そしてM部分によりマスクとして使用すべきマ
スクレジスタ番号を読取るものである。この結果R1=
R2+R3というベクトル演算をマスクレジスタ番号M
3のマスクレジスタを使用して行なう場合には、先ず、
ベクトルレジスタ2からベクトルレジスタ番号R2とベ
クトルレジスタ番号R3のそれぞれのベクトルレジスタ
区分のエレメントの内容をエレメント番号0から順次読
み出し、例えば第2演算器5でそのエレメント同志の加
算を行なう。そしてその加算結果をマスクレジスタ番号
鳩の番号0から順次読み出したマスクデータに応じてベ
クトルレジスタ番号R1のエレメント番号0のところに
セットする。このとき例えばマスクデータがROJであ
ればその演算結果はセットしないし、マスクデータがR
lJであればその演算結果をセットする。すなわち、第
4図に示すように、そのマスクレジスタ鳩のエレメント
番号0乃至5にROョとRlJが記載されているとき、
第2演算器5において上記ベクトルレジスタ番号R2,
R3のエレメント番号0におけるデータ玩とC。
レジスタ番号を読取り、R2部分およびR3部分により
オペランドのセットされているベクトルレジスタ番号を
読取り、そしてM部分によりマスクとして使用すべきマ
スクレジスタ番号を読取るものである。この結果R1=
R2+R3というベクトル演算をマスクレジスタ番号M
3のマスクレジスタを使用して行なう場合には、先ず、
ベクトルレジスタ2からベクトルレジスタ番号R2とベ
クトルレジスタ番号R3のそれぞれのベクトルレジスタ
区分のエレメントの内容をエレメント番号0から順次読
み出し、例えば第2演算器5でそのエレメント同志の加
算を行なう。そしてその加算結果をマスクレジスタ番号
鳩の番号0から順次読み出したマスクデータに応じてベ
クトルレジスタ番号R1のエレメント番号0のところに
セットする。このとき例えばマスクデータがROJであ
ればその演算結果はセットしないし、マスクデータがR
lJであればその演算結果をセットする。すなわち、第
4図に示すように、そのマスクレジスタ鳩のエレメント
番号0乃至5にROョとRlJが記載されているとき、
第2演算器5において上記ベクトルレジスタ番号R2,
R3のエレメント番号0におけるデータ玩とC。
の加算玩+COが実行されるもののその結果はベクトル
レジスタ番号R1のエレメント番号0のところにセット
しない。しかしエレメント番号1におけるデータbェど
C1との加算h+C1はセットされるものである。この
ように、マスクレジスタM3が第4図の状態の場合には
、エレメント番号1,2,4,5のみその演算結果がセ
ットされるものである。このような第2演算器5におい
て演算が行なわれるとき、第1演算器4ではベクトルレ
ジスタ番号R5と2にセットされたデータの乗算が行な
われ、マスクレジスタM2のマスク制御のもとにその結
果がベクトルレジスタ番号R4にセットされる演算が行
なわれる。
レジスタ番号R1のエレメント番号0のところにセット
しない。しかしエレメント番号1におけるデータbェど
C1との加算h+C1はセットされるものである。この
ように、マスクレジスタM3が第4図の状態の場合には
、エレメント番号1,2,4,5のみその演算結果がセ
ットされるものである。このような第2演算器5におい
て演算が行なわれるとき、第1演算器4ではベクトルレ
ジスタ番号R5と2にセットされたデータの乗算が行な
われ、マスクレジスタM2のマスク制御のもとにその結
果がベクトルレジスタ番号R4にセットされる演算が行
なわれる。
そしてこのとき第3演算器6では、ベクトルレジスタ番
号R8の各データがマスクレジスタM1のマスク制御の
もとにコンプレス命令が実行される。このコンプレス命
令は、第6図に示すように、マスクレジスタM1にr1
ョがセットされている部分のエレメントのみ、指定され
たベクトルレジスタ番号R8のベクトルレジスタ区分に
順次セットされるものであつて、第6図の場合にはエレ
メント番号0,2,3,6,8のベクトルレジスタ区分
にセットされたデータが、ベクトルレジスタ番号R8に
エレメント番号0のところより順次セットされるもので
ある。さらに、上記第1演算器4乃至第3演算器6にお
ける演算が実行されているときに、第4演算器7ではマ
スクレジスタM5とマスクレジスタM;を順次そのエレ
メント同志の論理演算(AND,OR,EXCLUSI
VEOR等)を行ないその結果を″マスクレジスタM4
にセットするというマスク演算を実行することができる
。
号R8の各データがマスクレジスタM1のマスク制御の
もとにコンプレス命令が実行される。このコンプレス命
令は、第6図に示すように、マスクレジスタM1にr1
ョがセットされている部分のエレメントのみ、指定され
たベクトルレジスタ番号R8のベクトルレジスタ区分に
順次セットされるものであつて、第6図の場合にはエレ
メント番号0,2,3,6,8のベクトルレジスタ区分
にセットされたデータが、ベクトルレジスタ番号R8に
エレメント番号0のところより順次セットされるもので
ある。さらに、上記第1演算器4乃至第3演算器6にお
ける演算が実行されているときに、第4演算器7ではマ
スクレジスタM5とマスクレジスタM;を順次そのエレ
メント同志の論理演算(AND,OR,EXCLUSI
VEOR等)を行ないその結果を″マスクレジスタM4
にセットするというマスク演算を実行することができる
。
勿論、上記加算に代つて、第5図に示すように、比較を
行ないその結果をマスクレジスタM2にセットすること
もできる。
行ないその結果をマスクレジスタM2にセットすること
もできる。
この第5図に示す例では、ベクトルレジスタ番号R2と
R,の各エレメント内容が順次比較され、同一の場合に
RlJをセットするものを示す。勿論上記コンプレスの
逆としてイクスパンドも行なうことができ、この場合は
、第6図に示す如く、例えばベクトルレジスタ番号R2
に順次セットされているデータをマスクレジスタのRO
Jのエレメント番号部分にセットせず、RlJの部分に
順次セットすることになる。勿論ベクトルレジスタにセ
ットされるデータとしては従来のベクトルレジスタと同
様であつて、例えば固定小数点データ、浮動小数点デー
タ、論理データ等を使用できる。
R,の各エレメント内容が順次比較され、同一の場合に
RlJをセットするものを示す。勿論上記コンプレスの
逆としてイクスパンドも行なうことができ、この場合は
、第6図に示す如く、例えばベクトルレジスタ番号R2
に順次セットされているデータをマスクレジスタのRO
Jのエレメント番号部分にセットせず、RlJの部分に
順次セットすることになる。勿論ベクトルレジスタにセ
ットされるデータとしては従来のベクトルレジスタと同
様であつて、例えば固定小数点データ、浮動小数点デー
タ、論理データ等を使用できる。
以上説明の如く、本発明によればマスクレジスタを複数
個設けたので、マスク付きのベクトル演算を複数同時に
実行することができ、その結果条件付きの演算を行なう
ときの制御が容易になり、演算速度を速くすることがで
きる。
個設けたので、マスク付きのベクトル演算を複数同時に
実行することができ、その結果条件付きの演算を行なう
ときの制御が容易になり、演算速度を速くすることがで
きる。
第1図は本発明の一実施例構成、第2図はベクトル命令
、第3図はベクトルレジスタとマスクレジスタの説明、
第4図乃至第7図は各種演算の説明である。 図中、1はメモリ、2はベクトルレジスタ、3はマスク
レジスタ部、4は第1演算器、5は第2演算器、6は第
3演算器、7は第4演算器をそれぞれ示す。
、第3図はベクトルレジスタとマスクレジスタの説明、
第4図乃至第7図は各種演算の説明である。 図中、1はメモリ、2はベクトルレジスタ、3はマスク
レジスタ部、4は第1演算器、5は第2演算器、6は第
3演算器、7は第4演算器をそれぞれ示す。
Claims (1)
- 1 マスクレジスタを使用してベクトル演算を行なうよ
うにした演算方式において、ベクトルレジスタと、各ベ
クトルレジスタのエレメント数と等しいエレメント数を
有する複数個のマスクレジスタを設け、上記ベクトルレ
ジスタのうち指定された区分のベクトルレジスタの各エ
レメントと上記マスクレジスタのうち指定されたマスク
レジスタのエレメントを同時に読出すように構成するこ
とによりマスク付き演算を複数並列的に実行できるよう
にしたことを特徴とするマスクレジスタを使用した演算
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9773480A JPS6053908B2 (ja) | 1980-07-17 | 1980-07-17 | マスクレジスタを使用した演算方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9773480A JPS6053908B2 (ja) | 1980-07-17 | 1980-07-17 | マスクレジスタを使用した演算方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5723174A JPS5723174A (en) | 1982-02-06 |
| JPS6053908B2 true JPS6053908B2 (ja) | 1985-11-27 |
Family
ID=14200116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9773480A Expired JPS6053908B2 (ja) | 1980-07-17 | 1980-07-17 | マスクレジスタを使用した演算方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053908B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0616287B2 (ja) * | 1982-09-29 | 1994-03-02 | 株式会社日立製作所 | マスク付きベクトル演算処理装置 |
| JPS59208672A (ja) * | 1983-05-13 | 1984-11-27 | Nec Corp | ベクトル処理装置 |
| JPS6327975A (ja) * | 1986-07-22 | 1988-02-05 | Hitachi Ltd | ベクトル演算制御方式 |
| JPH01284970A (ja) * | 1988-05-11 | 1989-11-16 | Nec Corp | イテレーション演算回路 |
| JPH01284969A (ja) * | 1988-05-11 | 1989-11-16 | Nec Corp | イテレーション演算回路 |
-
1980
- 1980-07-17 JP JP9773480A patent/JPS6053908B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5723174A (en) | 1982-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6161436B2 (ja) | ||
| JPH0374434B2 (ja) | ||
| JPS5933553U (ja) | プロセツサ | |
| JPS6351287B2 (ja) | ||
| JPS6049332B2 (ja) | マイクロプログラム制御方式 | |
| JPS623461B2 (ja) | ||
| JPS6142308B2 (ja) | ||
| JPS58149541A (ja) | デ−タ処理装置 | |
| EP0164418B1 (en) | Microprogram control system | |
| JPH0616287B2 (ja) | マスク付きベクトル演算処理装置 | |
| JPS62226336A (ja) | マイクロプログラム制御方式 | |
| JPS6346855B2 (ja) | ||
| JPH0218732B2 (ja) | ||
| JP2001357395A (ja) | 画像処理装置およびその方法 | |
| JPS60181837A (ja) | エクスキユ−ト命令処理方式 | |
| JPS6337412B2 (ja) | ||
| JPS6116362A (ja) | ベクトルプロセツサ制御処理方式 | |
| JPS5925264B2 (ja) | ベクトル命令処理方式 | |
| JPS6250867B2 (ja) | ||
| Molntyve | THE ILLIAC IV COMPUTER | |
| JPH0267602A (ja) | 数値演算装置 | |
| Gauss | A comparison of machine organizations by their performance of the iterative solution of linear equations | |
| JPS61133440A (ja) | デ−タ処理装置 | |
| JPS6042983B2 (ja) | 命令制御方式 | |
| JPS6028014B2 (ja) | マイクロプロセツサ |