JPH06163585A - 薄膜トランジスタアレイの製造方法 - Google Patents
薄膜トランジスタアレイの製造方法Info
- Publication number
- JPH06163585A JPH06163585A JP30842592A JP30842592A JPH06163585A JP H06163585 A JPH06163585 A JP H06163585A JP 30842592 A JP30842592 A JP 30842592A JP 30842592 A JP30842592 A JP 30842592A JP H06163585 A JPH06163585 A JP H06163585A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- film
- glass substrate
- resist
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 製造工程及び大面積化が容易であり、段差の
無い薄膜トランジスタの製造方法を提供する。 【構成】 絶縁基板上に金属膜を形成し、次いでこの金
属膜上にレジストを塗布して露光・現像することにより
レジストパターンを形成した後、レジストパターンをエ
ッチング用マスクとして金属膜をエッチングし、さらに
レジストパターン付き絶縁基板と液相析出用処理液とを
接触させて絶縁基板上に絶縁膜を形成した後、レジスト
パターンまたはレジストパターン及びレジストパターン
上の絶縁膜を除去する。この工程により、ＴＦＴと電極
接触を取るための金属膜が絶縁基板表面に埋設された状
態となり、ゲート配線の抵抗を大きく低減することがで
きる。
無い薄膜トランジスタの製造方法を提供する。 【構成】 絶縁基板上に金属膜を形成し、次いでこの金
属膜上にレジストを塗布して露光・現像することにより
レジストパターンを形成した後、レジストパターンをエ
ッチング用マスクとして金属膜をエッチングし、さらに
レジストパターン付き絶縁基板と液相析出用処理液とを
接触させて絶縁基板上に絶縁膜を形成した後、レジスト
パターンまたはレジストパターン及びレジストパターン
上の絶縁膜を除去する。この工程により、ＴＦＴと電極
接触を取るための金属膜が絶縁基板表面に埋設された状
態となり、ゲート配線の抵抗を大きく低減することがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイやイ
メージセンサなどに使われる薄膜トランジスタアレイの
性能向上に関するものである。
メージセンサなどに使われる薄膜トランジスタアレイの
性能向上に関するものである。
【０００２】
【従来の技術】アクティブマトリックス駆動液晶ディス
プレイは、表示品位が高いことから液晶ディスプレイの
本流となりつつある。しかしながら、従来の液晶駆動デ
ィスプレイにおいては、大面積かつ大容量の表示を行う
ためにさまざまな問題があった。
プレイは、表示品位が高いことから液晶ディスプレイの
本流となりつつある。しかしながら、従来の液晶駆動デ
ィスプレイにおいては、大面積かつ大容量の表示を行う
ためにさまざまな問題があった。
【０００３】図６に、従来の液晶ディスプレイに使用さ
れる薄膜トランジスタ（ＴＦＴ）の断面構造を示す。同
図において、１はガラス基板、３１はゲート電極、３２
はゲート絶縁膜、３３は画素電極そして３４は非晶質シ
リコン層である。また、３５は画素電極３３に接続され
るドレイン電極であり、３６は非晶質シリコン層３４と
ドレイン電極３５とのオーミック接触を取るためのｎ型
非晶質シリコン層である。さらに、３７は外部から画像
信号を送り込むソース電極であり、ｎ型非晶質シリコン
層３８を介して非晶質シリコン層３４に接続される。ま
た、ソース電極３７は電極３９に接続される。この電極
３９は、各画素のＴＦＴへ画像信号を給電する配線であ
る。
れる薄膜トランジスタ（ＴＦＴ）の断面構造を示す。同
図において、１はガラス基板、３１はゲート電極、３２
はゲート絶縁膜、３３は画素電極そして３４は非晶質シ
リコン層である。また、３５は画素電極３３に接続され
るドレイン電極であり、３６は非晶質シリコン層３４と
ドレイン電極３５とのオーミック接触を取るためのｎ型
非晶質シリコン層である。さらに、３７は外部から画像
信号を送り込むソース電極であり、ｎ型非晶質シリコン
層３８を介して非晶質シリコン層３４に接続される。ま
た、ソース電極３７は電極３９に接続される。この電極
３９は、各画素のＴＦＴへ画像信号を給電する配線であ
る。
【０００４】図７にＴＦＴアレイの平面図を示す。同図
において、４０はゲート選択線である。前記ゲート選択
線４０は、図６のゲート電極３１と電気的に接続されて
おり、該ゲート電極３１とゲート選択線４０は同一材料
からなる金属薄膜で形成されている。なお、４１はＴＦ
Ｔを示している。
において、４０はゲート選択線である。前記ゲート選択
線４０は、図６のゲート電極３１と電気的に接続されて
おり、該ゲート電極３１とゲート選択線４０は同一材料
からなる金属薄膜で形成されている。なお、４１はＴＦ
Ｔを示している。
【０００５】また、図７のＴＦＴアレイを動作させるに
は、ゲート選択線４０に選択電圧を印加し、この印加に
より一本のゲート選択線４０に接続された全てのＴＦＴ
４１がオン状態となる。このタイミングで電極３９に画
素信号電圧を印加すると、電圧が画素電極３３に書き込
まれる。次のタイミングにて隣接するゲート選択線４０
に選択電圧が印加されると、同様に画像信号電圧がＴＦ
Ｔに接続された画素電極３３に書き込まれる。これらを
繰り返すことにより、ＴＦＴアレイの上に形成された液
晶の配向を制御して画像の表示ができる。
は、ゲート選択線４０に選択電圧を印加し、この印加に
より一本のゲート選択線４０に接続された全てのＴＦＴ
４１がオン状態となる。このタイミングで電極３９に画
素信号電圧を印加すると、電圧が画素電極３３に書き込
まれる。次のタイミングにて隣接するゲート選択線４０
に選択電圧が印加されると、同様に画像信号電圧がＴＦ
Ｔに接続された画素電極３３に書き込まれる。これらを
繰り返すことにより、ＴＦＴアレイの上に形成された液
晶の配向を制御して画像の表示ができる。
【０００６】
【発明が解決しようとする課題】しかしながら、液晶デ
ィスプレイの表示容量が大きくなるにつれてさまざまな
問題が発生してきた。これら問題は以下に要約される。
ィスプレイの表示容量が大きくなるにつれてさまざまな
問題が発生してきた。これら問題は以下に要約される。
【０００７】（１）すなわち、表示容量が大きくなると
必然的に一画素に割り当てられる面積が小さくなる。こ
れに対し、ＴＦＴ４１、ゲート選択線４０、画像給電線
の占める面積は余り小さくできないことから、開口率
（全体の面積に占める表示可能な面積の割合）が小さく
なる。従って、照明光の利用効率が減少し、表示画像が
暗くなってしまう。
必然的に一画素に割り当てられる面積が小さくなる。こ
れに対し、ＴＦＴ４１、ゲート選択線４０、画像給電線
の占める面積は余り小さくできないことから、開口率
（全体の面積に占める表示可能な面積の割合）が小さく
なる。従って、照明光の利用効率が減少し、表示画像が
暗くなってしまう。
【０００８】（２）また、開口率向上のためゲート選択
線４０の幅を狭くすると、ゲート選択線４０の抵抗値が
上昇し、寄生容量との関係からゲート選択線４０の応答
速度が低下してしまう。従って、ＴＦＴ４１のゲートに
かかる電圧が不十分となり、画像信号の画素電極書き込
みが不十分となる。この現象は、大面積大容量表示で特
に問題となる。この問題を解決するための方法として、
配線薄膜の膜厚を厚くすることが考えられる。しかしな
がら、膜厚を厚くすると図６に示すゲート電極３１の膜
厚が厚くなり段差が大きくなってしまう。このため、段
差部で短絡を誘発しＴＦＴの製造工程上問題となる。
線４０の幅を狭くすると、ゲート選択線４０の抵抗値が
上昇し、寄生容量との関係からゲート選択線４０の応答
速度が低下してしまう。従って、ＴＦＴ４１のゲートに
かかる電圧が不十分となり、画像信号の画素電極書き込
みが不十分となる。この現象は、大面積大容量表示で特
に問題となる。この問題を解決するための方法として、
配線薄膜の膜厚を厚くすることが考えられる。しかしな
がら、膜厚を厚くすると図６に示すゲート電極３１の膜
厚が厚くなり段差が大きくなってしまう。このため、段
差部で短絡を誘発しＴＦＴの製造工程上問題となる。
【０００９】ところで、従来のＴＦＴアレイにおいて、
ゲート電極３１としてＴａ金属材料を用いた場合、その
膜厚は通常０．３μｍ、幅１０μｍ程度である。また、
Ｔａ自体の電気抵抗率は１２μΩ／ｃｍ、すなわち０．
４Ω／□であるから、配線抵抗は４０Ω／ｍｍ程度であ
る。
ゲート電極３１としてＴａ金属材料を用いた場合、その
膜厚は通常０．３μｍ、幅１０μｍ程度である。また、
Ｔａ自体の電気抵抗率は１２μΩ／ｃｍ、すなわち０．
４Ω／□であるから、配線抵抗は４０Ω／ｍｍ程度であ
る。
【００１０】従来の一辺３０ｃｍ程度の大型液晶ディス
プレイにおいて、基板終端までの抵抗値は１２ｋΩ程度
である。この抵抗値で１０００ｐＦの寄生容量を駆動す
ることを考えた場合、ＲＣ時定数は１２μｓである。従
って、ＲＣ時定数のみで立ち上がり、立ち下がりを含め
て２４μｓを必要とする。一方、テレビジョン方式から
１ライン当たり３０μｓ以下で書き込みを終了させねば
ならない。画像データの完全な書き込みには、少なくと
もＲＣ時定数の２〜３倍以上の時間、即ち７５μｓ程度
の時間が必要である。従って、ゲート電極３１の給電点
の近傍では十分なデータ書き込みが可能であっても、ゲ
ート電極３１の終端近傍においてはデータ書き込みが不
十分となり、この結果、画像品質を低下させていた。
プレイにおいて、基板終端までの抵抗値は１２ｋΩ程度
である。この抵抗値で１０００ｐＦの寄生容量を駆動す
ることを考えた場合、ＲＣ時定数は１２μｓである。従
って、ＲＣ時定数のみで立ち上がり、立ち下がりを含め
て２４μｓを必要とする。一方、テレビジョン方式から
１ライン当たり３０μｓ以下で書き込みを終了させねば
ならない。画像データの完全な書き込みには、少なくと
もＲＣ時定数の２〜３倍以上の時間、即ち７５μｓ程度
の時間が必要である。従って、ゲート電極３１の給電点
の近傍では十分なデータ書き込みが可能であっても、ゲ
ート電極３１の終端近傍においてはデータ書き込みが不
十分となり、この結果、画像品質を低下させていた。
【００１１】本発明は、かかる従来の問題点を解決する
ためになされたものであって、製造工程及び大面積化が
容易であり、大面積大容量表示が可能でしかも段差の無
いＴＦＴアレイの製造方法を提供することを目的とす
る。
ためになされたものであって、製造工程及び大面積化が
容易であり、大面積大容量表示が可能でしかも段差の無
いＴＦＴアレイの製造方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】すなわち、本発明のＴＦ
Ｔアレイの製造方法は、絶縁基板上に金属膜を形成し、
次いで該金属膜上にレジストを塗布し、該レジストを露
光及び現像してレジストパターンを形成した後、該レジ
ストパターンをエッチング用マスクとして該金属膜をエ
ッチングし、さらに該レジストパターン付き絶縁基板と
液相析出用処理液とを接触させて該絶縁基板上に絶縁膜
を形成した後、該レジストパターンまたは該レジストパ
ターン及び該レジストパターン上の絶縁膜を除去するこ
とにより達成される。
Ｔアレイの製造方法は、絶縁基板上に金属膜を形成し、
次いで該金属膜上にレジストを塗布し、該レジストを露
光及び現像してレジストパターンを形成した後、該レジ
ストパターンをエッチング用マスクとして該金属膜をエ
ッチングし、さらに該レジストパターン付き絶縁基板と
液相析出用処理液とを接触させて該絶縁基板上に絶縁膜
を形成した後、該レジストパターンまたは該レジストパ
ターン及び該レジストパターン上の絶縁膜を除去するこ
とにより達成される。
【００１３】本発明においては、前記液相析出用処理液
として二酸化珪素の過飽和状態となった珪弗化水素酸水
溶液を含む処理液を用いることが好ましい。
として二酸化珪素の過飽和状態となった珪弗化水素酸水
溶液を含む処理液を用いることが好ましい。
【００１４】図１は、本発明の製造方法により作成され
たＴＦＴアレイの要部断面図である。同図において、１
は絶縁基板の一例としてのガラス基板であって、２はガ
ラス基板１上においてその表面部分が絶縁膜３と面一に
形成された金属配線である。また、前記金属配線２及び
絶縁膜３表面に形成されるＴＦＴ１２の構造は、従来の
ＴＦＴの構造とほぼ同様である。すなわち、金属配線２
及び絶縁膜３上にゲート絶縁膜４が形成され、該ゲート
絶縁膜４上の一部に画素電極５及び非晶質シリコン層６
が形成され、該非晶質シリコン層６上には該非晶質シリ
コン層６とドレイン電極９とのオーミック接触を取るた
めのｎ型非晶質シリコン層７が形成されている。また、
１０は外部から画素信号を送り込むソース電極であり、
ｎ型非晶質シリコン層８を介して非晶質シリコン層６に
接続されている。
たＴＦＴアレイの要部断面図である。同図において、１
は絶縁基板の一例としてのガラス基板であって、２はガ
ラス基板１上においてその表面部分が絶縁膜３と面一に
形成された金属配線である。また、前記金属配線２及び
絶縁膜３表面に形成されるＴＦＴ１２の構造は、従来の
ＴＦＴの構造とほぼ同様である。すなわち、金属配線２
及び絶縁膜３上にゲート絶縁膜４が形成され、該ゲート
絶縁膜４上の一部に画素電極５及び非晶質シリコン層６
が形成され、該非晶質シリコン層６上には該非晶質シリ
コン層６とドレイン電極９とのオーミック接触を取るた
めのｎ型非晶質シリコン層７が形成されている。また、
１０は外部から画素信号を送り込むソース電極であり、
ｎ型非晶質シリコン層８を介して非晶質シリコン層６に
接続されている。
【００１５】図２に示す本発明の第２の実施例では、金
属配線２が絶縁膜３により埋設され、該絶縁膜３表面は
平滑に形成されている。なお、前記絶縁膜３表面に形成
されるＴＦＴ１２の構造は、図１のＴＦＴアレイの構造
と同様である。
属配線２が絶縁膜３により埋設され、該絶縁膜３表面は
平滑に形成されている。なお、前記絶縁膜３表面に形成
されるＴＦＴ１２の構造は、図１のＴＦＴアレイの構造
と同様である。
【００１６】前記ガラス基板１としては、ソーダライム
ガラス、石英ガラス、ほう珪酸ガラス等を用いることが
できる。前記金属配線２としては、前記液相析出処理液
に対して耐食性を有する金属材料を用いることが望まし
い。但し、金属材料表面に酸化被膜を形成することによ
り、前記液相析出処理液に対して耐食性を付与できれば
これに限定されない。また、金属材料はゲート選択線と
して低抵抗率であることが望ましく、これらの点からＴ
ａ、Ｃｒ、ＡｌまたはＣｕ等が好適に用いられる。
ガラス、石英ガラス、ほう珪酸ガラス等を用いることが
できる。前記金属配線２としては、前記液相析出処理液
に対して耐食性を有する金属材料を用いることが望まし
い。但し、金属材料表面に酸化被膜を形成することによ
り、前記液相析出処理液に対して耐食性を付与できれば
これに限定されない。また、金属材料はゲート選択線と
して低抵抗率であることが望ましく、これらの点からＴ
ａ、Ｃｒ、ＡｌまたはＣｕ等が好適に用いられる。
【００１７】次に、図３、図４を参照しながら本発明の
製造方法について述べる。図３は、図１のＴＦＴアレイ
の概略製造工程図、また図４は図２のＴＦＴアレイの概
略製造工程図である。
製造方法について述べる。図３は、図１のＴＦＴアレイ
の概略製造工程図、また図４は図２のＴＦＴアレイの概
略製造工程図である。
【００１８】まず、ガラス基板１上に金属膜１３を成膜
する（図３ａ、図４ａ）。成膜法として、スパッタ法、
蒸着法またはＣＶＤ法等を用いることができる。また、
成膜される金属膜１３の膜厚は、０．５〜１０μｍ程度
である。
する（図３ａ、図４ａ）。成膜法として、スパッタ法、
蒸着法またはＣＶＤ法等を用いることができる。また、
成膜される金属膜１３の膜厚は、０．５〜１０μｍ程度
である。
【００１９】次に、前記金属膜１３上にレジスト１４を
塗布する（図３ｂ、図４ｂ）。前記レジスト１４の組成
は特に限定されないが、無機物を用いた場合には、後述
の絶縁膜形成時に該レジスト１４上にも絶縁膜が形成さ
れてしまうため、その後に行われるレジストの除去が困
難になる。このため、前記レジスト１４としては有機物
を用いることが好ましい。また、前記有機物は、感光性
樹脂であればポジ型（感光した部分が溶解し易くなる）
でも、ネガ型（感光した部分が溶解しにくくなる）でも
構わない。
塗布する（図３ｂ、図４ｂ）。前記レジスト１４の組成
は特に限定されないが、無機物を用いた場合には、後述
の絶縁膜形成時に該レジスト１４上にも絶縁膜が形成さ
れてしまうため、その後に行われるレジストの除去が困
難になる。このため、前記レジスト１４としては有機物
を用いることが好ましい。また、前記有機物は、感光性
樹脂であればポジ型（感光した部分が溶解し易くなる）
でも、ネガ型（感光した部分が溶解しにくくなる）でも
構わない。
【００２０】続いて、所定のフォトマスクを通して前記
レジスト１４を露光した後、そのレジスト１４を現像す
ることにより、エッチングすべき部分が開口したレジス
トパターン１５を得る（図３ｃ、図４ｃ）。そして、前
記レジストパターン１５をエッチング用マスクとして金
属膜１３をエッチングする。このエッチングにより、ガ
ラス基板１上に金属配線２を形成する（図３ｄ、図４
ｄ）。
レジスト１４を露光した後、そのレジスト１４を現像す
ることにより、エッチングすべき部分が開口したレジス
トパターン１５を得る（図３ｃ、図４ｃ）。そして、前
記レジストパターン１５をエッチング用マスクとして金
属膜１３をエッチングする。このエッチングにより、ガ
ラス基板１上に金属配線２を形成する（図３ｄ、図４
ｄ）。
【００２１】次に、前記金属配線２上にレジストパター
ン１５が形成されたガラス基板１と液析出用処理液とを
接触させ、該ガラス基板１上に絶縁膜３を形成する。前
記レジスト１４として有機物の感光性樹脂を用いた場合
には、前記絶縁膜３はガラス基板１上の金属配線２以外
の部分に形成される（図３ｅ、図４ｅ）。また、絶縁膜
３の膜厚は、前記金属配線２と略同厚に形成させること
が好ましい。
ン１５が形成されたガラス基板１と液析出用処理液とを
接触させ、該ガラス基板１上に絶縁膜３を形成する。前
記レジスト１４として有機物の感光性樹脂を用いた場合
には、前記絶縁膜３はガラス基板１上の金属配線２以外
の部分に形成される（図３ｅ、図４ｅ）。また、絶縁膜
３の膜厚は、前記金属配線２と略同厚に形成させること
が好ましい。
【００２２】また、前記液相析出用処理液とガラス基板
１とを接触させる方法としては、ガラス基板表面に処理
液を流下させる等の接触方法であっても構わないが、処
理液を満たした浸漬槽にガラス基板を浸漬する方法が簡
単で、しかも均一な膜が得られるので好ましい。
１とを接触させる方法としては、ガラス基板表面に処理
液を流下させる等の接触方法であっても構わないが、処
理液を満たした浸漬槽にガラス基板を浸漬する方法が簡
単で、しかも均一な膜が得られるので好ましい。
【００２３】前記浸漬槽にガラス基板を浸漬する方法と
しては、例えば図５に示す従来公知の絶縁膜形成装置を
用いることができる。すなわち、前記絶縁膜形成装置は
外槽２０と内槽２１からなり、外槽２０と内槽２１の間
には水２２が満たしてある。この水は、温度調節器２３
によって一定の温度に調節されている。前記内槽２１
は、前部２４、中部２５、後部２６からなり、各部には
飽和水溶液が処理液として満たしてある。２７は循環ポ
ンプ、２８はフィルターである。
しては、例えば図５に示す従来公知の絶縁膜形成装置を
用いることができる。すなわち、前記絶縁膜形成装置は
外槽２０と内槽２１からなり、外槽２０と内槽２１の間
には水２２が満たしてある。この水は、温度調節器２３
によって一定の温度に調節されている。前記内槽２１
は、前部２４、中部２５、後部２６からなり、各部には
飽和水溶液が処理液として満たしてある。２７は循環ポ
ンプ、２８はフィルターである。
【００２４】次に、前記絶縁膜３の形成されたガラス基
板１を剥離液中に浸漬し、レジストパターン１５あるい
はレジストパターン１５及びレジストパターン上の絶縁
膜３を除去する（図３ｆ、図４ｆ）。前述の絶縁膜形成
方法によれば、レジストパターン１５上に絶縁膜３が形
成されないか、もしくは形成されても粒子状（原因は、
レジストパターンの感光性樹脂と処理液との濡れ性が関
係しているものと推定される）となるため、レジストパ
ターン１５の除去が容易である。
板１を剥離液中に浸漬し、レジストパターン１５あるい
はレジストパターン１５及びレジストパターン上の絶縁
膜３を除去する（図３ｆ、図４ｆ）。前述の絶縁膜形成
方法によれば、レジストパターン１５上に絶縁膜３が形
成されないか、もしくは形成されても粒子状（原因は、
レジストパターンの感光性樹脂と処理液との濡れ性が関
係しているものと推定される）となるため、レジストパ
ターン１５の除去が容易である。
【００２５】この後、前記金属配線２の形成されたガラ
ス基板１上にＴＦＴ１２を形成させても良いが、再び前
記ガラス基板１を前記浸漬槽に浸漬し、金属配線２上及
び絶縁膜３上にさらに別の絶縁膜３’を形成させること
もできる（図４ｇ）。このとき、前記金属配線２上及び
絶縁膜３上に形成される別の絶縁膜３’の膜厚は、０．
０５〜０．５μｍ程度が好ましい。
ス基板１上にＴＦＴ１２を形成させても良いが、再び前
記ガラス基板１を前記浸漬槽に浸漬し、金属配線２上及
び絶縁膜３上にさらに別の絶縁膜３’を形成させること
もできる（図４ｇ）。このとき、前記金属配線２上及び
絶縁膜３上に形成される別の絶縁膜３’の膜厚は、０．
０５〜０．５μｍ程度が好ましい。
【００２６】なお、形成された絶縁膜３、３’は十分緻
密な膜であるが、さらに４００〜５００℃で３０分程度
の熱処理を行うことにより、より緻密な膜を得ることが
できる。
密な膜であるが、さらに４００〜５００℃で３０分程度
の熱処理を行うことにより、より緻密な膜を得ることが
できる。
【００２７】そして、前記ガラス基板１上にＴＦＴ１２
を従来周知の方法により形成させる。なお、前記金属配
線２は、逆スタガ構造のＴＦＴにおいてはゲート選択線
となり、また順スタガ構造を有するＴＦＴではソース／
ドレイン電極線となる。
を従来周知の方法により形成させる。なお、前記金属配
線２は、逆スタガ構造のＴＦＴにおいてはゲート選択線
となり、また順スタガ構造を有するＴＦＴではソース／
ドレイン電極線となる。
【００２８】
【作用】本発明は、ＴＦＴに電極接触を取るための金属
配線となる金属膜が絶縁基板表面に埋設されており段差
が無いため、金属配線に短絡を生じることがなく、また
金属配線の断面積を大きく取ることができる。従って、
金属配線の抵抗値を大きく低減させることが可能とな
り、金属配線の内部寄生抵抗により発生するゲート線伝
播遅延の問題を解決できる。また、絶縁基板表面が平滑
であるため、絶縁基板へのＴＦＴ形成及び結合効率が向
上する。
配線となる金属膜が絶縁基板表面に埋設されており段差
が無いため、金属配線に短絡を生じることがなく、また
金属配線の断面積を大きく取ることができる。従って、
金属配線の抵抗値を大きく低減させることが可能とな
り、金属配線の内部寄生抵抗により発生するゲート線伝
播遅延の問題を解決できる。また、絶縁基板表面が平滑
であるため、絶縁基板へのＴＦＴ形成及び結合効率が向
上する。
【００２９】さらに、金属配線の抵抗値を一定として幅
を変化させた金属配線を形成させることもでき、開口率
の向上に寄与できる。
を変化させた金属配線を形成させることもでき、開口率
の向上に寄与できる。
【００３０】
（実施例１）まず、ソーダライムガラス基板１を０．５
重量％のＨＦ水溶液中に５分間浸漬した後、十分に洗浄
し乾燥した。続いて、このガラス基板１に真空蒸着法を
用いて約１μｍ厚さのＣｒ膜１３を形成した。
重量％のＨＦ水溶液中に５分間浸漬した後、十分に洗浄
し乾燥した。続いて、このガラス基板１に真空蒸着法を
用いて約１μｍ厚さのＣｒ膜１３を形成した。
【００３１】次に、前記ガラス基板１のＣｒ膜１３表面
にネガ型フォトレジスト１４（商品名：ＯＭＲ−８５、
東京応化工業製）を塗布した。この塗布後、直ちに温風
循環式乾燥機にて７０℃で２０分間プリベークを行っ
た。そして、露光機を用いて１．５秒間露光を行い、Ｃ
ｒ膜１３表面にレジストパターン１５を形成した。露光
後、ＯＭＲ現像液に１分間浸漬して現像し、次いでリン
ス液（ＯＭＲリンス液）で１分間リンスを行い、さらに
純水で十分洗浄乾燥した。そして、前記レジストパター
ン１５をエッチング用マスクとしてＣｒ膜１３をエッチ
ングし、Ｃｒ配線２を形成した。
にネガ型フォトレジスト１４（商品名：ＯＭＲ−８５、
東京応化工業製）を塗布した。この塗布後、直ちに温風
循環式乾燥機にて７０℃で２０分間プリベークを行っ
た。そして、露光機を用いて１．５秒間露光を行い、Ｃ
ｒ膜１３表面にレジストパターン１５を形成した。露光
後、ＯＭＲ現像液に１分間浸漬して現像し、次いでリン
ス液（ＯＭＲリンス液）で１分間リンスを行い、さらに
純水で十分洗浄乾燥した。そして、前記レジストパター
ン１５をエッチング用マスクとしてＣｒ膜１３をエッチ
ングし、Ｃｒ配線２を形成した。
【００３２】絶縁膜形成装置を用いて、前記ガラス基板
１上に二酸化珪素膜３を形成した。まず、循環ポンプ２
７を作動させ、内槽後部２６の処理液を一定量ずつ汲出
してフィルター２８で濾過し、内槽前部２４へ戻す処理
液循環を開始した。処理液循環量は、２４０ｍｌ／ｍｉ
ｎであった。そして、前記レジストパターン１５をＣｒ
配線２上に付けたままのガラス基板１を内槽中部２５に
水平状態で浸漬した。この状態で約１０時間保持するこ
とにより、ガラス基板１上のＣｒ配線２以外の部分に該
Ｃｒ配線２と略同厚（約１μｍ厚さ）の二酸化珪素膜３
が形成された。
１上に二酸化珪素膜３を形成した。まず、循環ポンプ２
７を作動させ、内槽後部２６の処理液を一定量ずつ汲出
してフィルター２８で濾過し、内槽前部２４へ戻す処理
液循環を開始した。処理液循環量は、２４０ｍｌ／ｍｉ
ｎであった。そして、前記レジストパターン１５をＣｒ
配線２上に付けたままのガラス基板１を内槽中部２５に
水平状態で浸漬した。この状態で約１０時間保持するこ
とにより、ガラス基板１上のＣｒ配線２以外の部分に該
Ｃｒ配線２と略同厚（約１μｍ厚さ）の二酸化珪素膜３
が形成された。
【００３３】次に、前記ガラス基板１を剥離液（ＯＭＲ
用剥離液−５０２）に浸漬し、レジストパターン１５を
除去した。そして、前記ガラス基板１を４００℃で３０
分間熱処理した。さらに、前記ガラス基板１上にＴＦＴ
１２を形成し、前記Ｃｒ配線２をゲート配線及びゲート
電極として機能させた。 （実施例２）実施例１で用いたガラス基板１を準備し、
このガラス基板１上にスパッタ法を用いて約１μｍ厚さ
のＡｌ膜１３を形成した。次に、前記ガラス基板１のＡ
ｌ膜１３上に実施例１と同条件でレジスト塗布、露光、
現像及びエッチングを行ってＡｌ配線２を形成した。
用剥離液−５０２）に浸漬し、レジストパターン１５を
除去した。そして、前記ガラス基板１を４００℃で３０
分間熱処理した。さらに、前記ガラス基板１上にＴＦＴ
１２を形成し、前記Ｃｒ配線２をゲート配線及びゲート
電極として機能させた。 （実施例２）実施例１で用いたガラス基板１を準備し、
このガラス基板１上にスパッタ法を用いて約１μｍ厚さ
のＡｌ膜１３を形成した。次に、前記ガラス基板１のＡ
ｌ膜１３上に実施例１と同条件でレジスト塗布、露光、
現像及びエッチングを行ってＡｌ配線２を形成した。
【００３４】前記Ａｌ配線２は、液相析出用処理液に対
して耐食性が低いため、予めＡｌ配線２表面を陽極酸化
してアルミナ被膜を形成した。前記アルミナ被膜は、Ａ
ｌ膜を陽極とし、またクエン酸溶液に浸漬した陰極と直
流電源を介して接続して、これに電圧印加することによ
り陽極酸化して形成した。
して耐食性が低いため、予めＡｌ配線２表面を陽極酸化
してアルミナ被膜を形成した。前記アルミナ被膜は、Ａ
ｌ膜を陽極とし、またクエン酸溶液に浸漬した陰極と直
流電源を介して接続して、これに電圧印加することによ
り陽極酸化して形成した。
【００３５】そして、絶縁膜形成装置を用いて前記ガラ
ス基板１上のＡｌ配線２以外の部分に二酸化珪素膜３を
形成した。
ス基板１上のＡｌ配線２以外の部分に二酸化珪素膜３を
形成した。
【００３６】前記ガラス基板１を内槽中部２５に浸漬し
たまま約１０時間保持し、ガラス基板１上に形成された
二酸化珪素膜３がＡｌ配線２とほぼ同厚（約１μｍ厚
さ）となった時点で、前記ガラス基板１を内槽中部２５
から引き揚げた。そして、前記ガラス基板１を剥離液
（ＯＭＲ用剥離液−５０２）に浸漬して、レジストパタ
ーン１５を除去した。
たまま約１０時間保持し、ガラス基板１上に形成された
二酸化珪素膜３がＡｌ配線２とほぼ同厚（約１μｍ厚
さ）となった時点で、前記ガラス基板１を内槽中部２５
から引き揚げた。そして、前記ガラス基板１を剥離液
（ＯＭＲ用剥離液−５０２）に浸漬して、レジストパタ
ーン１５を除去した。
【００３７】この後、再び前記ガラス基板１を前記絶縁
膜形成装置の内槽中部２５に浸漬し、Ａｌ配線２上及び
二酸化珪素膜３上に、さらに約０．１μｍ厚さの二酸化
珪素膜３を形成した。そして、前記ガラス基板１を４０
０℃で３０分間熱処理した。この後、前記ガラス基板１
上にＴＦＴ１２を形成し、Ａｌ配線２をゲート配線及び
ゲート電極として機能させた。
膜形成装置の内槽中部２５に浸漬し、Ａｌ配線２上及び
二酸化珪素膜３上に、さらに約０．１μｍ厚さの二酸化
珪素膜３を形成した。そして、前記ガラス基板１を４０
０℃で３０分間熱処理した。この後、前記ガラス基板１
上にＴＦＴ１２を形成し、Ａｌ配線２をゲート配線及び
ゲート電極として機能させた。
【００３８】
【発明の効果】以上説明したように、本発明のＴＦＴア
レイにおいては、簡易な製造工程により金属配線となる
金属膜を埋設した絶縁基板を得ることができる。
レイにおいては、簡易な製造工程により金属配線となる
金属膜を埋設した絶縁基板を得ることができる。
【００３９】また、金属配線が絶縁基板表面に埋設され
ているため、金属配線の抵抗を大きく低減させることが
できるとともに段差によるＴＦＴの短絡故障を無くすこ
とができ、大容量、大面積のディスプレイに適用した場
合も金属配線の伝播遅延を低減し、画質劣化を防止でき
る。さらに、縦横比の大きな金属配線を形成することに
より金属配線幅を狭くすることができ、開口率を大きく
とることが可能である。
ているため、金属配線の抵抗を大きく低減させることが
できるとともに段差によるＴＦＴの短絡故障を無くすこ
とができ、大容量、大面積のディスプレイに適用した場
合も金属配線の伝播遅延を低減し、画質劣化を防止でき
る。さらに、縦横比の大きな金属配線を形成することに
より金属配線幅を狭くすることができ、開口率を大きく
とることが可能である。
【図１】本発明の第１の実施例を示す断面図
【図２】本発明の第２の実施例を示す断面図
【図３】本発明の第１の実施例を示す概略工程図
【図４】本発明の第２の実施例を示す概略工程図
【図５】本発明の実施例に使用した絶縁膜形成装置の系
統説明図
統説明図
【図６】従来のＴＦＴアレイの断面構造図
【図７】従来のＴＦＴアレイの平面図
１ ガラス基板 ２ 金属配線 ３ 絶縁膜 ４ ゲート絶縁膜 ５ 画素電極 ６ 非晶質シリコン層 ７ ｎ型非晶質シリコン層 ８ ｎ型非晶質シリコン層 ９ ドレイン電極 １０ ソース電極 １１ 保護膜 １２ ＴＦＴ
【手続補正書】
【提出日】平成５年１０月１３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】ところで、従来のＴＦＴアレイにおいて、
ゲート電極３１としてＴａ金属材料を用いた場合、その
膜厚は通常０．３μｍ程度である。ここで、Ｔａ自体の
電気抵抗率は１２μΩ・ｃｍであることが知られている
ので、これからシート抵抗を計算すると、 １２μΩ・ｃｍ÷０．３μｍ＝０．４Ω／□ （１） となる。また、配線幅は１０μｍ程度なので、長さ１ｍ
ｍの配線抵抗は、 ０．４Ω／□×１ｍｍ／１０μｍ＝４０Ω （２） となる。
ゲート電極３１としてＴａ金属材料を用いた場合、その
膜厚は通常０．３μｍ程度である。ここで、Ｔａ自体の
電気抵抗率は１２μΩ・ｃｍであることが知られている
ので、これからシート抵抗を計算すると、 １２μΩ・ｃｍ÷０．３μｍ＝０．４Ω／□ （１） となる。また、配線幅は１０μｍ程度なので、長さ１ｍ
ｍの配線抵抗は、 ０．４Ω／□×１ｍｍ／１０μｍ＝４０Ω （２） となる。
Claims (4)
- 【請求項１】 絶縁基板上に複数の薄膜トランジスタを
形成してなる薄膜トランジスタアレイの製造方法におい
て、 該絶縁基板上に金属膜を形成し、次いで該金属膜上にレ
ジストを塗布し、該レジストを露光及び現像してレジス
トパターンを形成した後、該レジストパターンをエッチ
ング用マスクとして該金属膜をエッチングし、さらに該
レジストパターン付き絶縁基板と液相析出用処理液とを
接触させて該絶縁基板上に絶縁膜を形成した後、該レジ
ストパターンまたは該レジストパターン及び該レジスト
パターン上の絶縁膜を除去することを特徴とする薄膜ト
ランジスタアレイの製造方法。 - 【請求項２】 該液相析出用処理液が、二酸化珪素の過
飽和状態となった珪弗化水素酸水溶液を含む処理液であ
り、該レジストが有機物の感光性樹脂である請求項１に
記載の薄膜トランジスタアレイの製造方法。 - 【請求項３】 該絶縁膜を、該金属膜以外の部分に該金
属膜と略同一厚さに形成する請求項１に記載の薄膜トラ
ンジスタアレイの製造方法。 - 【請求項４】 該絶縁膜上及び該金属膜上に、さらに別
の絶縁膜を形成する請求項１または３に記載の薄膜トラ
ンジスタアレイの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30842592A JPH06163585A (ja) | 1992-11-18 | 1992-11-18 | 薄膜トランジスタアレイの製造方法 |
| KR1019930024599A KR100286461B1 (ko) | 1992-11-18 | 1993-11-18 | 박막트랜지스터어레이의 제조방법 |
| US08/439,444 US5756371A (en) | 1992-11-18 | 1995-05-11 | Process of producing thin film transistor array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30842592A JPH06163585A (ja) | 1992-11-18 | 1992-11-18 | 薄膜トランジスタアレイの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163585A true JPH06163585A (ja) | 1994-06-10 |
Family
ID=17980902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30842592A Pending JPH06163585A (ja) | 1992-11-18 | 1992-11-18 | 薄膜トランジスタアレイの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5756371A (ja) |
| JP (1) | JPH06163585A (ja) |
| KR (1) | KR100286461B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181723B1 (en) | 1997-05-07 | 2001-01-30 | Sharp Kabushiki Kaisha | Semiconductor light emitting device with both carbon and group II element atoms as p-type dopants and method for producing the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3176253B2 (ja) * | 1995-05-25 | 2001-06-11 | シャープ株式会社 | 回路基板 |
| KR100590742B1 (ko) | 1998-05-11 | 2007-04-25 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| US6104062A (en) * | 1998-06-30 | 2000-08-15 | Intersil Corporation | Semiconductor device having reduced effective substrate resistivity and associated methods |
| US20070042549A1 (en) * | 2000-04-17 | 2007-02-22 | Fairchild Semiconductor Corporation | Semiconductor device having reduced effective substrate resistivity and associated methods |
| US7687889B2 (en) * | 2005-04-19 | 2010-03-30 | Lg Electronics Inc. | Organic electroluminescent display device having electrical communication between conducting layer and cathode layer |
| KR101525805B1 (ko) | 2008-06-11 | 2015-06-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4389481A (en) * | 1980-06-02 | 1983-06-21 | Xerox Corporation | Method of making planar thin film transistors, transistor arrays |
| US4432134A (en) * | 1982-05-10 | 1984-02-21 | Rockwell International Corporation | Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices |
| JPS60196959A (ja) * | 1984-03-21 | 1985-10-05 | Oki Electric Ind Co Ltd | 半導体集積回路の製造方法 |
| DE3604368A1 (de) * | 1985-02-13 | 1986-08-14 | Sharp K.K., Osaka | Verfahren zur herstellung eines duennfilm-transistors |
| US5068207A (en) * | 1990-04-30 | 1991-11-26 | At&T Bell Laboratories | Method for producing a planar surface in integrated circuit manufacturing |
| US5064775A (en) * | 1990-09-04 | 1991-11-12 | Industrial Technology Research Institute | Method of fabricating an improved polycrystalline silicon thin film transistor |
| JP2912457B2 (ja) * | 1991-02-01 | 1999-06-28 | 日本板硝子株式会社 | 薄膜コンデンサ |
| US5236874A (en) * | 1991-03-08 | 1993-08-17 | Motorola, Inc. | Method for forming a material layer in a semiconductor device using liquid phase deposition |
| JP2982383B2 (ja) * | 1991-06-25 | 1999-11-22 | 日本電気株式会社 | Ｃｍｏｓトランジスタの製造方法 |
| KR960012587B1 (ko) * | 1991-10-01 | 1996-09-23 | 니뽄 덴끼 가부시끼가이샤 | 비대칭적으로 얇게 도핑된 드레인-금속 산화물 반도체 전계효과 트랜지스터(ldd-mosfet) 제조 방법 |
| US5614270A (en) * | 1996-02-09 | 1997-03-25 | National Science Council | Method of improving electrical characteristics of a liquid phase deposited silicon dioxide film by plasma treatment |
-
1992
- 1992-11-18 JP JP30842592A patent/JPH06163585A/ja active Pending
-
1993
- 1993-11-18 KR KR1019930024599A patent/KR100286461B1/ko not_active Expired - Fee Related
-
1995
- 1995-05-11 US US08/439,444 patent/US5756371A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6377598B1 (en) | 1997-05-03 | 2002-04-23 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device and method for producing the same |
| US6181723B1 (en) | 1997-05-07 | 2001-01-30 | Sharp Kabushiki Kaisha | Semiconductor light emitting device with both carbon and group II element atoms as p-type dopants and method for producing the same |
| US6351480B1 (en) | 1997-05-07 | 2002-02-26 | Sharp Kabushiki Kaisha | Semiconductor light emitting device and method for producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940012644A (ko) | 1994-06-24 |
| US5756371A (en) | 1998-05-26 |
| KR100286461B1 (ko) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100375435B1 (ko) | 박막트랜지스터의제조방법및이것을이용한액정표시장치 | |
| US6897135B2 (en) | Method for fabricating metal interconnections | |
| CN100466182C (zh) | 金属导线、电极及薄膜晶体管阵列基板的制造方法 | |
| JPS6272167A (ja) | 薄膜電界効果トランジスタ用のゲ−ト電極材料を沈積及び硬化する方法 | |
| JP2000188277A (ja) | 薄膜のパターニング方法 | |
| JP3844745B2 (ja) | 液晶表示素子及びその製造方法 | |
| JPH06163585A (ja) | 薄膜トランジスタアレイの製造方法 | |
| US6802985B1 (en) | Method for fabricating metal wirings | |
| JPH06163584A (ja) | 薄膜トランジスタの製造方法 | |
| JP4596109B2 (ja) | エッチング液組成物 | |
| JP3439552B2 (ja) | 薄膜トランジスタ基板及び液晶表示装置 | |
| JPH01101668A (ja) | 薄膜トランジスタアレーの製造方法 | |
| JPH075450A (ja) | 透明配線付き基板およびその製造方法 | |
| JPH04269837A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JP3299167B2 (ja) | 埋設電極付き基板の製造方法 | |
| JP2000357797A (ja) | 薄膜トランジスタの製造方法 | |
| JP4371567B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR960012270B1 (ko) | 투명 도전성기관 제조방법 | |
| JPH06224221A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62299035A (ja) | 半導体装置の製造方法 | |
| JP3905054B2 (ja) | 薄膜トランジスタ基板の製造方法及び液晶表示装置 | |
| JP2781383B2 (ja) | 薄膜トランジスタアレーの製造方法 | |
| JP2000164887A (ja) | 半導体装置 | |
| JPH06177126A (ja) | 薄膜積層体の形成方法 |