JPH06224221A

JPH06224221A - 薄膜トランジスタの製造方法

Info

Publication number: JPH06224221A
Application number: JP874593A
Authority: JP
Inventors: Seiji Ono; 誠治大野
Original assignee: Nippon Sheet Glass Co Ltd
Current assignee: Nippon Sheet Glass Co Ltd
Priority date: 1993-01-22
Filing date: 1993-01-22
Publication date: 1994-08-12

Abstract

(57)【要約】【目的】製造工程及び大面積化が容易であり、段差の
無い薄膜トランジスタの製造方法を提供する。【構成】絶縁基板上に塗布したレジストを露光・現像
してレジストパターンを形成した後、レジストパターン
をエッチング用マスクとして金属膜をエッチングするこ
とにより絶縁基板表面に凹部を形成し、続いてその凹部
を含む絶縁基板表面に金属膜を成膜し、金属膜表面にレ
ジストを塗布した後に凹部にのみレジストを残存させ、
これをエッチングして凹部以外の金属膜を全て除去す
る。この工程により、ＴＦＴと電極接触を取るための金
属膜が絶縁基板表面に埋設された状態となり、ゲート配
線の抵抗を大きく低減することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶ディスプレイやイ
メージセンサなどに使われる薄膜トランジスタアレイの
性能向上に関するものである。

【０００２】

【従来の技術】アクティブマトリックス駆動液晶ディス
プレイは、表示品位が高いことから液晶ディスプレイの
本流となりつつある。しかしながら、従来の液晶駆動デ
ィスプレイにおいては、大面積かつ大容量の表示を行う
ためにさまざまな問題があった。

【０００３】図５に、従来の液晶ディスプレイに使用さ
れる薄膜トランジスタ（ＴＦＴ）の断面構造を示す。同
図において、１はガラス基板、４１はゲート電極、４２
はゲート絶縁膜、４３は画素電極そして４４は非晶質シ
リコン層である。また、４５は画素電極４３に接続され
るドレイン電極であり、４６は非晶質シリコン層４４と
ドレイン電極４５とのオーミック接触と取るためのｎ型
非晶質シリコン層である。さらに、４７は外部から画像
信号を送り込むソース電極であり、ｎ型非晶質シリコン
層４８を介して非晶質シリコン層４４に接続される。ま
た、ソース電極４７は電極４９に接続される。この電極
４９は、各画素のＴＦＴへ画像信号を給電する配線であ
る。

【０００４】図６にＴＦＴアレイの平面図を示す。同図
において、５１はゲート選択線である。前記ゲート選択
線５１は、図５のゲート電極４１と電気的に接続されて
おり、該ゲート電極４１とゲート選択線５１は同一材料
からなる金属薄膜で形成されている。なお、５０はＴＦ
Ｔを示している。

【０００５】また、図６のＴＦＴアレイを動作させるに
は、ゲート選択線５１に選択電圧を印加し、この印加に
より一本のゲート選択線５１に接続された全てのＴＦＴ
５０がＯＮ状態となる。このタイミングで電極４９に画
素信号電圧を印加すると、電圧が画素電極４３に書き込
まれる。次のタイミングにて隣接するゲート選択線５１
に選択電圧が印加されると、同様に画像信号電圧がＴＦ
Ｔに接続された画素電極４３に書き込まれる。これらを
繰り返すことにより、ＴＦＴアレイの上に形成された液
晶の配向を制御して画像の表示ができる。

【０００６】

【発明が解決しようとする課題】しかしながら、液晶デ
ィスプレイの表示容量が大きくなるにつれてさまざまな
問題が発生してきた。これらの問題は以下に要約され
る。

【０００７】（１）すなわち、表示容量が大きくなると
必然的に一画素に割り当てられる面積が小さくなる。こ
れに対し、ＴＦＴ５０、ゲート選択線５１、画像給電極
４９の占める面積は余り小さくできないことから、開口
率（全体の面積に占める表示可能な面積の割合）が小さ
くなる。従って、照明光の利用効率が減少し、表示画像
が暗くなってしまう。

【０００８】（２）また、開口率向上のためゲート選択
線５１の幅を狭くすると、ゲート選択線５１の抵抗値が
上昇し、寄生容量との関係からゲート選択線５１の応答
速度が低下してしまう。従って、ＴＦＴ５０のゲートに
かかる電圧が不十分となり、画像信号の画素電極書き込
みが不十分となる。この現象は、大面積大容量表示で特
に問題となる。この問題を解決するための方法として、
配線薄膜の膜厚を厚くすることが考えられる。しかしな
がら、膜厚を厚くすると図５に示すゲート電極４１の膜
厚が厚くなり段差が大きくなってしまう。このため、段
差部で短絡を誘発しＴＦＴの製造工程上問題となる。

【０００９】ところで、従来のＴＦＴアレイにおいて、
ゲート電極４１としてＴａ金属材料を用いた場合、その
膜厚は通常０．３μｍ、幅１０μｍ程度である。また、
Ｔａ自体の電気抵抗率は１２×１０^ー8Ωｍ、すなわち
０．４Ω／□であるから、配線抵抗は４０Ω／ｍｍ程度
である。

【００１０】従来の一辺３０ｃｍ程度の大型液晶ディス
プレイにおいて、基板終端までの抵抗値は１２ｋΩ程度
である。この抵抗値で１０００ｐＦの寄生容量を駆動す
ることを考えた場合、ＲＣ時定数は１２μｓである。従
って、ＲＣ時定数のみで立ち上がり、立ち下がりを含め
て２４μｓを必要とする。一方、デレビジョン方式から
１ライン当たり３０μｓ以下で書き込みを終了させねば
ならない。画像データの完全な書き込みには、少なくと
もＲＣ時定数の２〜３倍以上の時間、即ち７５μｓ程度
の時間が必要である。従って、ゲート選択線５１の給電
点の近傍では十分なデータ書き込みが可能であっても、
ゲート選択線５１の終端近傍においてはデータ書き込み
が不十分となり、この結果、画像品質を低下させてい
た。

【００１１】本発明は、かかる従来の問題点を解決する
ためになされたものであって、製造工程及び大面積化が
容易であり、大面積大容量表示が可能でしかも段差のな
いＴＦＴの製造方法を提供することを目的とする。

【００１２】

【問題を解決するための手段】すなわち本発明の第１の
製造方法は、絶縁基板表面に塗布したレジストを露光・
現像してレジストパターンを形成し、それをエッチング
用マスクとしてエッチングすることにより絶縁基板表面
に凹部を形成し、その後レジストを除去し、続いてその
凹部を含む絶縁基板表面に金属膜を成膜し、金属膜表面
にレジストを塗布した後に凹部のみにレジストを残存さ
せ、これをエッチングして凹部以外の金属膜を除去し、
さらに前記凹部表面のレジストを除去し、そして絶縁基
板上にＴＦＴを形成することにより達成される。

【００１３】また、本発明の第２の製造方法は、金属膜
を成膜した絶縁基板表面にレジストを塗布し、このレジ
ストを露光・現像してレジストパターンを形成し、それ
をエッチング用マスクとしてエッチングし、その後レジ
ストを除去し、続いて金属膜を含む絶縁基板表面に絶縁
膜を成膜し、そしてその絶縁膜表面を平滑化させ、さら
に絶縁基板上にＴＦＴを形成することにより達成され
る。

【００１４】図１は、本発明の第１製造方法により作成
されたＴＦＴの断面構造を示す図、また図２は本発明の
第２製造方法により作成されたＴＦＴの断面構造を示す
図である。

【００１５】図１において、１は絶縁基板であって、２
は絶縁基板１内に埋設されて表面部分が該絶縁基板１と
面一に形成された金属配線である。前記絶縁基板１とし
ては、ソーダライムガラス、石英ガラス、ほう珪酸ガラ
ス等を用いることができる。また、金属配線２として
は、Ｔａ、Ａｌ、ＣｒまたはＣｕ等の金属材料を用いる
ことができる。

【００１６】絶縁基板１表面のＴＦＴ１２の構造は、図
５に示す従来のＴＦＴ５０の構造とほぼ同様である。す
なわち、絶縁基板１上にゲート絶縁膜３が形成され、該
ゲート絶縁膜３上の一部に画素電極４及び非晶質シリコ
ン層５が形成され、該非晶質シリコン層５上には非晶質
シリコン層５とドレイン電極８とのオーミック接触を取
るためのｎ型非晶質シリコン層６が形成されている。ま
た、９は外部から画素信号を送り込むソース電極であ
り、ｎ型非晶質シリコン層７を介して非晶質シリコン層
５に接続されている。

【００１７】図２に示す構造図においては、金属配線２
が絶縁膜３により埋設され、該絶縁膜３表面は平滑に形
成されている。なお、前記絶縁膜３表面に形成されるＴ
ＦＴ１２の構造は、図１におけるＴＦＴの構造と同様で
ある。

【００１８】次に、図３、図４を参照しながら本発明の
製造方法について述べる。図３は、図１のＴＦＴの製造
工程を示す一部断面図、また図４は図２のＴＦＴの製造
工程を示す一部断面図である。

【００１９】まず、絶縁基板１上にレジスト２１を塗布
する（図３ａ）。前記レジスト２１は、感光性樹脂であ
れば組成は特に限定されず、ネガ型でもポジ型でも構わ
ない。

【００２０】続いて、所定のフォトマスクを通して前記
レジスト２１を露光した後、そのレジスト２１を現像す
ることによりエッチングすべき部分が開口したレジスト
パターン２１’を得る（同図ｂ）。そして、このレジス
トパターン２１’をエッチング用マスクとして絶縁基板
１をエッチングして深さ１〜５μｍ程度の凹部２２を形
成した後、前記レジストパターン２１’を除去する（同
図ｃ）。

【００２１】この後、前記絶縁基板１上に金属膜２３を
成膜する（同図ｄ）。前記成膜により、絶縁基板１上に
凹ブ２２の形状を反映した金属膜２３が形成される。成
膜される金属膜２３は特に限定されず、例えば前述のＴ
ａ、Ａｌ、ＣｒまたはＣｕ等の金属材料が用いれられ
る。また、成膜法として、スパッタ法、蒸着法、ＣＶＤ
法あるいはめっき法等を用いることができる。成膜され
る金属膜２３は、凹部２２においてその表面が絶縁基板
１表面と段差無く面一状態となるよう、凹部２２の深さ
と同一の膜厚であることが望ましいが、金属膜２３の膜
厚をｓ（μｍ）、凹部２２の深さをｔ（μｍ）とした場
合、ｔ＋０．５≧ｓ≧ｔ−０．５（μｍ）の関係を満足
する範囲内で適宜の値を設定することが好ましい。

【００２２】続いて、前記金属膜２３上にレジスト２４
を塗布し、この後、ドクターブレード２５あるいはスキ
ージ等を用いて前記凹部２２上のみに前記レジスト２４
を残存させ、金属膜２３上の他の部分に塗布されたレジ
スト２４を全て除去することにより、レジストパターン
２４’を得る（同図ｅ）。なおこの場合、上述したフォ
トリソグラフィ法を用いてレジストパターン２４’を得
ることもできる。従ってレジスト２４としては、フォト
リソグラフィ法によりレジストパターン２４’を得る場
合にはフォトレジストを用いるが、機械的な除去によっ
てレジストパターン２４’を得る場合には必ずしもフォ
トレジストを用いる必要はない。

【００２３】この後、前記レジストパターン２４’を例
えば１００〜１５０℃で１０〜５０分程度熱処理し、レ
ジストパターン２４’をエッチング用マスクとして金属
膜２３をエッチングする。このエッチングにより、凹部
２２以外に形成された金属膜２３が全て除去される（同
図ｆ）。そして、前記金属膜２３上のレジストパターン
２４’を除去する（同図ｇ）。この後、金属配線２とな
る前記金属膜２３を形成した絶縁基板１上にＴＦＴを形
成させる。

【００２４】次に、図４を参照しながら第２の製造方法
について述べる。まず、絶縁基板１上に金属膜３１を成
膜する（図４ａ）。前記金属膜３１は特に限定されず、
前述のＴａ、Ａｌ、ＣｒまたはＣｕ等の金属材料を用い
ることができる。また、成膜法についても、上述のスパ
ッタ法、蒸着法、ＣＶＤ法あるいはめっき法等を用いる
ことができる。

【００２５】次に、前記金属膜３１上にレジスト３２を
塗布する。そして、所定のフォトマスクを通して前記レ
ジスト３２を露光した後、そのレジスト３２を現像する
ことによりレジストパターン３２’を得る（同図ｂ）。
このレジストパターン３２’をエッチング用マスクとし
て金属膜３１をエッチングし、前記レジストパターン３
２’を除去する（同図ｃ）。

【００２６】続いて、金属配線２として機能する金属膜
３１の形成された絶縁基板１上に絶縁膜３３を成膜する
（同図ｄ）。前記成膜により、絶縁基板１上に金属膜３
１の形状を反映した凸部３３’を有する絶縁膜３３が形
成される。なお、前記絶縁膜３３はスパッタ法、蒸着
法、ＣＶＤ法またはめっき法等により成膜される。この
場合、成膜される絶縁膜３３の膜厚が金属膜３１の膜厚
より薄いと、金属膜３１が露出して段差を生じ、後工程
のＴＦＴ製造に悪影響を及ぼす。このため、成膜される
絶縁膜３３の膜厚は少なくとも金属膜３１の膜厚より厚
いことが必要であり、さらには絶縁膜３３の膜厚をｘ
（μｍ）、金属膜３１の膜厚をｙ（μｍ）とした場合、
ｘ≧ｙ−０．５（μｍ）の関係を満足する範囲内で適宜
の値を設定することが好ましい。

【００２７】次に、前記絶縁膜３３表面を平滑化させ
る。まず、前記絶縁膜３３上にレジスト３４を塗布し、
この後、ドクターブレード、スキージ等を用いて前記凸
部３３’間に前記レジスト３４を残存させ、凸部３３’
上のレジスト３４を除去することにより、レジストパタ
ーン３４’を得る。この後、前記レジスト３４を例えば
１００〜１５０℃で１０〜５０分程度の熱処理を行う
（同図ｅ）。

【００２８】そして、このレジストパターン３４’をエ
ッチング用マスクとして絶縁膜３３の凸部３３’をエッ
チングし（同図ｆ）、さらにレジストパターン３４’を
除去する（同図ｇ）。このエッチングにより、絶縁膜３
３表面の凸部３３’が除去される。なお、この金属膜３
１上の絶縁膜３３は、ゲート絶縁膜３の一部として使用
可能である。この後、前記絶縁膜３３を形成した絶縁基
板１上にＴＦＴを形成させる。

【００２９】

【作用】本発明は、ＴＦＴに金属接触を取るための金属
膜が絶縁基板表面に埋設されているので、金属配線の断
面積を大きく取ることができる。従って、金属配線の抵
抗値を大きく低減することができ、金属膜の内部寄生抵
抗により発生するゲート線伝播遅延の問題を解決でき
る。また、絶縁基板表面が平滑となるよう調整したの
で、絶縁基板へのＴＦＴ形成及び結合効率が向上する。

【００３０】さらに、金属配線の抵抗値を一定として幅
を変化させた金属配線を形成させることもでき、開口率
の向上に寄与できる。

【００３１】

【実施例】（実施例１）まず、ガラス基板の表面にネガ
型フォトレジスト（商品名：ＯＭＲ−８５、東京応化工
業製）を塗布し乾燥させた。この後、露光機を用いて露
光を行い、ガラス基板上にパターン線幅１０μｍのレジ
ストパターンを形成した。次に、このレジストパターン
をエッチング用マスクとしてガラス基板をエッチング
し、２μｍ深さの凹部を形成した。そして、前記レジス
トを剥離除去した。

【００３２】次に、前記凹部を含むガラス基板の表面
に、スパッタ法を用いてＡｌ膜を２μｍ厚さに形成し
た。

【００３３】続いて、前記Ａｌ膜上にレジスト（商品
名：ＡＺ−１３７０、ヘキスト製）を塗布し、ドクター
ブレードにより凹部以外のレジストを全て除去した。そ
して、前記レジストを１３０℃で３０分熱処理し、レジ
ストパターンとした。このレジストパターンをエッチン
グ用マスクとしてＡｌ膜をエッチングし、ガラス基板表
面を露呈させた。そして、前記レジストを剥離除去し
た。前記エッチングにより、Ａｌ膜表面とガラス基板表
面との段差が無くなり同一面となった。さらに、前記ガ
ラス基板上にＴＦＴを形成し、前記Ａｌ膜をゲート配線
及びゲート電極として機能させた。

【００３４】（実施例２）まず、ガラス基板の表面にＡ
ｌ膜をスパッタ法により２μｍ厚さに成膜した。続い
て、前記Ａｌ膜の表面にポジ型フォトレジスト（商品
名：ＡＺ−１３７０、ヘキスト製）を塗布し乾燥させ
た。この後、露光機を用いて露光を行い、Ａｌ膜上にレ
ジストパターンを形成した。そして、このレジストパタ
ーンをエッチング用マスクとしてＡｌ膜をエッチング
し、前記レジストを剥離除去した。

【００３５】次に、前記Ａｌ膜を含むガラス基板の表面
に、スパッタ法を用いて窒化珪素膜を２．５μｍ厚さに
形成した。前記窒化珪素膜の表面には、Ａｌ膜の形状が
反映された凸部が形成された。

【００３６】続いて、前記窒化珪素膜上にレジスト（商
品名：ＡＺ−１３７０、ヘキスト製）を塗布し、ドクタ
ーブレードにより前記凸部上のレジストを全て除去し
た。そして、前記レジストを１３０℃で３０分熱処理
し、レジストパターンとした。このレジストパターンを
エッチング用マスクとして前記窒化珪素膜の凸部を２μ
ｍ深さだけエッチングしたところ、凸部と窒化珪素膜と
の段差が無くなり同一面となった。なお、エッチング液
として、バッファー弗酸（ＮＨ₄Ｆ：ＨＦ：Ｈ₂Ｏ＝５：
１：６）を用いた。そして、前記レジストを剥離除去し
た。さらに、前記ガラス基板上にＴＦＴを形成し、前記
Ａｌ膜をゲート配線及びゲート電極として機能させた。

【００３７】

【発明の効果】以上説明したように、本発明の製造方法
によれば、簡易な工程により金属配線となる金属膜を埋
設した絶縁基板を得ることができる。

【００３８】また、金属配線が絶縁基板表面に埋設され
ているため、金属配線の抵抗を大きく低減させることが
できるとともに段差によるＴＦＴの短絡故障をなくすこ
とができ、大容量、大面積のディスプレイに適用した場
合も金属配線の伝播遅延を低減し、画質劣化を防止でき
る。さらに、縦横比の大きな金属配線を形成することに
より金属配線幅を狭くすることができ、開口率を大きく
とることが可能である。

【図面の簡単な説明】

【図１】本発明の第１製造方法により作成されたＴＦＴ
の断面構造を示す図

【図２】本発明の第２製造方法により作成されたＴＦＴ
の断面構造を示す図

【図３】本発明の第１の実施例を示す概略工程図

【図４】本発明の第２の実施例を示す概略工程図

【図５】従来のＴＦＴの断面構造図

【図６】従来のＴＦＴアレイの平面図

【符号の説明】

１ガラス基板２５ドクターブ
レード２金属配線３１金属膜１２ＴＦＴ３２レジスト２１レジスト３２’ レジスト
パターン２１’ レジストパターン３３絶縁膜２２凹部３３’ 凸部２３金属膜３４レジスト２４レジスト３４’ レジスト
パターン２４’ レジストパターン

Claims

【特許請求の範囲】

【請求項１】以下の工程を包含することを特徴とする
薄膜トランジスタの製造方法：（Ａ）絶縁基板の表面にレジストを塗布する工程、（Ｂ）前記レジストを露光・現像してレジストパターン
を形成し、該レジストパターンをエッチング用マスクと
して前記絶縁基板をエッチングして該絶縁基板表面に凹
部を形成し、さらに前記レジストを除去する工程、（Ｃ）前記凹部を含む絶縁基板表面に金属膜を成膜する
工程、（Ｄ）前記金属膜表面にレジストを塗布し、その後、凹
部以外の前記レジストを除去する工程、（Ｅ）前記金属膜をエッチングして、前記凹部以外の金
属膜を除去し、さらに前記凹部表面のレジストを除去す
る工程、（Ｆ）前記（Ｅ）工程で得られた絶縁基板上に薄膜トラ
ンジスタを形成する工程。
【請求項２】以下の工程を包含することを特徴とする
薄膜トランジスタの製造方法：（Ａ）絶縁基板の表面に金属膜を成膜する工程（Ｂ）前記金属膜表面にレジストを塗布し、該レジスト
を露光・現像してレジストパターンを形成し、該レジス
トパターンをエッチング用マスクとして前記金属膜をエ
ッチングし、さらに前記レジストを除去する工程、（Ｃ）前記金属膜を含む絶縁基板表面に絶縁物膜を成膜
する工程、（Ｄ）前記絶縁膜表面を平滑化させる工程、（Ｅ）前記（Ｄ）工程で得られた絶縁基板上に薄膜トラ
ンジスタを形成する工程。
【請求項３】前記（Ｃ）工程において成膜される金属
膜の膜厚ｓ（μｍ）、及び前記凹部の深さｔ（μｍ）に
対して、ｔ＋０．５≧ｓ≧ｔ−０．５（μｍ）の関係を
満足する請求項１に記載の薄膜トランジスタの製造方
法。
【請求項４】前記（Ｃ）工程において成膜される絶縁
膜の膜厚ｘ（μｍ）、及び前記金属膜の膜厚ｙ（μｍ）
に対して、ｘ≧ｙ−０．５（μｍ）の関係を満足する請
求項２に記載の薄膜トランジスタの製造方法。