JPH06163742A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06163742A
JPH06163742A JP4308769A JP30876992A JPH06163742A JP H06163742 A JPH06163742 A JP H06163742A JP 4308769 A JP4308769 A JP 4308769A JP 30876992 A JP30876992 A JP 30876992A JP H06163742 A JPH06163742 A JP H06163742A
Authority
JP
Japan
Prior art keywords
semiconductor element
die stage
stage
die
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4308769A
Other languages
English (en)
Inventor
Nobuo Oyama
展生 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP4308769A priority Critical patent/JPH06163742A/ja
Publication of JPH06163742A publication Critical patent/JPH06163742A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体素子をダイステージに搭載
した状態で樹脂パッケージで封止することで保護する樹
脂封止型の半導体装置に関し、ダイステージの反りを防
止してダイステージ上への半導体素子の確実な固定を行
うことを目的としている。 【構成】 ダイステージ3上に半導体素子1が搭載さ
れ、該半導体素子1の複数の電極と前記ダイステージ3
の周囲にあるリード端子4とが電気的に接続されると共
に、該リード端子4が外部に導出されるように前記半導
体素子1が樹脂パッケージ6にて封止されている半導体
装置であり、前記ダイステージ3に反り防止用の補強部
材7が備えられた構成とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置、特に半導
体素子を樹脂パッケージで封止することで保護する樹脂
封止型の半導体装置に関する。樹脂封止型の半導体装置
は、リードフレームのステージ上に搭載される半導体素
子をそのリード端子が外部に導出されるように樹脂パッ
ケージで覆うものである。半導体素子のステージ上への
搭載は、銀ペーストを介して行われるが、剥離及び樹脂
封止後のクラックを防止するために半導体素子裏面全体
がステージ上に接着して確実に固定される必要がある。
【0002】
【従来の技術】従来の樹脂封止型の半導体装置を図5に
より説明する。図5(a)は、従来の半導体装置の断面
図である。半導体素子11は銀ペースト12を介してダ
イステージ13上に固定されている。半導体素子11の
図示せぬ複数の電極部分には各々パッドが設けられてお
り、これらのパッドとリード端子14とがワイヤ15に
より接続されている。
【0003】そして半導体素子11を保護する樹脂パッ
ケージ16がリード端子14を外部に導出するよう設け
られている。このような半導体装置の製造方法について
説明する。まず、鉄材等の薄板をプレス、或いはエッチ
ングすることで、中央にステージ13をその周囲に一部
がステージと連結する複数のリード端子14を有する如
くリードフレームを形成する。
【0004】このようなリードフレームのステージ13
上に銀ペースト12を塗布して、銀ペースト12上に半
導体素子11を搭載する。その後、熱処理(高温キュア
ー)を行うことにより半導体素子11とステージ13と
を接着させ固定する。次に、半導体素子1の図示せぬパ
ッドとリード端子4との電気的接続を行うためにワイヤ
ボンディングする。ワイヤ15は金等からなる細線であ
る。
【0005】半導体素子11とリード端子14との接続
を行った後、リード端子14の先端部のみを外部に導出
するように樹脂パッケージ16を形成する。樹脂パッケ
ージ16は、半導体素子11を覆うように配置される上
下の金型に樹脂を流し込み、硬化させることで形成す
る。その後、リードフレームの不要部分を除去すると共
に、リード端子4を所定形状に曲げるためにプレス加工
を行い完成させる。
【0006】
【発明が解決しようとする課題】以上説明したとおり、
半導体素子11のステージ13上への搭載は、銀ペース
ト12を介して行われる。近年、小型パソコン等の高性
能化が進み、メモリーやゲートアレイ等の半導体素子の
集積度が増加している。そのため素子サイズが大きくな
り、これに伴いリードフレームのステージ面積も広くな
っている。
【0007】0.1mm 程度の薄板であるステージ13は、
その面積が広くなることで反りが発生し易くなる。例え
ば、4Mbitの半導体装置の場合、ダイステージの長
手方向の長さが12mm以上となり、半導体素子の固定
に影響を及ぼすような反りが発生する可能性がある。ス
テージ3の反りが大きくなると、まず、銀ペースト12
を均等に塗布することができなくなる。即ち、銀ペース
ト12の塗布は、先端より銀ペーストを吐出する複数の
針を有する塗布機を用いて行われるため、ダイステージ
13の反りにより一部の針がダイステージ13に接触せ
ず、塗布が行われない。
【0008】従って、半導体素子11を搭載しても、確
実な固定が行われず、剥離する恐れがある。図5(b)
は、図5(a)の矢印方向からの断面図である。但し、
半導体素子11の中央部分の断面で樹脂パッケージ16
は省略してある。図5(b)の如く、ある程度ダイステ
ージ13上に銀ペースト12が塗布できた場合において
も、ダイステージ13に反りがある場合、半導体素子1
1が銀ペースト12に接触せず、剥離し易い状態とな
る。
【0009】特に、ダイステージ13上に銀ペースト1
2を塗布して、半導体素子11を搭載した後、高温キュ
アー処理を行うが、この時銀ペースト12に含まれる溶
剤が蒸発することで、銀ペースト12の量が減少して、
半導体素子11と銀ペースト12との隙間は一層大きく
なることになる。更に、ワイヤーボンディング工程にお
いて、半導体素子11の偏った部分のみに圧力が加わる
ため、半導体素子11がダイステージ13の反りに倣っ
て、傾いた状態となる。このような状態となると、ダイ
ステージ13と半導体素子11との剥離の可能性はより
高くなる。
【0010】このように半導体素子1とステージ3との
間が密着状態になく、一部隙間を有する状態は、半導体
素子11のダイステージ13からの剥離を引き起こすと
共に、樹脂封止工程後の半導体装置の回路基板上への実
装時のパッケージクラックを引き起こす原因となる。こ
のような課題は、半導体素子の大容量化に伴いステージ
の面積が広くなってくることで発生するものであり、解
決手段は考えられていなかった。
【0011】本発明は、上記課題を解決して、素子剥離
及びパッケージクラックの発生を防止することを目的と
する。
【0012】
【課題を解決するための手段】上記課題を解決する本発
明は、ダイステージ3上に半導体素子1が搭載され、該
半導体素子1の複数の電極と前記ダイステージ3の周囲
にあるリード端子4とが電気的に接続されると共に、該
リード端子4が外部に導出されるように前記半導体素子
1が樹脂パッケージ6にて封止されている半導体装置で
あり、前記ダイステージ3に反り防止用の補強部材7が
備えられていることを特徴とする。
【0013】
【作用】上記の如き本発明によると、半導体素子の大型
化に伴ってリードフレームのステージ面積が広くなって
も反りが発生することがなく、平坦な状態を保つことが
できるため、半導体素子とステージとの間に隙間ができ
ることがない。従って、半導体素子のステージからの剥
離、及び樹脂封止後における樹脂パッケージのクラック
を防止することができる。
【0014】
【実施例】以下に、本発明の半導体装置について図面を
参照しながら詳細に説明する。図1(a)(b)は、本
発明の第1実施例であり、半導体装置の断面図、及び樹
脂封止前でリード端子を省略した上面図をそれぞれ示し
ている。ダイステージ3上に銀ペースト2を介して半導
体素子1が搭載され、この半導体素子1がリード端子4
とワイヤー5で接続された状態で樹脂パッケージ6にて
保護されているという構成は、従来と同様であるが、ダ
イステージ3にクリップ7が設けられる点が新たな構成
である。
【0015】本実施例における製造方法について説明す
る。まず、0.1mm 程度の鉄材からなる薄板にプレス加工
を施すことで、中央に方形のダイステージ3が、ダイス
テージ3の周囲に複数のリード端子4が備えられるよう
にリードフレームを形成する。この時点でダイステージ
3とリード端子4とは後に切断される部分で接続されて
いる本実施例の場合、ダイステージ3は、図1(b)に
示すように12mm×6mm 程度の長方形で大面積のため、反
りが生じていることがある。この長方形のダイステージ
3の長手方向の辺となる両端部に断面形状が略円形状で
上面形状が長方形のクリップ7をそれぞれ装着する。
【0016】クリップ7は、ダイステージ3より剛性の
強い鉄ニッケル合金により、ダイステージ3の厚さより
若干厚い隙間を有するよう成形しておく。これをダイス
テージ3の両端部に挿入する。その後、クリップ7をプ
レス機によりダイステージ3の厚み方向にかしめて固定
する。プレス機はクリップ7の円形状に対応するような
形状のものを用いるとよい。
【0017】また、クリップ7の隙間をダイステージ3
の厚さより薄くすると共に、この隙間に外側に拡がるテ
ーパを設けておき、ダイステージ3に圧入して装着する
こともできる。このように、クリップ7を装着すれば、
仮にダイステージ3に反りがあってもその反りを矯正し
て平坦なものとすることができる。長方形のダイステー
ジ3の場合には、その長手方向に対して反りが発生され
易くなるため、本実施例の如く長手方向にクリップ7を
設ければ、充分な反り防止効果がある。
【0018】尚、クリップ7は鉄ニッケル合金のみに限
られるとはなく、ダイステージ3よりも剛性の強い材料
であればよい。以上のように、反り防止用のクリップ7
を装着したダイステージ3上に、銀粉、エポキシ樹脂、
溶剤を含む銀ペースト2を塗布し、その後、半導体素子
1を搭載する。
【0019】銀ペースト2の塗布は、先端より銀ペース
トを吐出する複数の針を有する塗布機にて行われ、ダイ
ステージ3上に均一に点在する状態となり、半導体素子
1を搭載することで全体に拡がる。半導体素子1搭載
後、高温キュアー処理することで、銀ペースト中の溶剤
を蒸発させると共にエポキシ樹脂の硬化を行って、半導
体素子1をダイステージ3上に固定する。
【0020】この状態を図1(b)の上面図に示してい
る。図1(b)の点線の部分はクリップ7で隠れている
ダイステージ3の両端部を示している。高温キュアー処
理によって、溶剤が蒸発する、即ち銀ペースト2の量が
減ると共にダイステージ3の反りが助長されることで従
来は半導体素子1の剥離が生ずることがあったが、本実
施例では、クリップ7によりダイステージ3は平坦な状
態が保てるため、半導体素子1の剥離が起こることはな
い。
【0021】次に、半導体素子1上の複数の電極とリー
ド端子4との接続を行う。半導体素子1の電極部分には
それぞれパッドが形成されており、このパッドとリード
端子4との間をワイヤー5によって電気的に接続する。
これは、通常のワイヤーボンディングにて行われる。ワ
イヤーボンディング工程では、半導体素子1の一部のみ
に圧力が加わるため、ダイステージ3に僅かな反りがあ
る場合に、反りに倣って半導体素子1に傾きが生じる
が、本実施例では、クリップ7によりダイステージ3は
平坦な状態が保てるため、半導体素子1に傾きが生ずる
ことはなく、剥離が起こることはない。
【0022】以上のように、ワイヤーボンディングした
後、リード端子4の先端部が外部に導出するように半導
体素子1を樹脂パッケージ6にて封止する。樹脂パッケ
ージ6は、半導体素子1の部分を空間とするように上下
の金型を配置して、この空間部に樹脂を流し込み、硬化
させることで形成する。最後に、リードフレームにおけ
るダイステージ3とリード端子4とを接続する部分を切
断すると共に、リード端手4の先端部を所定形状に折り
曲げるために、プレス加工を行って、図1(a)に示す
状態とする。
【0023】以上のように、本実施例によれば、クリッ
プ3によりダイステージ3の反りを矯正すると共に、高
温キュアー処理等の各工程においても、ダイステージ3
を平坦な状態に保持することができるため、半導体素子
1とダイステージ3とがその全面で確実に固定されるこ
とになる。また、本実施例では、クリップ7はその断面
形状が略円形状になっていることから、樹脂封止後の樹
脂パッケージ6のクラック発生を防ぐことができる。
【0024】即ち、樹脂パッケージ6のクラックの発生
源はダイステージ3の角部であることが多く、本実施例
では、ダイステージ3の両端部はクリップ7にて覆わ
れ、更にこのクリップ7は円形状にされているため、ク
ラックの発生源である角部のない状態となっている。更
に、樹脂パッケージ6内には、外部の水分が吸収され、
半導体素子1に悪影響を及ぼすことがあるが、本実施例
では、この影響も緩和することができる。
【0025】即ち、従来樹脂パッケージ6内において、
水分が溜まるのは半導体素子1を搭載するダイステージ
3の下側であるため、半導体素子1に悪影響が及んだ
が、本実施例の場合、クリップ7の円内に樹脂のない空
間ができ、この空間に水分が逃げ易くなるため、半導体
素子1に影響が及ぶことか少なくなる。クリップ7で作
られる円内は、細くその両端が開口するだけであるの
で、樹脂封止の際に樹脂が入り込みにくく、空間とな
る。空間であれば、他の部分より当然水分が流入し易く
なるため、従来ダイステージ3の下側に溜まっていた水
分は空間である円内に溜まることになる。この部分は半
導体素子1に影響を及ぼすことはない。
【0026】図2に、本発明の第2実施例を説明するた
めの断面図を示す。図1における第1実施例と異なるの
は、クリップの形状であり、その他の部分の説明は省略
する。本実施例では、ダイステージ3の両端部に装着さ
れるクリップ7aがダイステージ3の下面において連結
されている。
【0027】第1実施例の場合、ダイステージ3に対し
て別々となった一対のクリップ7をそれぞれ装着した
が、本第2実施例では、一体化されたクリップ7aを用
いる。このようなクリップ7aであれば、その装着作業
が簡単になると共に、ダイステージ3の下面を支持する
ため、反り防止効果が向上する。また、図示しないが、
クリップ7aのダイステージ3下面と接触する部分にデ
ィンプルやスリットを設けておくことで、反り防止効果
が向上する。
【0028】尚、本実施例では、ダイステージ3に対し
て図2の紙面垂直方向にクリップ7aを挿入して、その
後は第1実施例同様プレス機によりかしめ加工を行う。
図3は、本発明の第3実施例を説明するための上面図で
あり、樹脂封止前の状態でリード端子を省略したもので
ある。ダイステージ3の面積が大きくなると、長方形の
ダイステージ3の長手方向のみならず、短手方向にも反
りが生ずる可能性がある。本実施例は、このような場合
に有効となる構成となっている。
【0029】図1の第1実施例では、ダイステージ3の
長手方向のみに対応したクリップ7を用いたが、本実施
例のクリップ7bは、ダイステージ3の周囲全体を略覆
うような構造になっている。このような構造であれば、
ダイステージ3の長手方向及び短手方向のいずれの反り
に対しても防止効果を有する。
【0030】尚、クリップ7bの構造以外は、第1実施
例と同様であるため、その説明は省略する。図4は、本
発明の第4実施例を説明するための上面図であり、樹脂
封止前の状態でリード端子を省略したものである。本実
施例は、ダイステージを2分割した構造としたものであ
る。
【0031】鉄材からなる薄板のプレス加工において、
長手方向の中間部で分離されるダイステージ3aを形成
する。クリップ7は、第1実施例と同様なもので、分離
されるダイステージ3aを連結するように装着する。そ
の後、ダイステージ3aのそれぞれの部分に銀ペースト
2を塗布して、半導体素子1を搭載する。
【0032】この後は、第1実施例同様、高温キュアー
処理、ワイヤーボンディング、樹脂封止等を行って、半
導体装置を完成させる。図示せぬ樹脂パッケージと、ダ
イステージ3aとの、熱膨張係数が異なることから、ダ
イステージ3aが面方向に膨張或いは収縮することがあ
るが、本実施例のように中間部が分離されていると、そ
の部分で膨張、収縮を緩和することができる。
【0033】このようにダイステージ3aを分離する構
造にしても、本実施例ではクリップ7がこれら分離する
ダイステージ3aを連結するため、半導体素子1のダイ
ステージ3aへの固定を妨げることはない。
【0034】
【効果】本発明の半導体装置によれば、半導体素子の大
型化に伴ってリードフレームのダイステージ面積が広く
なってもダイステージに反りが発生することがなく、平
坦な状態を保つことができるため、半導体素子とステー
ジとの間を密着した状態で固定することができる。従っ
て、半導体素子のステージからの剥離、及び樹脂封止後
における樹脂パッケージのクラックを防止することがで
きる。
【図面の簡単な説明】
【図1】本発明の半導体装置の第1実施例を説明するた
めの図である。
【図2】本発明の半導体装置の第2実施例を説明するた
めの断面図である。
【図3】本発明の半導体装置の第3実施例を説明するた
めの上面図である。
【図4】本発明の半導体装置の第4実施例を説明するた
めの上面図である。
【図5】従来の半導体装置を説明するための図である。
【符号の説明】
1───────半導体素子 2───────銀ペースト 3,3a────ダイステージ 4───────リード端子 5───────ワイヤー 6───────樹脂パッケージ 7,7a,7b─クリップ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ダイステージ(3)上に半導体素子
    (1)が搭載され、該半導体素子(1)の複数の電極と
    前記ダイステージ(3)の周囲にあるリード端子(4)
    とが電気的に接続されると共に、該リード端子(4)が
    外部に導出されるように前記半導体素子(1)が樹脂パ
    ッケージ(6)にて封止されている半導体装置であり、 前記ダイステージ(3)に反り防止用の補強部材(7)
    が備えられていることを特徴とする半導体装置。
  2. 【請求項2】 前記補強部材(7)は、前記ダイステー
    ジ(3)の周囲部を挟むクリップであることを特徴とす
    る請求項1記載の半導体装置。
  3. 【請求項3】 前記クリップ(7)は断面形状が略円形
    状であることを特徴とする請求項2記載の半導体装置。
JP4308769A 1992-11-18 1992-11-18 半導体装置 Withdrawn JPH06163742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4308769A JPH06163742A (ja) 1992-11-18 1992-11-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4308769A JPH06163742A (ja) 1992-11-18 1992-11-18 半導体装置

Publications (1)

Publication Number Publication Date
JPH06163742A true JPH06163742A (ja) 1994-06-10

Family

ID=17985083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4308769A Withdrawn JPH06163742A (ja) 1992-11-18 1992-11-18 半導体装置

Country Status (1)

Country Link
JP (1) JPH06163742A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014915B1 (ko) * 2009-02-23 2011-02-15 주식회사 케이이씨 반도체 패키지 및 그 제조 방법
CN109148680A (zh) * 2018-09-26 2019-01-04 深圳市麦捷微电子科技股份有限公司 环氧树脂封装陶瓷基板翘曲度辅修工艺方法及辅修夹具

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014915B1 (ko) * 2009-02-23 2011-02-15 주식회사 케이이씨 반도체 패키지 및 그 제조 방법
CN109148680A (zh) * 2018-09-26 2019-01-04 深圳市麦捷微电子科技股份有限公司 环氧树脂封装陶瓷基板翘曲度辅修工艺方法及辅修夹具
CN109148680B (zh) * 2018-09-26 2024-05-21 深圳市麦捷微电子科技股份有限公司 环氧树脂封装陶瓷基板翘曲度辅修工艺方法及辅修夹具

Similar Documents

Publication Publication Date Title
JP3877401B2 (ja) 半導体装置の製造方法
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
USRE35109E (en) Semiconductor device and method for fabricating the same
JP3521758B2 (ja) 半導体装置の製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100473464B1 (ko) 반도체장치
KR960005039B1 (ko) 수지밀봉형 반도체장치
JP3915337B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3286196B2 (ja) 複数のicチップを備えた密封型半導体装置の構造
JP3134445B2 (ja) 樹脂封止型半導体装置
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP3406147B2 (ja) 半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法
KR100373891B1 (ko) 반도체장치
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
JP2003188332A (ja) 半導体装置およびその製造方法
JPH0555430A (ja) リードフレームとそれを用いた樹脂封止型半導体装置
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3891772B2 (ja) 半導体装置
JP3248854B2 (ja) 複数のicチップを備えた半導体装置の構造
JP3664566B2 (ja) 半導体装置およびその製造方法
JP3805733B2 (ja) 半導体装置の製造方法
JPH11186447A (ja) 樹脂封止半導体装置、その製造方法及びその製造装置
JP3854459B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000201