JPH06164387A - 位相同期式周波数シンセサイザ - Google Patents
位相同期式周波数シンセサイザInfo
- Publication number
- JPH06164387A JPH06164387A JP4312187A JP31218792A JPH06164387A JP H06164387 A JPH06164387 A JP H06164387A JP 4312187 A JP4312187 A JP 4312187A JP 31218792 A JP31218792 A JP 31218792A JP H06164387 A JPH06164387 A JP H06164387A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- division ratio
- signal
- phase
- setting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 分周比設定回路が第１及び第２の分周比をそ
れぞれ第１及び第２の分周器に設定することにより多段
階の周波数切替を行って所望の周波数への引込を行う位
相同期式（ＰＬＬ）周波数シンセサイザにおいて、スイ
ッチを用いずに高速の周波数引込を行うを実現する。 【構成】 分周比設定回路が、出力周波数の切替信号に
より第１及び第２の分周比をそれぞれ同時に第１及び第
２の分周器に設定する。
れぞれ第１及び第２の分周器に設定することにより多段
階の周波数切替を行って所望の周波数への引込を行う位
相同期式（ＰＬＬ）周波数シンセサイザにおいて、スイ
ッチを用いずに高速の周波数引込を行うを実現する。 【構成】 分周比設定回路が、出力周波数の切替信号に
より第１及び第２の分周比をそれぞれ同時に第１及び第
２の分周器に設定する。
Description
【０００１】
【産業上の利用分野】本発明は位相同期式周波数シンセ
サイザ（ＰＬＬシンセサイザ）に関するものである。
サイザ（ＰＬＬシンセサイザ）に関するものである。
【０００２】位相同期式周波数シンセサイザは、指示さ
れた周波数に応じて任意にその出力信号の周波数を可変
できる発振器であり、送受信周波数が可変の無線機、例
えばディジタル自動車電話、パーソナル無線、コードレ
ス電話等の移動体通信に用いられる無線機、或いは電子
同調式のラジオ等の電子機器の局部発振器として広く用
いられている。
れた周波数に応じて任意にその出力信号の周波数を可変
できる発振器であり、送受信周波数が可変の無線機、例
えばディジタル自動車電話、パーソナル無線、コードレ
ス電話等の移動体通信に用いられる無線機、或いは電子
同調式のラジオ等の電子機器の局部発振器として広く用
いられている。
【０００３】このような位相同期式周波数シンセサイザ
が用いられる移動体では、周波数の有効利用のためにセ
ルと呼ばれる領域に区切り、隣接するセル間で異なる周
波数を利用するようになっているが、異なるセル間の移
動に際しては、利用周波数の切替が要求され、局部発振
器を迅速に別の周波数に切り替える必要がある。
が用いられる移動体では、周波数の有効利用のためにセ
ルと呼ばれる領域に区切り、隣接するセル間で異なる周
波数を利用するようになっているが、異なるセル間の移
動に際しては、利用周波数の切替が要求され、局部発振
器を迅速に別の周波数に切り替える必要がある。
【０００４】
【従来の技術】この様な位相同期式周波数シンセサイザ
の従来例が図５に示されており、これは例えば本出願人
による特開平３−５４９１７号公報に示されたものであ
る。
の従来例が図５に示されており、これは例えば本出願人
による特開平３−５４９１７号公報に示されたものであ
る。
【０００５】図において、１は所定の基準発振周波数ｆ
ref の信号を出力する基準発振周波数信号発生器、２は
該基準発振周波数ｆref の信号を分周比Ｍで分周して出
力する可変分周器、３は一方の入力において可変分周器
２の出力信号を入力し、他方の入力において入力される
信号との位相差に応じた電圧信号を出力する位相比較
器、４は位相比較器３の出力信号の低周波（直流）成分
のみを通過させるループフィルタ、５はループフィルタ
４の出力電圧に応じた周波数の信号をシンセサイザ出力
信号として発生する電圧制御発振器（以下、ＶＣＯと略
称することがある）、６は電圧制御発振器５の出力信号
の周波数を分周比Ｎ’で分周して比較器３の他方の入力
信号として与える可変分周器、そして７は可変分周器２
及び６の分周比Ｎ，Ｎ’を目標周波数ｆout の指示に基
づき出力する分周比設定回路である。
ref の信号を出力する基準発振周波数信号発生器、２は
該基準発振周波数ｆref の信号を分周比Ｍで分周して出
力する可変分周器、３は一方の入力において可変分周器
２の出力信号を入力し、他方の入力において入力される
信号との位相差に応じた電圧信号を出力する位相比較
器、４は位相比較器３の出力信号の低周波（直流）成分
のみを通過させるループフィルタ、５はループフィルタ
４の出力電圧に応じた周波数の信号をシンセサイザ出力
信号として発生する電圧制御発振器（以下、ＶＣＯと略
称することがある）、６は電圧制御発振器５の出力信号
の周波数を分周比Ｎ’で分周して比較器３の他方の入力
信号として与える可変分周器、そして７は可変分周器２
及び６の分周比Ｎ，Ｎ’を目標周波数ｆout の指示に基
づき出力する分周比設定回路である。
【０００６】また、可変分周器６は更に可変分周比Ｎの
可変分周器６１と、可変分周比（スワロー分周比）Ａの
可変分周器６２と、固定分周比Ｐのプリスケーラ６３と
で構成されており、これらの分周比Ｎ及びＡは分周比設
定回路７’より分周比Ｎ’＝Ｎ×Ｐ＋Ａとして与えられ
るようになっている。
可変分周器６１と、可変分周比（スワロー分周比）Ａの
可変分周器６２と、固定分周比Ｐのプリスケーラ６３と
で構成されており、これらの分周比Ｎ及びＡは分周比設
定回路７’より分周比Ｎ’＝Ｎ×Ｐ＋Ａとして与えられ
るようになっている。
【０００７】更に、図中、ＳＷ１は分周比設定回路７か
らの切替信号ｓにより分周器２の出力信号（周波数ｆr
）をオン／オフするスイッチ、ＳＷ２は切替信号ｓに
より分周器６１の出力信号（周波数ｆp ）をオン／オフ
するスイッチである。
らの切替信号ｓにより分周器２の出力信号（周波数ｆr
）をオン／オフするスイッチ、ＳＷ２は切替信号ｓに
より分周器６１の出力信号（周波数ｆp ）をオン／オフ
するスイッチである。
【０００８】このような位相同期式周波数シンセサイザ
の動作において、帯域幅6.25kHz の800MHz帯において80
0.08125MHZに変更する場合の例について以下の表１を参
照して説明する。
の動作において、帯域幅6.25kHz の800MHz帯において80
0.08125MHZに変更する場合の例について以下の表１を参
照して説明する。
【０００９】
【表１】
【００１０】この表１は基準発振周波数信号発生器１０
の発振周波数を８MHz とし、周波数変更の際に可変分周
器２の出力周波数ｆr の値を最初に100kHzの高速モード
とし、６４kHz ，４０kHz ，２５kHz ，１２．５kHz の
４段階に渡って変更し、最終的に帯域幅６．２５kHz の
通常モードとする場合に分周比設定回路７’から各可変
分周器２，６１，６２へ与えられる数値等を表したもの
であり、予めＲＯＭ化しておく。
の発振周波数を８MHz とし、周波数変更の際に可変分周
器２の出力周波数ｆr の値を最初に100kHzの高速モード
とし、６４kHz ，４０kHz ，２５kHz ，１２．５kHz の
４段階に渡って変更し、最終的に帯域幅６．２５kHz の
通常モードとする場合に分周比設定回路７’から各可変
分周器２，６１，６２へ与えられる数値等を表したもの
であり、予めＲＯＭ化しておく。
【００１１】図６は上記の表１に示された設定各段階に
おけるｆr ×Ｎ、即ち目標周波数ｆout の大きさを表し
た図であり、各段階の目標値において破線で示された最
終目標である目標周波数800.08125MHzとの偏差、即ち周
波数誤差は次第に小さくなって行き、高速モードから通
常モードへ段階的に移行して行くことが示されている。
おけるｆr ×Ｎ、即ち目標周波数ｆout の大きさを表し
た図であり、各段階の目標値において破線で示された最
終目標である目標周波数800.08125MHzとの偏差、即ち周
波数誤差は次第に小さくなって行き、高速モードから通
常モードへ段階的に移行して行くことが示されている。
【００１２】
【発明が解決しようとする課題】上記の様な従来例にお
いては、表１に示すような手順に則って１００kHz から
６．２５kHz までの多段階に渡る周波数の切替を行う
が、このときの各分周比Ｍ，Ｎ，Ａの設定は、分周比設
定回路７からの切替信号ｓによりスイッチＳＷ１，ＳＷ
２をオープンにしてから各分周器２，６１，６２を構成
するカウンタをリセットすることにより位相プリセット
していた。
いては、表１に示すような手順に則って１００kHz から
６．２５kHz までの多段階に渡る周波数の切替を行う
が、このときの各分周比Ｍ，Ｎ，Ａの設定は、分周比設
定回路７からの切替信号ｓによりスイッチＳＷ１，ＳＷ
２をオープンにしてから各分周器２，６１，６２を構成
するカウンタをリセットすることにより位相プリセット
していた。
【００１３】従って、スイッチが必要となるだけでな
く、スイッチの機械的な動作により高速に所望の周波数
への引込を行うことが出来ないという問題点があった。
く、スイッチの機械的な動作により高速に所望の周波数
への引込を行うことが出来ないという問題点があった。
【００１４】従って本発明は、基準発振周波数信号発生
器からの基準発振周波数信号を分周比設定回路によって
第１の分周比が設定される第１の可変分周器で分周し、
この第１の可変分周器の出力信号と電圧制御発振器から
のシンセサイザ出力信号を該分周比設定回路によって第
２の分周比が設定される第２の可変分周器で分周した信
号とを位相比較器で比較しその位相差に応じた電圧信号
をループフィルタを介して該電圧制御発振器に制御信号
として与える位相同期式周波数シンセサイザにおいて、
スイッチを用いずに高速の周波数引込を実現することを
目的とする。
器からの基準発振周波数信号を分周比設定回路によって
第１の分周比が設定される第１の可変分周器で分周し、
この第１の可変分周器の出力信号と電圧制御発振器から
のシンセサイザ出力信号を該分周比設定回路によって第
２の分周比が設定される第２の可変分周器で分周した信
号とを位相比較器で比較しその位相差に応じた電圧信号
をループフィルタを介して該電圧制御発振器に制御信号
として与える位相同期式周波数シンセサイザにおいて、
スイッチを用いずに高速の周波数引込を実現することを
目的とする。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る位相同期式周波数シンセサイザにおい
ては、図１に原理的に示すように、分周比設定回路７
が、出力周波数の切替信号ｓにより第１及び第２の分周
比Ｍ及びＮ’をそれぞれ同時に第１及び第２の分周器
２，６に設定している。
め、本発明に係る位相同期式周波数シンセサイザにおい
ては、図１に原理的に示すように、分周比設定回路７
が、出力周波数の切替信号ｓにより第１及び第２の分周
比Ｍ及びＮ’をそれぞれ同時に第１及び第２の分周器
２，６に設定している。
【００１６】また本発明では、分周比設定回路７が電圧
制御発振器５の電源をオン／オフさせる場合には、電圧
制御発振器５の電源をオンにしてから一定期間後に該切
替信号により第１及び第２の分周比Ｍ及びＮ’をそれぞ
れ同時に該第１及び第２の分周器２，６に再設定するこ
とができる。
制御発振器５の電源をオン／オフさせる場合には、電圧
制御発振器５の電源をオンにしてから一定期間後に該切
替信号により第１及び第２の分周比Ｍ及びＮ’をそれぞ
れ同時に該第１及び第２の分周器２，６に再設定するこ
とができる。
【００１７】
【作用】図１において、目標周波数ｆout の指示が分周
比設定回路７に与えられると、分周比設定回路７は、第
１及び第２の分周比Ｍ，Ｎ’をそれぞれ第１及び第２の
分周器２，６に対して設定（プリセット）するが、図６
に示したように多段階に渡って第１及び第２の分周比
Ｍ，Ｎ’をそれぞれ切替えながら目標周波数ｆoutを実
現する。
比設定回路７に与えられると、分周比設定回路７は、第
１及び第２の分周比Ｍ，Ｎ’をそれぞれ第１及び第２の
分周器２，６に対して設定（プリセット）するが、図６
に示したように多段階に渡って第１及び第２の分周比
Ｍ，Ｎ’をそれぞれ切替えながら目標周波数ｆoutを実
現する。
【００１８】このとき、第１及び第２の分周比Ｍ，Ｎ’
の切替は、分周比設定回路７が、切替信号ｓを第１及び
第２の可変分周器２，６に同時に与えると共に第１及び
第２の分周比Ｍ及びＮ’をそれぞれ同時に与える。
の切替は、分周比設定回路７が、切替信号ｓを第１及び
第２の可変分周器２，６に同時に与えると共に第１及び
第２の分周比Ｍ及びＮ’をそれぞれ同時に与える。
【００１９】これにより第１及び第２の可変分周器２，
６では、それぞれ、第１及び第２の分周比Ｍ及びＮ’を
同時に更新設定するので、可変分周器（を構成するカウ
ンタ）を同時にスタートさせることができ、周波数の高
速切替が実現できる。
６では、それぞれ、第１及び第２の分周比Ｍ及びＮ’を
同時に更新設定するので、可変分周器（を構成するカウ
ンタ）を同時にスタートさせることができ、周波数の高
速切替が実現できる。
【００２０】また本発明では、分周比設定回路７が電圧
制御発振器５の電源をオン／オフさせる場合において
も、電圧制御発振器５の電源をオンにしてから一定期間
後に該切替信号により第１及び第２の分周比Ｍ及びＮ’
をそれぞれ同時に再設定することができ、携帯電話等に
おいてバッテリーの消耗を防止しながら、分周比を可変
（又は同一）に設定することができる。
制御発振器５の電源をオン／オフさせる場合において
も、電圧制御発振器５の電源をオンにしてから一定期間
後に該切替信号により第１及び第２の分周比Ｍ及びＮ’
をそれぞれ同時に再設定することができ、携帯電話等に
おいてバッテリーの消耗を防止しながら、分周比を可変
（又は同一）に設定することができる。
【００２１】
【実施例】図２は図１に示した可変分周器２及び可変分
周器６（図５の分周器６１，６２）のそれぞれの実施例
を示しており、この実施例では、入力周波数ｆｉを出力
周波数ｆｏに変換する分周カウンタ１１と、このカウン
タ１１に初期値をストローブ信号ＳＴＢにより設定する
ためにデータをラッチしておくデータラッチ回路１２
と、シリアルな分周比データ（Ｍ，Ｎ’）をクロックＣ
ＬＫによりパラレルデータに変換してラッチ回路１２に
与える直／並列変換器（Ｓ／Ｐ）１３と、データロード
信号又はカウンタ１１の端子ＲＣからのリップルキャリ
ィ信号が発生される度にカウンタ１１にラッチ回路１２
から初期値を設定させるためのＯＲゲート１４とで構成
されている。
周器６（図５の分周器６１，６２）のそれぞれの実施例
を示しており、この実施例では、入力周波数ｆｉを出力
周波数ｆｏに変換する分周カウンタ１１と、このカウン
タ１１に初期値をストローブ信号ＳＴＢにより設定する
ためにデータをラッチしておくデータラッチ回路１２
と、シリアルな分周比データ（Ｍ，Ｎ’）をクロックＣ
ＬＫによりパラレルデータに変換してラッチ回路１２に
与える直／並列変換器（Ｓ／Ｐ）１３と、データロード
信号又はカウンタ１１の端子ＲＣからのリップルキャリ
ィ信号が発生される度にカウンタ１１にラッチ回路１２
から初期値を設定させるためのＯＲゲート１４とで構成
されている。
【００２２】尚、分周比データとクロックＣＬＫとスト
ローブ信号とデータロード信号は図１に示した分周比設
定回路７から供給されるようになっている。
ローブ信号とデータロード信号は図１に示した分周比設
定回路７から供給されるようになっている。
【００２３】次に図２に示した分周器の動作を図３を参
照して以下に説明する。
照して以下に説明する。
【００２４】まず、分周比設定回路７は、図５について
説明したように内部で分周比切替が生じたとき、可変分
周器２，６に対してクロックＣＬＫにより分周比データ
Ｍ，Ｎ’を送る。尚、分周比Ｎ’は、可変分周器６を図
５と同様に可変分周比Ｎの可変分周器６１と可変分周比
Ａの可変分周器６２と固定分周比Ｐのプリスケーラ６３
とで構成した場合、Ｎ’＝Ｎ×Ｐ＋Ａである。
説明したように内部で分周比切替が生じたとき、可変分
周器２，６に対してクロックＣＬＫにより分周比データ
Ｍ，Ｎ’を送る。尚、分周比Ｎ’は、可変分周器６を図
５と同様に可変分周比Ｎの可変分周器６１と可変分周比
Ａの可変分周器６２と固定分周比Ｐのプリスケーラ６３
とで構成した場合、Ｎ’＝Ｎ×Ｐ＋Ａである。
【００２５】これらの分周比データＭ，Ｎ’は、シリア
ルデータとして直／並列変換器１３に与えられ、ここで
パラレルデータに変換されてデータラッチ回路１２に与
えられる。
ルデータとして直／並列変換器１３に与えられ、ここで
パラレルデータに変換されてデータラッチ回路１２に与
えられる。
【００２６】データラッチ回路１２では、分周比設定回
路７からのストローブ信号ＳＴＢ（これはクロックＣＬ
Ｋに基づいて設定される周期のタイミングパルスであ
る）が与えられた時点で分周比データＭ，Ｎ’をラッチ
する。
路７からのストローブ信号ＳＴＢ（これはクロックＣＬ
Ｋに基づいて設定される周期のタイミングパルスであ
る）が与えられた時点で分周比データＭ，Ｎ’をラッチ
する。
【００２７】データラッチ回路１２にラッチされた分周
比データＭ，Ｎ’は分周カウンタ１１に与えられるが、
すぐにはロードされずＯＲゲート１４からのデータロー
ド信号が分周比設定回路７から与えられた時点で初期値
としてロードされる。このとき、現在のカウンタ値はリ
セットされた形となる。
比データＭ，Ｎ’は分周カウンタ１１に与えられるが、
すぐにはロードされずＯＲゲート１４からのデータロー
ド信号が分周比設定回路７から与えられた時点で初期値
としてロードされる。このとき、現在のカウンタ値はリ
セットされた形となる。
【００２８】これにより、カウンタ１１はカウントを開
始し、カウンタ１１に設定されているリップルキャリィ
値に達したときに、カウンタ１１のリップルキャリィ端
子ＲＣからのリップルキャリィ信号によりＯＲゲート１
４を介してデータロード信号と同等の信号をカウンタ１
１に与えるので、再びデータラッチ回路１２から分周比
データがカウンタ１１にロードされることとなる。
始し、カウンタ１１に設定されているリップルキャリィ
値に達したときに、カウンタ１１のリップルキャリィ端
子ＲＣからのリップルキャリィ信号によりＯＲゲート１
４を介してデータロード信号と同等の信号をカウンタ１
１に与えるので、再びデータラッチ回路１２から分周比
データがカウンタ１１にロードされることとなる。
【００２９】このようにして、カウンタ１１にロードさ
れる分周比データを初期値としてリップルキャリィ値ま
でのカウントを繰り返すことにより入力周波数ｆｉを分
周した出力周波数ｆｏ＝ｆｉ／Ｍ（又はＮ’）が得られ
る。尚、この出力周波数ｆｏは図１における周波数ｆｒ
又はｆｐに対応している。
れる分周比データを初期値としてリップルキャリィ値ま
でのカウントを繰り返すことにより入力周波数ｆｉを分
周した出力周波数ｆｏ＝ｆｉ／Ｍ（又はＮ’）が得られ
る。尚、この出力周波数ｆｏは図１における周波数ｆｒ
又はｆｐに対応している。
【００３０】従って、可変分周器２，６では、分周比設
定回路７により分周比Ｍ及びＮ’を同時に設定されるこ
ととなり、カウント動作を同時にスタートさせることが
できる。
定回路７により分周比Ｍ及びＮ’を同時に設定されるこ
ととなり、カウント動作を同時にスタートさせることが
できる。
【００３１】また、図４は、分周比設定回路７が電圧制
御発振器（ＶＣＯ）５の電源をオン／オフさせる間欠動
作時のタイムチャートを示したもので、この場合におい
ても、電圧制御発振器５の電源をオンにしてから一定の
ＶＣＯ安定化期間経過後に可変分周器２，６への分周比
データＭ，Ｎ’（図示せず）を設定するためのデータロ
ード信号をそれぞれ同時に与えることにより、各分周器
２，６のカウンタ１１を同時に再設定することができ、
所望の周波数ｆ１を出力することができる。尚、この信
号周波数ｆ１は電圧制御発振器（ＶＣＯ）５の電源をオ
ン／オフする度に変化させることもできることは言うま
でもない。
御発振器（ＶＣＯ）５の電源をオン／オフさせる間欠動
作時のタイムチャートを示したもので、この場合におい
ても、電圧制御発振器５の電源をオンにしてから一定の
ＶＣＯ安定化期間経過後に可変分周器２，６への分周比
データＭ，Ｎ’（図示せず）を設定するためのデータロ
ード信号をそれぞれ同時に与えることにより、各分周器
２，６のカウンタ１１を同時に再設定することができ、
所望の周波数ｆ１を出力することができる。尚、この信
号周波数ｆ１は電圧制御発振器（ＶＣＯ）５の電源をオ
ン／オフする度に変化させることもできることは言うま
でもない。
【００３２】
【発明の効果】以上説明した様に、本発明によれば、分
周比設定回路が第１及び第２の分周比をそれぞれ第１及
び第２の分周器に設定することにより多段階の周波数切
替を行って所望の周波数への引込を行う位相同期式（Ｐ
ＬＬ）周波数シンセサイザにおいて、分周比設定回路
が、出力周波数の切替信号により第１及び第２の分周比
をそれぞれ同時に第１及び第２の分周器に設定するよう
に構成したので、従来と同様の位相プリセットがスイッ
チを使用することなく高速に所望の周波数への引込を行
うことができる。
周比設定回路が第１及び第２の分周比をそれぞれ第１及
び第２の分周器に設定することにより多段階の周波数切
替を行って所望の周波数への引込を行う位相同期式（Ｐ
ＬＬ）周波数シンセサイザにおいて、分周比設定回路
が、出力周波数の切替信号により第１及び第２の分周比
をそれぞれ同時に第１及び第２の分周器に設定するよう
に構成したので、従来と同様の位相プリセットがスイッ
チを使用することなく高速に所望の周波数への引込を行
うことができる。
【図１】本発明に係る位相同期式周波数シンセサイザを
原理的に示したブロック図である。
原理的に示したブロック図である。
【図２】本発明に係る位相同期式周波数シンセサイザに
用いられる可変分周器の実施例を示したブロック図であ
る。
用いられる可変分周器の実施例を示したブロック図であ
る。
【図３】本発明に係る位相同期式周波数シンセサイザに
用いられる可変分周器の実施例の動作を示したタイムチ
ャート図である。
用いられる可変分周器の実施例の動作を示したタイムチ
ャート図である。
【図４】本発明に係る位相同期式周波数シンセサイザに
おける電圧制御発振器（ＶＣＯ）が間欠動作する場合の
タイムチャート図である。
おける電圧制御発振器（ＶＣＯ）が間欠動作する場合の
タイムチャート図である。
【図５】従来例を示したブロック図である。
【図６】従来例に於ける各段階に於ける目標周波数を示
した図である。
した図である。
１ 基準発振周波数信号発生器 ２，６ 可変分周器 ３ 比較器 ４ ループフィルタ（ＬＰＦ） ５ 電圧制御発振器（ＶＣＯ） ６１，６２ 可変分周器 ６３ プリスケーラ ７ 分周比設定回路 ｓ 切替信号 図中、同一符号は同一又は相当部分を示す。
Claims (2)
- 【請求項１】 基準発振周波数信号発生器(1) からの基
準発振周波数信号を分周比設定回路(7) によって第１の
分周比(M) が設定される第１の可変分周器(2) で分周
し、この第１の可変分周器(2) の出力信号と電圧制御発
振器(5) からのシンセサイザ出力信号を該分周比設定回
路(7) によって第２の分周比(N')が設定される第２の可
変分周器(6) で分周した信号とを位相比較器(3) で比較
しその位相差に応じた電圧信号をループフィルタ(4) を
介して該電圧制御発振器(5) に制御信号として与える位
相同期式周波数シンセサイザにおいて、 該分周比設定回路(7) が、出力周波数の切替信号(s) に
より該第１及び第２の分周比(M,N')をそれぞれ同時に該
第１及び第２の分周器(2,6) に設定することを特徴とし
た位相同期式周波数シンセサイザ。 - 【請求項２】 該分周比設定回路(7) が該電圧制御発振
器(5) の電源をオン／オフさせる場合、該電圧制御発振
器(5) の電源をオンにしてから一定期間後に該切替信号
により該第１及び第２の分周比(M,N')をそれぞれ同時に
該第１及び第２の分周器(2,6) に再設定することを特徴
とした請求項１に記載の位相同期式周波数シンセサイ
ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4312187A JPH06164387A (ja) | 1992-11-20 | 1992-11-20 | 位相同期式周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4312187A JPH06164387A (ja) | 1992-11-20 | 1992-11-20 | 位相同期式周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164387A true JPH06164387A (ja) | 1994-06-10 |
Family
ID=18026269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4312187A Withdrawn JPH06164387A (ja) | 1992-11-20 | 1992-11-20 | 位相同期式周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164387A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011211394A (ja) * | 2010-03-29 | 2011-10-20 | Casio Electronics Co Ltd | クロック信号生成装置及び電子装置 |
| US8612794B2 (en) | 2009-12-03 | 2013-12-17 | Casio Electronics Manufacturing Co., Ltd. | Clock signal generating device and electronic device |
| WO2014178314A1 (ja) * | 2013-04-30 | 2014-11-06 | 株式会社フジクラ | 送信装置、受信装置、送受信システム、送信方法、及び受信方法 |
-
1992
- 1992-11-20 JP JP4312187A patent/JPH06164387A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8612794B2 (en) | 2009-12-03 | 2013-12-17 | Casio Electronics Manufacturing Co., Ltd. | Clock signal generating device and electronic device |
| JP2011211394A (ja) * | 2010-03-29 | 2011-10-20 | Casio Electronics Co Ltd | クロック信号生成装置及び電子装置 |
| WO2014178314A1 (ja) * | 2013-04-30 | 2014-11-06 | 株式会社フジクラ | 送信装置、受信装置、送受信システム、送信方法、及び受信方法 |
| JP5793253B2 (ja) * | 2013-04-30 | 2015-10-14 | 株式会社フジクラ | 送信装置、受信装置、送受信システム、送信方法、及び受信方法 |
| US9490969B2 (en) | 2013-04-30 | 2016-11-08 | Fujikura Ltd. | Transmission apparatus, reception apparatus, and transmission and reception system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6917317B2 (en) | Signal processing device, signal processing method, delta-sigma modulation type fractional division PLL frequency synthesizer, radio communication device, delta-sigma modulation type D/A converter | |
| JP4629310B2 (ja) | 位相同期回路 | |
| WO2004049575A1 (ja) | Ｐｌｌ回路 | |
| JPS6256689B2 (ja) | ||
| US20090201094A1 (en) | Phase comparison circuit and pll synthesizer using the same | |
| US7323942B2 (en) | Dual loop PLL, and multiplication clock generator using dual loop PLL | |
| JP2002164785A (ja) | 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法 | |
| WO1993008645A1 (fr) | Convertisseur de frequence, convertisseur multiple de frequence, et synthetiseur de frequence utilisant ces convertisseurs | |
| US6853222B2 (en) | Phase locked loop circuit having main and auxiliary frequency dividers and multiple phase comparisons | |
| JP4288425B2 (ja) | Ｐｌｌ回路 | |
| JP2004120215A (ja) | 電圧制御発振器、ｐｌｌ周波数シンセサイザ、および、集積回路 | |
| JPH06338793A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| JPH10126263A (ja) | 周波数シンセサイザ装置 | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JPH07240685A (ja) | 周波数シンセサイザ回路 | |
| JP2906263B2 (ja) | 位相同期回路 | |
| JP2876797B2 (ja) | 位相同期回路 | |
| JP3363867B2 (ja) | Ｐｌｌ回路 | |
| JP2003347931A (ja) | Ｐｌｌを搭載した半導体集積回路 | |
| KR200155562Y1 (ko) | 주파수 합성기 | |
| JPH06140930A (ja) | 位相同期式周波数シンセサイザ | |
| JP2000353953A (ja) | デュアルｐｌｌ周波数シンセサイザ回路 | |
| US20050266816A1 (en) | PLL synthesizer | |
| JP2002314411A (ja) | Ｐｌｌ周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |