JPH0616545B2 - 半導体領域の形成方法 - Google Patents
半導体領域の形成方法Info
- Publication number
- JPH0616545B2 JPH0616545B2 JP20890189A JP20890189A JPH0616545B2 JP H0616545 B2 JPH0616545 B2 JP H0616545B2 JP 20890189 A JP20890189 A JP 20890189A JP 20890189 A JP20890189 A JP 20890189A JP H0616545 B2 JPH0616545 B2 JP H0616545B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- semiconductor region
- width
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 238000000034 method Methods 0.000 title description 9
- 239000012535 impurity Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 42
- 229910052814 silicon oxide Inorganic materials 0.000 description 42
- 238000009792 diffusion process Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、モノリシックＩＣにおける抵抗領域の形成に
好適な半導体領域の形成方法に関し、更に詳細には、幅
狭な帯状の半導体領域の形成方法に関する。
好適な半導体領域の形成方法に関し、更に詳細には、幅
狭な帯状の半導体領域の形成方法に関する。
［従来の技術］ 典型的な従来のモノリシックＩＣの抵抗素子は、第１０
図に示すように半導体基体１の中に拡散によって形成さ
れたｐ形領域２と、この両端に設けられたオーミック電
極３、４とから成る。なお、半導体基体１はｐ形領域５
とこの上でエピタキシャル成長されたｎ−形領域６とか
ら成り、ｐ形領域２はｎ−形領域６中に設けられてい
る。第１０図のｐ形領域２を形成するときには、第１１
図に示すように開口７を有するシリコン酸化膜８を設
け、このシリコン酸化膜８をマスクとして不純物をｎ−
形領域６中に選択的に導入する。
図に示すように半導体基体１の中に拡散によって形成さ
れたｐ形領域２と、この両端に設けられたオーミック電
極３、４とから成る。なお、半導体基体１はｐ形領域５
とこの上でエピタキシャル成長されたｎ−形領域６とか
ら成り、ｐ形領域２はｎ−形領域６中に設けられてい
る。第１０図のｐ形領域２を形成するときには、第１１
図に示すように開口７を有するシリコン酸化膜８を設
け、このシリコン酸化膜８をマスクとして不純物をｎ−
形領域６中に選択的に導入する。
［発明が解決しようとする課題］ ところで、抵抗素子の抵抗値は一対の電極３、４間のｐ
形領域２の長さと、ｐ形領域２の幅と、ｐ形領域２のシ
ート抵抗値とに依存している。従って、高い抵抗値を得
るためには、ｐ形領域２の幅を狭くすることが必要にな
る。しかし、開口７をフォトリソグラフィ工程で幅狭且
つ高精度に形成することには困難を伴う。
形領域２の長さと、ｐ形領域２の幅と、ｐ形領域２のシ
ート抵抗値とに依存している。従って、高い抵抗値を得
るためには、ｐ形領域２の幅を狭くすることが必要にな
る。しかし、開口７をフォトリソグラフィ工程で幅狭且
つ高精度に形成することには困難を伴う。
今、抵抗素子の形成について述べたが、この他の用途の
幅狭半導体領域の形成においても同様な問題がある。
幅狭半導体領域の形成においても同様な問題がある。
そこで、本発明の目的は幅の狭い半導体領域を容易に形
成することができる方法を提供することにある。
成することができる方法を提供することにある。
［課題を解決するための手段］ 上記目的を達成するための本発明は、半導体基体に第１
の導電形の第１の半導体領域を形成し、更にこの第１の
半導体領域の中に前記第１の導電形と反対の第２の導電
形と第２の半導体領域を帯状に形成する方法において、
前記半導体基体の主面における前記第２の半導体領域の
形成予定領域をこれよりも広い幅を有して被覆する帯状
被覆部分を有し且つ前記帯状被覆部分の長手方向におけ
る一方の側端及び他方の側端に隣接して前記帯状被覆部
分の幅よりも大きな幅の開口部をそれぞれ有している第
１の導電形の不純物の導入を阻止するためのマスクを形
成する工程と、前記開口部を通じて第１の導電形の不純
物を前記半導体基体に導入し、この不純物を前記第１の
半導体領域の内部に向って拡散させると共に前記帯状被
覆部分の下の前記予定領域にも拡散させ、前記帯状被覆
部分の下に前記開口部から離れるに従って前記第１の導
電形の不純物濃度が徐々に低下している不純物濃度分布
が得られるように前記第１の半導体領域を形成する工程
と、少なくとも前記帯状被覆部分の全部を除去するか又
は少なくとも前記帯状被覆部分を前記予定領域の幅より
も広い幅にわって除去する工程と、前記第１の半導体領
域の少なくとも前記帯状被覆部分が除去された部分に前
記第２の導電形の不純物を導入し、前記予定領域が第２
の導電形に反転するように前記第２の導電形の不純物を
拡散させて前記第２の半導体領域を得る工程とを備えて
いることを特徴とする半導体領域の形成方法に係わるも
のである。
の導電形の第１の半導体領域を形成し、更にこの第１の
半導体領域の中に前記第１の導電形と反対の第２の導電
形と第２の半導体領域を帯状に形成する方法において、
前記半導体基体の主面における前記第２の半導体領域の
形成予定領域をこれよりも広い幅を有して被覆する帯状
被覆部分を有し且つ前記帯状被覆部分の長手方向におけ
る一方の側端及び他方の側端に隣接して前記帯状被覆部
分の幅よりも大きな幅の開口部をそれぞれ有している第
１の導電形の不純物の導入を阻止するためのマスクを形
成する工程と、前記開口部を通じて第１の導電形の不純
物を前記半導体基体に導入し、この不純物を前記第１の
半導体領域の内部に向って拡散させると共に前記帯状被
覆部分の下の前記予定領域にも拡散させ、前記帯状被覆
部分の下に前記開口部から離れるに従って前記第１の導
電形の不純物濃度が徐々に低下している不純物濃度分布
が得られるように前記第１の半導体領域を形成する工程
と、少なくとも前記帯状被覆部分の全部を除去するか又
は少なくとも前記帯状被覆部分を前記予定領域の幅より
も広い幅にわって除去する工程と、前記第１の半導体領
域の少なくとも前記帯状被覆部分が除去された部分に前
記第２の導電形の不純物を導入し、前記予定領域が第２
の導電形に反転するように前記第２の導電形の不純物を
拡散させて前記第２の半導体領域を得る工程とを備えて
いることを特徴とする半導体領域の形成方法に係わるも
のである。
［作 用］ 本発明によれば、マスクにおける帯状被覆部分の幅及び
帯状被覆部分と除去の幅はいずれも目的としている第２
の半導体領域の幅よりも大きいので、これ等を容易に形
成することができる。従って、極端に幅の狭いマスク部
分又は開口を形成することなしに、極端に幅の狭い第２
の半導体領域を形成することができる。
帯状被覆部分と除去の幅はいずれも目的としている第２
の半導体領域の幅よりも大きいので、これ等を容易に形
成することができる。従って、極端に幅の狭いマスク部
分又は開口を形成することなしに、極端に幅の狭い第２
の半導体領域を形成することができる。
［実施例］ 本発明の一実施例に係わるモノリシックＩＣにおける拡
散抵抗の形成方法を第１図〜第５図に参照にして以下に
説明する。
散抵抗の形成方法を第１図〜第５図に参照にして以下に
説明する。
まず、第１図（Ａ）に示すように、出発母材であるｐ形
領域１１とｐ形領域１１の上面にエピタキシャル成長に
よって形成されたｎ−形領域１２とを有する半導体基体
（サブストレート）１３を用意する。
領域１１とｐ形領域１１の上面にエピタキシャル成長に
よって形成されたｎ−形領域１２とを有する半導体基体
（サブストレート）１３を用意する。
次に、半導体基体１３の上面からｐ形の不純物、例えば
ボロンを拡散して、第１図（Ｂ）に示すようにその下面
がｐ形領域１１に隣接するｐ+形領域１４を形成する。
ｐ＋形領域１４は周知の素子分離領域として機能する部
分であって、ｎ−形領域を包囲している。なおｐ＋形領
域１４は第１図（Ｂ）の段階ではｐ形領域１１を離間さ
せ、これよりも後の拡散工程で更に下方に拡散させ、下
面をｐ形領域１１に接続するようにしてもよい。
ボロンを拡散して、第１図（Ｂ）に示すようにその下面
がｐ形領域１１に隣接するｐ+形領域１４を形成する。
ｐ＋形領域１４は周知の素子分離領域として機能する部
分であって、ｎ−形領域を包囲している。なおｐ＋形領
域１４は第１図（Ｂ）の段階ではｐ形領域１１を離間さ
せ、これよりも後の拡散工程で更に下方に拡散させ、下
面をｐ形領域１１に接続するようにしてもよい。
次に、半導体基体１３の上面全域にシリコン酸化膜を形
成し、このシリコン酸化膜の一部をエッチングで除去し
て第１図（Ｃ）及び第２図に示すように開口１５を有す
る第１のマスク１６を形成する。第１のマスク１６は、
抵抗形成予定領域を被覆する第１のシリコン酸化膜部分
（帯状被覆部分）１６ａとこれ以外の第２のシリコン酸
化膜部分１６ｂとから成る。第１のマスク１６の第１の
シリコン酸化膜部分１６ａは、開口１５によって包囲さ
れて第２図に示すように幅狭の帯状に形成されている。
ここでは、開口１５における第１のシリコン酸化膜部分
１６ａの長手方向に延びる一方の端縁１７ａに隣接する
部分を第１の開口部１５ａと称し、他方の端縁１７ｂに
隣接する部分を第２の開口部１５ｂと称することにす
る。マスクとして機能する第１のシリコン酸化膜部分１
６ａの幅Ｗ１は約１０μｍであり、最終的に得る目標抵
抗領域の幅Ｗ４よりも大きい。また、第１及び第２の開
口部１５ａ、１５ｂの幅Ｗ２も目標抵抗領域の幅Ｗ４よ
りも大きい。従って、帯状の第１のシリコン酸化膜成分
１６ａ及び開口１５を通常のフォトリソグラフィ技術で
容易に形成することができる。なお、第１のシリコン酸
化膜部分１６ａの長さは約１００μｍである。
成し、このシリコン酸化膜の一部をエッチングで除去し
て第１図（Ｃ）及び第２図に示すように開口１５を有す
る第１のマスク１６を形成する。第１のマスク１６は、
抵抗形成予定領域を被覆する第１のシリコン酸化膜部分
（帯状被覆部分）１６ａとこれ以外の第２のシリコン酸
化膜部分１６ｂとから成る。第１のマスク１６の第１の
シリコン酸化膜部分１６ａは、開口１５によって包囲さ
れて第２図に示すように幅狭の帯状に形成されている。
ここでは、開口１５における第１のシリコン酸化膜部分
１６ａの長手方向に延びる一方の端縁１７ａに隣接する
部分を第１の開口部１５ａと称し、他方の端縁１７ｂに
隣接する部分を第２の開口部１５ｂと称することにす
る。マスクとして機能する第１のシリコン酸化膜部分１
６ａの幅Ｗ１は約１０μｍであり、最終的に得る目標抵
抗領域の幅Ｗ４よりも大きい。また、第１及び第２の開
口部１５ａ、１５ｂの幅Ｗ２も目標抵抗領域の幅Ｗ４よ
りも大きい。従って、帯状の第１のシリコン酸化膜成分
１６ａ及び開口１５を通常のフォトリソグラフィ技術で
容易に形成することができる。なお、第１のシリコン酸
化膜部分１６ａの長さは約１００μｍである。
次に、不純物を阻止するための第１のマスク１６を使用
し、ｐ形（第１の導電形）の不純物としてボロンを半導
体基体１３内に周知の熱拡散法で拡散させる。なお、こ
のボロンを拡散させる際には、開口１５において露出し
た半導体基体１３の表面上に薄いシリコン酸化膜を形成
し、しかる後、ボロン（不純物）を開口１５内に形成し
た薄いシリコン酸化膜を通して半導体基体１３の内部に
熱拡散させる。この時、（不純物（ボロン）は半導体基
体１３の表面から裏面に向って拡散すると共に、横方向
にも拡散し、第１図（Ｄ）に示すように第１のシリコン
酸化膜部分１６ａの下部を含むようにｐ形領域（第１の
半導体領域）１８が形成される。即ち、第３図に拡大図
示するように第１及び第２の開口部１５ａ、１５ｂから
横方向に拡散して形成されたｐ形領域１８ａ、１８ｂが
互いに接続されて１つのｐ形領域１８が生じる。ｐ形領
域１８の表面の不純物濃度は第３図の不純物濃度分布線
Ａに示すように開口１５に露出していた半導体基体１３
の表面において最も高く、ここから遠ざかるに従って低
くなる。このために、帯状の第１のシリコン酸化膜部分
１６ａの中央部分（ｐ１〜ｐ２）の下部に濃度の低いｐ
形領域が生じる。この実施例ではｐ形領域１８を形成す
るための不純物拡散の後期においてシリコン酸化膜を生
成することができる雰囲気にする。このため、ｐ形領域
１８の形成が終了すると、第１図（Ｄ）に示すように開
口１５の内部にもマスクとして機能するシリコン酸化膜
１９が生じる。この時、第１図（Ｃ）に示した第１及び
第２のシリコン酸化膜部分１６ａ、１６ｂの厚さも増大
するが、理解を容易にするために第１図（Ｄ）では第１
図（Ｃ）と同一の符号が付されている。次に、帯状の第
１のシリコン酸化膜部分１６ａの全部を除去し、第１図
（Ｅ）に示ようにシリコン酸化膜１９に幅Ｗ３を有する
開口１９ａを形成し、第２のマスク２０を得る。第２の
マスク２０の開口１９ａの幅Ｗ３は、第１のマスク１６
の帯状の第１のシリコン酸化膜部分１６ａの幅Ｗ１より
大きく、ｐ形領域１８の幅より小さい。即ち、第１図
（Ｃ）に示す開口１５に含まれるように第１図（Ｅ）の
開口１９ａを形成する。開口１９ａの幅Ｗ３は、第１図
（Ｃ）及び第２図に示した帯状の第１のシリコン酸化膜
部分１６ａの幅Ｗ１よりも大きいので、フォトリソグラ
フィ技術によって容易に形成することができる。
し、ｐ形（第１の導電形）の不純物としてボロンを半導
体基体１３内に周知の熱拡散法で拡散させる。なお、こ
のボロンを拡散させる際には、開口１５において露出し
た半導体基体１３の表面上に薄いシリコン酸化膜を形成
し、しかる後、ボロン（不純物）を開口１５内に形成し
た薄いシリコン酸化膜を通して半導体基体１３の内部に
熱拡散させる。この時、（不純物（ボロン）は半導体基
体１３の表面から裏面に向って拡散すると共に、横方向
にも拡散し、第１図（Ｄ）に示すように第１のシリコン
酸化膜部分１６ａの下部を含むようにｐ形領域（第１の
半導体領域）１８が形成される。即ち、第３図に拡大図
示するように第１及び第２の開口部１５ａ、１５ｂから
横方向に拡散して形成されたｐ形領域１８ａ、１８ｂが
互いに接続されて１つのｐ形領域１８が生じる。ｐ形領
域１８の表面の不純物濃度は第３図の不純物濃度分布線
Ａに示すように開口１５に露出していた半導体基体１３
の表面において最も高く、ここから遠ざかるに従って低
くなる。このために、帯状の第１のシリコン酸化膜部分
１６ａの中央部分（ｐ１〜ｐ２）の下部に濃度の低いｐ
形領域が生じる。この実施例ではｐ形領域１８を形成す
るための不純物拡散の後期においてシリコン酸化膜を生
成することができる雰囲気にする。このため、ｐ形領域
１８の形成が終了すると、第１図（Ｄ）に示すように開
口１５の内部にもマスクとして機能するシリコン酸化膜
１９が生じる。この時、第１図（Ｃ）に示した第１及び
第２のシリコン酸化膜部分１６ａ、１６ｂの厚さも増大
するが、理解を容易にするために第１図（Ｄ）では第１
図（Ｃ）と同一の符号が付されている。次に、帯状の第
１のシリコン酸化膜部分１６ａの全部を除去し、第１図
（Ｅ）に示ようにシリコン酸化膜１９に幅Ｗ３を有する
開口１９ａを形成し、第２のマスク２０を得る。第２の
マスク２０の開口１９ａの幅Ｗ３は、第１のマスク１６
の帯状の第１のシリコン酸化膜部分１６ａの幅Ｗ１より
大きく、ｐ形領域１８の幅より小さい。即ち、第１図
（Ｃ）に示す開口１５に含まれるように第１図（Ｅ）の
開口１９ａを形成する。開口１９ａの幅Ｗ３は、第１図
（Ｃ）及び第２図に示した帯状の第１のシリコン酸化膜
部分１６ａの幅Ｗ１よりも大きいので、フォトリソグラ
フィ技術によって容易に形成することができる。
次に、第１図（Ｆ）に示すように開口１９ａに露出した
半導体基体１３の上面に極薄のシリコン酸化膜２１を形
成した後に、開口１９ａから極薄のシリコン酸化膜２１
を通じｐ＋形領域１８内にｎ形の不純物としてリンをイ
オン注入法でほぼ均一に導入する。続いて、この半導体
基体１３に熱処理を施してｎ−形領域（第２の半導体領
域）２２を形成する。イオン注入法によってｎ形の不純
物（リン）を開口１９ａの全部に導入しても、ｐ形領域
１８の不純物濃度が場所によって異なるために、ｎ−形
領域２２は開口１９ａに対応して形成されず、ｐ形の不
純物濃度の低い領域のみに形成される。導電形が反転し
て形成されるｎ形領域２２は、前述した抵抗形成予定領
域に対応し、第１図（Ｃ）（Ｄ）の第１のシリコン酸化
膜部分１６ａの下に対応している。即ち、第３図でｐ形
の不純物濃度分布が低下しているｐ１〜ｐ２領域に対応
し、第１のシリコン酸化膜部分１６ａの中央の下部にｎ
−形領域２２が形成され、その他の領域はｐ形のままに
保たれる。ｎ−形領域２２は、第４図に示すように、第
２図の第１のシリコン酸化膜部分１６ａに対応して幅狭
の帯状に形成される。このｎ−形領域２２の幅Ｗ４は、
第２図の第１のシリコン酸化膜部分１６ａの幅Ｗ１より
も小さい。従って、ｎ−形領域２２の幅Ｗ４よりも大き
い幅Ｗ１を有する第１のシリコン酸化膜部分１６ａ、及
び開口１５ａ、１５ｂ、１９ａを利用して、これ等より
も幅狭のｎ−形領域２２を形成したことになる。
半導体基体１３の上面に極薄のシリコン酸化膜２１を形
成した後に、開口１９ａから極薄のシリコン酸化膜２１
を通じｐ＋形領域１８内にｎ形の不純物としてリンをイ
オン注入法でほぼ均一に導入する。続いて、この半導体
基体１３に熱処理を施してｎ−形領域（第２の半導体領
域）２２を形成する。イオン注入法によってｎ形の不純
物（リン）を開口１９ａの全部に導入しても、ｐ形領域
１８の不純物濃度が場所によって異なるために、ｎ−形
領域２２は開口１９ａに対応して形成されず、ｐ形の不
純物濃度の低い領域のみに形成される。導電形が反転し
て形成されるｎ形領域２２は、前述した抵抗形成予定領
域に対応し、第１図（Ｃ）（Ｄ）の第１のシリコン酸化
膜部分１６ａの下に対応している。即ち、第３図でｐ形
の不純物濃度分布が低下しているｐ１〜ｐ２領域に対応
し、第１のシリコン酸化膜部分１６ａの中央の下部にｎ
−形領域２２が形成され、その他の領域はｐ形のままに
保たれる。ｎ−形領域２２は、第４図に示すように、第
２図の第１のシリコン酸化膜部分１６ａに対応して幅狭
の帯状に形成される。このｎ−形領域２２の幅Ｗ４は、
第２図の第１のシリコン酸化膜部分１６ａの幅Ｗ１より
も小さい。従って、ｎ−形領域２２の幅Ｗ４よりも大き
い幅Ｗ１を有する第１のシリコン酸化膜部分１６ａ、及
び開口１５ａ、１５ｂ、１９ａを利用して、これ等より
も幅狭のｎ−形領域２２を形成したことになる。
次に、半導体基体１３の上の第２のシリコン酸化膜成分
１６ｂ及び開口１９ａ内のシリコン酸化膜２１を除去
し、第５図に示すように全面に新しいシリコン酸化膜２
３を形成し、ここにｎ−形領域２２から成る抵抗領域に
至る一対の開口２４、２５を形成し、ｎ−形領域２２に
接続されるようにオーミック電極２６、２７を設ける。
これにより、電極２６、２７間に抵抗が得られる。なお
新しいシリコン酸化膜２３を設ける代りに、第２のマス
ク２０にシリコン酸化膜を加え、ここに電極用開口２
４、２５を設けてもよい。
１６ｂ及び開口１９ａ内のシリコン酸化膜２１を除去
し、第５図に示すように全面に新しいシリコン酸化膜２
３を形成し、ここにｎ−形領域２２から成る抵抗領域に
至る一対の開口２４、２５を形成し、ｎ−形領域２２に
接続されるようにオーミック電極２６、２７を設ける。
これにより、電極２６、２７間に抵抗が得られる。なお
新しいシリコン酸化膜２３を設ける代りに、第２のマス
ク２０にシリコン酸化膜を加え、ここに電極用開口２
４、２５を設けてもよい。
なお、半導体基体１３には抵抗の他のトランジスタ等の
回路素子を形成する。ｎ−形領域２２は、別の回路素子
の形成の最後の工程又は別の回路素子の形成が終了した
後に形成することが望ましい。例えば、回路素子がトラ
ンジスタの場合には、最後の拡散工程であるエミッタ領
域の拡散工程の後にｎ−形領域２２を形成する。このよ
うにすれば、ｎ−形領域２２の幅及び不純物濃度分布が
これを形成した工程の後でほとんど変化しない。また、
第１のマスク１６はトランジスタのベース領域を形成す
るマスクと同時に形成し、ｐ形領域１８のための拡散は
トランジスタのベース領域形成のための不純物拡散と同
時に行うことが望ましい。
回路素子を形成する。ｎ−形領域２２は、別の回路素子
の形成の最後の工程又は別の回路素子の形成が終了した
後に形成することが望ましい。例えば、回路素子がトラ
ンジスタの場合には、最後の拡散工程であるエミッタ領
域の拡散工程の後にｎ−形領域２２を形成する。このよ
うにすれば、ｎ−形領域２２の幅及び不純物濃度分布が
これを形成した工程の後でほとんど変化しない。また、
第１のマスク１６はトランジスタのベース領域を形成す
るマスクと同時に形成し、ｐ形領域１８のための拡散は
トランジスタのベース領域形成のための不純物拡散と同
時に行うことが望ましい。
本実施例は次の効果を有する。
（１） 幅狭のｎ−形領域２２をこれよりも幅の広いマ
スク及び開口を使用して容易に形成することができる。
スク及び開口を使用して容易に形成することができる。
（２） ｎ−形領域２２を幅狭に形成することによって
高い抵抗値を得ることができる。また、抵抗値を従来と
同一とする場合には、ｎ−形領域２２の長さを短くする
ことができる。
高い抵抗値を得ることができる。また、抵抗値を従来と
同一とする場合には、ｎ−形領域２２の長さを短くする
ことができる。
（３） 電極２６、２７間の抵抗値が従来と同一でよい
場合には、幅狭になった分だけ平均不純物濃度を高めて
ｎ−形領域２２のシート抵抗値を小さくすることができ
る。ｎ−形領域２２の不純物濃度を高めると、温度変化
による抵抗値変化（温度依存性）が小さくなる。
場合には、幅狭になった分だけ平均不純物濃度を高めて
ｎ−形領域２２のシート抵抗値を小さくすることができ
る。ｎ−形領域２２の不純物濃度を高めると、温度変化
による抵抗値変化（温度依存性）が小さくなる。
［実施例］ 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
（１） 第６図に示すように、帯状の第１のシリコン酸
化膜部分１６ａの両側の第１及び第２の開口１５ａ、１
５ｂを互いに分離してもよい。
化膜部分１６ａの両側の第１及び第２の開口１５ａ、１
５ｂを互いに分離してもよい。
（２） 第７図に示すように、第２のマスク２０の開口
１９ａを、第１のマスク１６第１のシリコン酸化膜部分
１６ａの端部を含まないように形成してもよい。また、
シリコン酸化膜部分１６ａの幅方向における一部が残存
するようなパターンに開口１９ａを形成することもでき
る。
１９ａを、第１のマスク１６第１のシリコン酸化膜部分
１６ａの端部を含まないように形成してもよい。また、
シリコン酸化膜部分１６ａの幅方向における一部が残存
するようなパターンに開口１９ａを形成することもでき
る。
（３） 第８図に示すように、開口１９ａの右端が第１
のマスク１６の第１のシリコン酸化膜部分１６ａの上に
位置するように第２のマスク２０を形成してもよい。
のマスク１６の第１のシリコン酸化膜部分１６ａの上に
位置するように第２のマスク２０を形成してもよい。
（４） 第９図に示すように、ｎ−形領域２２の側端面
の全部をｐ形領域１８で包囲せずに、端部をｎ−形領域
１２に接続させることもできる。
の全部をｐ形領域１８で包囲せずに、端部をｎ−形領域
１２に接続させることもできる。
（５） 第１のマスク１６のシリコン酸化膜部分１６
ａ、１６ｂを第２のマスク２０に使用しないで、第１の
マスク１６を除去し、その後に新しいシリコン酸化膜を
作り、これによって第２のマスク２０を作ってもよい。
ａ、１６ｂを第２のマスク２０に使用しないで、第１の
マスク１６を除去し、その後に新しいシリコン酸化膜を
作り、これによって第２のマスク２０を作ってもよい。
（６） ｎ−形領域２２を熱拡散法で形成することがで
きる。
きる。
（７） ｐ型領域１８をｎ−形領域と同様にイオン注入
と熱処理とによって形成してもよい。
と熱処理とによって形成してもよい。
（８） 電極２６、２７の一方又は両方を有さない半導
体装置中のｎ又はｐ形の半導体領域の形成にも適用可能
である。例えば、高い不純物濃度のエミッタ領域の中に
帯状の抵抗領域を形成する場合にも適用可能である。
体装置中のｎ又はｐ形の半導体領域の形成にも適用可能
である。例えば、高い不純物濃度のエミッタ領域の中に
帯状の抵抗領域を形成する場合にも適用可能である。
（９） 第１図（Ｅ）に示す第２のマスク２０を半導体
基体１３上に全く設けないで、ｎ形不純物を半導体基体
１３の全表面に導入することができる。この場合には、
ｐ形領域１８の中央部と左右両端との３箇所にｎ−形領
域が生じる。
基体１３上に全く設けないで、ｎ形不純物を半導体基体
１３の全表面に導入することができる。この場合には、
ｐ形領域１８の中央部と左右両端との３箇所にｎ−形領
域が生じる。
［発明の効果］ 以上のように、本発明によれば、極めて幅の狭い半導体
領域を容易に形成することができる。
領域を容易に形成することができる。
第１図（Ａ）〜（Ｆ）は本発明の実施例に係わる集積回
路中の抵抗素子と工程順に第２図のＩ−Ｉ線に対応する
部分で示す断面図、 第２図は第１図（Ｃ）の状態の平面図、 第３図は第１図（Ｄ）の中央部の拡大断面とこの表面の
左右方向における不純物濃度分布とを示す図、 第４図は第１図（Ｆ）の半導体基体の表面を示す平面
図、 第５図は完成した抵抗素子を第４図のＶ−Ｖ線に対応す
る部分で示す断面図、 第６図は第１のマスクの変形例を示す平面図、 第７図及び第８図は第２のマスクの変形例を示す平面
図、 第９図はｎ−形半導体領域（第２の半導体領域）の配置
の変形例を示す平面図、 第１０図は従来の抵抗素子を示す断面図、 第１１図は第１０図の抵抗領域を形成するためのマスク
を示す平面図である。 １３……半導体基体、１５……開口、１５ａ……第１の
開口部、１５ｂ……第２の開口部、１６……第１のマス
ク、１６ａ……第１のシリコン酸化膜部分、１６ｂ……
第２のシリコン酸化膜部分、１８……ｐ形領域、２０…
…第２のマスク、２２……ｎ−形領域。
路中の抵抗素子と工程順に第２図のＩ−Ｉ線に対応する
部分で示す断面図、 第２図は第１図（Ｃ）の状態の平面図、 第３図は第１図（Ｄ）の中央部の拡大断面とこの表面の
左右方向における不純物濃度分布とを示す図、 第４図は第１図（Ｆ）の半導体基体の表面を示す平面
図、 第５図は完成した抵抗素子を第４図のＶ−Ｖ線に対応す
る部分で示す断面図、 第６図は第１のマスクの変形例を示す平面図、 第７図及び第８図は第２のマスクの変形例を示す平面
図、 第９図はｎ−形半導体領域（第２の半導体領域）の配置
の変形例を示す平面図、 第１０図は従来の抵抗素子を示す断面図、 第１１図は第１０図の抵抗領域を形成するためのマスク
を示す平面図である。 １３……半導体基体、１５……開口、１５ａ……第１の
開口部、１５ｂ……第２の開口部、１６……第１のマス
ク、１６ａ……第１のシリコン酸化膜部分、１６ｂ……
第２のシリコン酸化膜部分、１８……ｐ形領域、２０…
…第２のマスク、２２……ｎ−形領域。
Claims (1)
- 【請求項１】半導体基体に第１の導電形の第１の半導体
領域を形成し更にこの第１の半導体領域の中に前記第１
の導電形と反対の第２の導電形の第２の半導体領域を帯
状に形成する方法において、 前記半導体基体の主面における前記第２の半導体領域の
形成予定領域をこれよりも広い幅を有して被覆する帯状
被覆部分を有し且つ前記帯状被覆部分の長手方向におけ
る一方の側端及び他方の側端に隣接して前記帯状被覆部
分の幅よりも大きな幅の開口部をそれぞれ有している第
１の導電形の不純物の導入を阻止するためのマスクを形
成する工程と、 前記開口部を通じて第１の導電形の不純物を前記半導体
基体に導入し、この不純物を前記第１の半導体領域の内
部に向って拡散させると共に前記帯状被覆部分の下の前
記予定領域にも拡散させ、前記帯状被覆部分の下に前記
開口部から離れるに従って前記第１の導電形の不純物濃
度が徐々に低下している不純物濃度分布が得られるよう
に前記第１の半導体領域を形成する工程と、 少なくとも前記帯状被覆部分の全部を除去するか又は少
なくとも前記帯状被覆部分を前記予定領域の幅よりも広
い幅にわって除去する工程と、 前記第１の半導体領域の少なくとも前記帯状被覆部分が
除去された部分に前記第２の導電形の不純物を導入し、
前記予定領域が第２の導電形に反転するように前記第２
の導電形の不純物を拡散させて前記第２の半導体領域を
得る工程と を備えていることを特徴とする半導体領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20890189A JPH0616545B2 (ja) | 1989-08-11 | 1989-08-11 | 半導体領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20890189A JPH0616545B2 (ja) | 1989-08-11 | 1989-08-11 | 半導体領域の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0372667A JPH0372667A (ja) | 1991-03-27 |
| JPH0616545B2 true JPH0616545B2 (ja) | 1994-03-02 |
Family
ID=16564005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20890189A Expired - Lifetime JPH0616545B2 (ja) | 1989-08-11 | 1989-08-11 | 半導体領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616545B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018074106A (ja) * | 2016-11-04 | 2018-05-10 | アイシン精機株式会社 | 半導体素子の製造方法、及び半導体素子を有するチップ |
-
1989
- 1989-08-11 JP JP20890189A patent/JPH0616545B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0372667A (ja) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4062699A (en) | Method for fabricating diffusion self-aligned short channel MOS device | |
| US4725874A (en) | Semiconductor device having protected edges | |
| US3915767A (en) | Rapidly responsive transistor with narrowed base | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| US3933528A (en) | Process for fabricating integrated circuits utilizing ion implantation | |
| US4740482A (en) | Method of manufacturing bipolar transistor | |
| EP0159179A2 (en) | Improved bipolar transistor construction | |
| US4804635A (en) | Method of manufacture of galluim arsenide field effect transistors | |
| US4713355A (en) | Bipolar transistor construction | |
| US6077744A (en) | Semiconductor trench MOS devices | |
| JPH0616545B2 (ja) | 半導体領域の形成方法 | |
| JPH0650763B2 (ja) | 半導体領域の形成方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JPH01143358A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| JPS628939B2 (ja) | ||
| JP3109579B2 (ja) | 半導体装置の製造方法 | |
| KR0135044B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPH01268169A (ja) | バイポーラトランジスタ | |
| JPH0136709B2 (ja) | ||
| JPS5914900B2 (ja) | 半導体装置の製造方法 | |
| JPS63136668A (ja) | 半導体装置の製造方法 | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| JPS6197857A (ja) | 半導体集積回路の製造方法 |