JPH0650763B2 - 半導体領域の形成方法 - Google Patents
半導体領域の形成方法Info
- Publication number
- JPH0650763B2 JPH0650763B2 JP21702589A JP21702589A JPH0650763B2 JP H0650763 B2 JPH0650763 B2 JP H0650763B2 JP 21702589 A JP21702589 A JP 21702589A JP 21702589 A JP21702589 A JP 21702589A JP H0650763 B2 JPH0650763 B2 JP H0650763B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- opening
- mask
- type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、モノリシックＩＣにおける抵抗領域の形成に
好適な半導体領域の形成方法に関し、更に詳細には、幅
狭な帯状の半導体領域の形成方法に関する。
好適な半導体領域の形成方法に関し、更に詳細には、幅
狭な帯状の半導体領域の形成方法に関する。
［従来の技術］ 典型的な従来のモノリシックＩＣの抵抗素子は、第１３
図に示すように、半導体基体１の中に拡散によって形成
されたｐ形領域２と、この両端に設けられたオーミック
電極３、４とから成る。なお、半導体基体１はｐ形領域
５とこの上にエピタシャル成長されたｎ−形領域６とか
ら成り、ｐ形領域２はｎ−形領域６中に設けられてい
る。第１３図のｐ形領域２を形成するときには、第１４
図に示すように開口７を有するシリコン酸化膜８を設
け、このシリコン酸化膜８をマスクとして不純物をｎ−
形領域６に選択的に導入する。
図に示すように、半導体基体１の中に拡散によって形成
されたｐ形領域２と、この両端に設けられたオーミック
電極３、４とから成る。なお、半導体基体１はｐ形領域
５とこの上にエピタシャル成長されたｎ−形領域６とか
ら成り、ｐ形領域２はｎ−形領域６中に設けられてい
る。第１３図のｐ形領域２を形成するときには、第１４
図に示すように開口７を有するシリコン酸化膜８を設
け、このシリコン酸化膜８をマスクとして不純物をｎ−
形領域６に選択的に導入する。
［発明が解決しようとする課題］ ところで、抵抗素子の抵抗値は一対の電極３、４間のｐ
形領域２の長さと、ｐ形領域２の幅と、ｐ形領域２のシ
ート抵抗値とに依存している。従って、高い抵抗値を得
るためには、ｐ形領域２の幅を狭くすることが必要にな
る。しかし、開口７をフォトリソグラフィ工程で幅狭且
つ高精度に形成することには困難を伴う。
形領域２の長さと、ｐ形領域２の幅と、ｐ形領域２のシ
ート抵抗値とに依存している。従って、高い抵抗値を得
るためには、ｐ形領域２の幅を狭くすることが必要にな
る。しかし、開口７をフォトリソグラフィ工程で幅狭且
つ高精度に形成することには困難を伴う。
今、抵抗素子の形成について述べたが、この他の用途の
幅狭半導体領域の形成においても同様な問題がある。
幅狭半導体領域の形成においても同様な問題がある。
そこで、本発明の目的は、幅の狭い半導体領域を容易に
形成することができる方法を提供することにある。
形成することができる方法を提供することにある。
［課題を解決するための手段］ 上記目的を達成するための本発明は、半導体基体に第１
の導電形の第１の半導体領域を形成し、更にこの第１の
半導体領域の中に前記第１の導電形と反対の第２の導電
形の第２の半導体領域を帯状に形成する方法において、
前記半導体基体の主面における前記第２の半導体領域の
形成予定領域をこれよりも広い幅を有して被覆する部分
を有し、且つ前記予定領域に対して平行に延びていると
共に前記予定領域よりも大きい幅の開口を有している不
純物阻止用の第１のマスクを形成する工程と、前記開口
を通じて第１の導電形の不純物を前記半導体基体に導入
し、この不純物を前記半導体基体の内部に向って拡散さ
せると共に前記被覆する部分の下の前記予定領域にも拡
散させ、前記被覆する部分の下に前記開口から離れるに
従って前記第１の導電形の不純物濃度が徐々に低下して
いる不純物濃度分布が得られるように前記第１の半導体
領域を形成する工程と、前記予定領域の幅よりも広い開
口を有し、且つこの開口が前記予定領域に第２の導電形
の不純物を導入することができるように配置されている
不純物阻止用の第２のマスクを形成する工程と、前記第
２のマスクの開口を通じて前記第１の半導体領域に前記
第２の導電形の不純物を導入し、前記予定領域が第２の
導電形に反転するように前記第２の導電形の不純物を拡
散させて前記第２の半導体領域を得る工程とを備えてい
る半導体領域の形成方法に係わるものである。
の導電形の第１の半導体領域を形成し、更にこの第１の
半導体領域の中に前記第１の導電形と反対の第２の導電
形の第２の半導体領域を帯状に形成する方法において、
前記半導体基体の主面における前記第２の半導体領域の
形成予定領域をこれよりも広い幅を有して被覆する部分
を有し、且つ前記予定領域に対して平行に延びていると
共に前記予定領域よりも大きい幅の開口を有している不
純物阻止用の第１のマスクを形成する工程と、前記開口
を通じて第１の導電形の不純物を前記半導体基体に導入
し、この不純物を前記半導体基体の内部に向って拡散さ
せると共に前記被覆する部分の下の前記予定領域にも拡
散させ、前記被覆する部分の下に前記開口から離れるに
従って前記第１の導電形の不純物濃度が徐々に低下して
いる不純物濃度分布が得られるように前記第１の半導体
領域を形成する工程と、前記予定領域の幅よりも広い開
口を有し、且つこの開口が前記予定領域に第２の導電形
の不純物を導入することができるように配置されている
不純物阻止用の第２のマスクを形成する工程と、前記第
２のマスクの開口を通じて前記第１の半導体領域に前記
第２の導電形の不純物を導入し、前記予定領域が第２の
導電形に反転するように前記第２の導電形の不純物を拡
散させて前記第２の半導体領域を得る工程とを備えてい
る半導体領域の形成方法に係わるものである。
［作用］ 本発明によれば、第１のマスクの開口の幅及び第２のマ
スクの開口の幅はいずれも目的としている第２の半導体
領域の幅よりも大きいので、これ等を容易に形成するこ
とができる。従って、極端に幅の狭い開口を形成するこ
となしに、極端に幅の狭い第２の半導体領域を形成する
ことができる。
スクの開口の幅はいずれも目的としている第２の半導体
領域の幅よりも大きいので、これ等を容易に形成するこ
とができる。従って、極端に幅の狭い開口を形成するこ
となしに、極端に幅の狭い第２の半導体領域を形成する
ことができる。
［実施例］ 本発明の一実施例に係わるモノリシックＩＣにおける拡
散抵抗の形成方法を第１図〜第８図を参照して以下に説
明する。
散抵抗の形成方法を第１図〜第８図を参照して以下に説
明する。
まず、第１図（Ａ）に示すように、出発母材であるｐ形
領１１とｐ形領域１１の上面にエピタキシャル成長によ
って形成されたｎ−形領域１２とを有する半導体基体
（サブストレート）１３を用意する。
領１１とｐ形領域１１の上面にエピタキシャル成長によ
って形成されたｎ−形領域１２とを有する半導体基体
（サブストレート）１３を用意する。
次に、半導体基体１３の上面からｐ形の不純物、例えば
ボロンを拡散して、第１図（Ｂ）に示すようにその下面
がｐ形領域１１に隣接するｐ＋形領域１４を形成する。
ｐ＋形領域１４は周知の素子分離領域として機能する部
分であって、ｎ−形領域を包囲している。なお、ｐ＋形
領域１４は第１図（Ｂ）の段階ではｐ形領域１１から離
間させ、これよりも後の拡散工程で更に下方に拡散さ
せ、下面をｐ形領域１１に接続するようにしてもよい。
ボロンを拡散して、第１図（Ｂ）に示すようにその下面
がｐ形領域１１に隣接するｐ＋形領域１４を形成する。
ｐ＋形領域１４は周知の素子分離領域として機能する部
分であって、ｎ−形領域を包囲している。なお、ｐ＋形
領域１４は第１図（Ｂ）の段階ではｐ形領域１１から離
間させ、これよりも後の拡散工程で更に下方に拡散さ
せ、下面をｐ形領域１１に接続するようにしてもよい。
次に、半導体基体１３の上面全域にシリコン酸化膜を形
成し、このシリコン酸化膜の一部をエッチングで除去し
て第１図（Ｃ）及び第２図に示すように開口１５を有す
る第１のマスク１６を形成する。第１のマスク１６は、
抵抗形成予定領域２２ａを被覆する部分１６ａを有す
る。第１のマスク１６の開口１５は第２図に示すように
破線で示す一対の抵抗形成予定領域２２ａに平行に延び
るように長手に形成され、且つ抵抗形成領域２２ａの幅
Ｗ１よりも大きい幅Ｗ２（約１０μｍ）を有する。従っ
て、開口１５は普通のフォトリソグラフィ技術で容易に
形成することができる。なお、開口１５の長さは約１０
０μｍである。
成し、このシリコン酸化膜の一部をエッチングで除去し
て第１図（Ｃ）及び第２図に示すように開口１５を有す
る第１のマスク１６を形成する。第１のマスク１６は、
抵抗形成予定領域２２ａを被覆する部分１６ａを有す
る。第１のマスク１６の開口１５は第２図に示すように
破線で示す一対の抵抗形成予定領域２２ａに平行に延び
るように長手に形成され、且つ抵抗形成領域２２ａの幅
Ｗ１よりも大きい幅Ｗ２（約１０μｍ）を有する。従っ
て、開口１５は普通のフォトリソグラフィ技術で容易に
形成することができる。なお、開口１５の長さは約１０
０μｍである。
次に、不純物を阻止するための第１のマスク１６を使用
し、ｐ形（第１の導電形）の不純物としてボロンを半導
体基体１３内に開口１５を通じて周知の熱拡散法で拡散
させる。ボロン（不純物）は半導体基体１３の表面から
裏面に向って拡散すると共に、横方向にも拡散し、第１
図（Ｄ）に示すように開口１５よりも幅広にｐ形領域
（第１の半導体領域）１８が形成される。即ち、第３図
に拡大図示するように開口１５の端の位置Ｐ１からマス
ク１６で覆われているＰ２まで横方向に不純物が拡散し
てｐ形領域１８が得られる。ｐ形領域１８の表面の不純
物濃度は第３図の不純物濃度分布線Ａに示すように開口
１５に露出していた半導体基体１３の表面において最も
高く、ここから遠ざかるに従って低くなる。
し、ｐ形（第１の導電形）の不純物としてボロンを半導
体基体１３内に開口１５を通じて周知の熱拡散法で拡散
させる。ボロン（不純物）は半導体基体１３の表面から
裏面に向って拡散すると共に、横方向にも拡散し、第１
図（Ｄ）に示すように開口１５よりも幅広にｐ形領域
（第１の半導体領域）１８が形成される。即ち、第３図
に拡大図示するように開口１５の端の位置Ｐ１からマス
ク１６で覆われているＰ２まで横方向に不純物が拡散し
てｐ形領域１８が得られる。ｐ形領域１８の表面の不純
物濃度は第３図の不純物濃度分布線Ａに示すように開口
１５に露出していた半導体基体１３の表面において最も
高く、ここから遠ざかるに従って低くなる。
次に、第１図（Ｄ）に示されているシリコン酸化膜から
成る第１のマスク１６に、第１図（Ｅ）に示すように開
口１９をフォトリソグラフィ技術で形成することによっ
て第２のマスク２０を設ける。この第２のマスク２０の
開口１９の幅Ｗ３は第４図から明らかなように第１の開
口１５の幅Ｗ２よりも大きく、ｐ形領域１８の幅Ｗ４よ
りも小さい。この幅Ｗ３は抵抗形成予定領域の幅Ｗ１よ
りも大きいので、容易に作ることができる。なお、開口
１９の端縁１９ａ、１９ｂは抵抗形成予定領域の中間に
位置させる。
成る第１のマスク１６に、第１図（Ｅ）に示すように開
口１９をフォトリソグラフィ技術で形成することによっ
て第２のマスク２０を設ける。この第２のマスク２０の
開口１９の幅Ｗ３は第４図から明らかなように第１の開
口１５の幅Ｗ２よりも大きく、ｐ形領域１８の幅Ｗ４よ
りも小さい。この幅Ｗ３は抵抗形成予定領域の幅Ｗ１よ
りも大きいので、容易に作ることができる。なお、開口
１９の端縁１９ａ、１９ｂは抵抗形成予定領域の中間に
位置させる。
次に、第１図（Ｆ）に示すように開口１９から極薄のシ
リコン酸化膜２１を通じてｐ＋形領域１８内にｎ形の不
純物としてリンをイオン注入法でほぼ均一に導入する。
続いて、この半導体基体１３に熱処理を施して一対のｎ
−形領域（第２の半導体領域）２２を形成する。イオン
注入法によってｎ形の不純物（リン）を開口１９の全部
に導入しても、ｐ形領域１８の不純物濃度が場所によっ
て異なるために、ｎ−形領域２２は開口１９に対応して
形成されず、ｐ形の不純物濃度の低い領域のみに形成さ
れる。導電形が反転して形成されるｎ−形領域２２は、
前述した抵抗形成予定領域２２ａに一致しており、第６
図でｐ形の不純物濃度分布が低下しているｐ１〜Ｐ２の
間に形成されている。
リコン酸化膜２１を通じてｐ＋形領域１８内にｎ形の不
純物としてリンをイオン注入法でほぼ均一に導入する。
続いて、この半導体基体１３に熱処理を施して一対のｎ
−形領域（第２の半導体領域）２２を形成する。イオン
注入法によってｎ形の不純物（リン）を開口１９の全部
に導入しても、ｐ形領域１８の不純物濃度が場所によっ
て異なるために、ｎ−形領域２２は開口１９に対応して
形成されず、ｐ形の不純物濃度の低い領域のみに形成さ
れる。導電形が反転して形成されるｎ−形領域２２は、
前述した抵抗形成予定領域２２ａに一致しており、第６
図でｐ形の不純物濃度分布が低下しているｐ１〜Ｐ２の
間に形成されている。
第７図はｐ形領域１８の表面における第６図の矢印で示
す方向のｐ形不純物濃度の分布Ａ及びここに導入された
ｎ形不純物の分布Ｂを示す。ｎ形不純物は第２の開口１
９内においてはほぼ一定の濃度であるが、開口１９の端
縁１９ｂから遠ざかるにつれて濃度が低下する。ｎ−形
領域２２はｐ形領域１８よりも浅く形成するので、開口
１９の端縁１９ｂから離れると急激に不純物濃度が低下
し、ｐ形不純物濃度よりも低くなる。従って、ｐ１〜Ｐ
２区間中のｐａ〜ｐｂにのみｎ−形領域２２が生じる。
す方向のｐ形不純物濃度の分布Ａ及びここに導入された
ｎ形不純物の分布Ｂを示す。ｎ形不純物は第２の開口１
９内においてはほぼ一定の濃度であるが、開口１９の端
縁１９ｂから遠ざかるにつれて濃度が低下する。ｎ−形
領域２２はｐ形領域１８よりも浅く形成するので、開口
１９の端縁１９ｂから離れると急激に不純物濃度が低下
し、ｐ形不純物濃度よりも低くなる。従って、ｐ１〜Ｐ
２区間中のｐａ〜ｐｂにのみｎ−形領域２２が生じる。
一対のｎ−形領域２２は第５図に示すように、長手のｐ
形領域１８の両側端に平行に帯状に形成される。第５図
ではｎ−形領域２２が原理的に示されているが、電極を
設けるためにｎ−形領域２２の両端部にあらかじめｎ＋
形領域をｎ−形領域２２よりも幅広に形成することが望
ましい。ｎ−形領域２２の幅は、予定領域２２ａの幅Ｗ
１と同一であるので、第１及び第２の開口１５、１９の
幅Ｗ２、Ｗ３よりも小さい。従って、幅狭のｎ−形領域
２２を容易に形成することができる。
形領域１８の両側端に平行に帯状に形成される。第５図
ではｎ−形領域２２が原理的に示されているが、電極を
設けるためにｎ−形領域２２の両端部にあらかじめｎ＋
形領域をｎ−形領域２２よりも幅広に形成することが望
ましい。ｎ−形領域２２の幅は、予定領域２２ａの幅Ｗ
１と同一であるので、第１及び第２の開口１５、１９の
幅Ｗ２、Ｗ３よりも小さい。従って、幅狭のｎ−形領域
２２を容易に形成することができる。
次に、半導体基体１３の上の第２のマスク２０を除去
し、第８図に示すように全面に新しいシリコン酸化膜２
３を形成し、ここにｎ−形領域２２から成る抵抗領域に
至る一対の開口２４、２５を形成し、ｎ−形領域２２に
接続されるようにオーミック電極２６、２７を設ける。
これにより、電極２６、２７間に抵抗が得られる。な
お、新しいシリコン酸化膜２３を設ける代りに、第２の
マスク２０にシリコン酸化膜を加え、ここに電極用開口
２４、２５を設けてもよい。
し、第８図に示すように全面に新しいシリコン酸化膜２
３を形成し、ここにｎ−形領域２２から成る抵抗領域に
至る一対の開口２４、２５を形成し、ｎ−形領域２２に
接続されるようにオーミック電極２６、２７を設ける。
これにより、電極２６、２７間に抵抗が得られる。な
お、新しいシリコン酸化膜２３を設ける代りに、第２の
マスク２０にシリコン酸化膜を加え、ここに電極用開口
２４、２５を設けてもよい。
半導体基体１３には抵抗の他にトランジスタ等の回路素
子を形成する。ｎ−形領域２２は、別の回路素子の形成
の最後の工程又は別の回路素子の形成が終了した後に形
成することが望ましい。例えば、回路素子がトランジス
タの場合には、最後の拡散工程であるエミッタ領域の拡
散の後に、ｎ−形領域２２を形成する。このようにすれ
ば、ｎ−形領域２２の幅及び不純物濃度分布がこれを形
成した工程の後でほとんど変化しない。また、第１のマ
スク１６はトランジスタのベース領域を形成するマスク
と同時に形成し、ｐ形領域１８のための拡散はトランジ
スタのベース領域形成のための不純物拡散と同時に行う
ことが望ましい。
子を形成する。ｎ−形領域２２は、別の回路素子の形成
の最後の工程又は別の回路素子の形成が終了した後に形
成することが望ましい。例えば、回路素子がトランジス
タの場合には、最後の拡散工程であるエミッタ領域の拡
散の後に、ｎ−形領域２２を形成する。このようにすれ
ば、ｎ−形領域２２の幅及び不純物濃度分布がこれを形
成した工程の後でほとんど変化しない。また、第１のマ
スク１６はトランジスタのベース領域を形成するマスク
と同時に形成し、ｐ形領域１８のための拡散はトランジ
スタのベース領域形成のための不純物拡散と同時に行う
ことが望ましい。
本実施例は次の効果を有する。
（１）幅狭のｎ−形領域２２をこれよりも幅の広い開口
１５、１９を使用して容易に形成することができる。
１５、１９を使用して容易に形成することができる。
（２）ｎ−形領域２２を幅狭に形成することによって高
い抵抗値を得ることができる。また、抵抗値を従来と同
一とする場合には、ｎ−形領域２２の長さを短くするこ
とができる。
い抵抗値を得ることができる。また、抵抗値を従来と同
一とする場合には、ｎ−形領域２２の長さを短くするこ
とができる。
（３）電極２６、２７間の抵抗値が従来と同一でよい場
合には、幅狭になった分だけ平均不純物濃度を高めてｎ
−形領域２２のシート抵抗値を大きくすることができ
る。ｎ−形領域２２の不純物濃度を高めると、温度変化
による抵抗値変化（温度依存性）が小さくなる。
合には、幅狭になった分だけ平均不純物濃度を高めてｎ
−形領域２２のシート抵抗値を大きくすることができ
る。ｎ−形領域２２の不純物濃度を高めると、温度変化
による抵抗値変化（温度依存性）が小さくなる。
［変形例］ 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
（１）第４図の１つの開口１９の代りに、第９図に示す
ように第２のマスク２０に２つの開口１９を設け、一方
の開口の左端縁１９ａと他方の開口の右端縁１９ｂとを
ｐ形領域１８の側端縁に並置させてもよい。
ように第２のマスク２０に２つの開口１９を設け、一方
の開口の左端縁１９ａと他方の開口の右端縁１９ｂとを
ｐ形領域１８の側端縁に並置させてもよい。
（２）ｎ−形領域２２をｐ形領域１８内に１つのみ設け
る時には、第１０図に示すように第２のマスク２０の開
口１９をｐ形領域１８の一方の側端縁のみに近接配置さ
せてもよい。また、第２のマスク２０の開口１９をＬ形
又はコ字状に形成し、これに対応した形状のｎ−形領域
２２を形成してもよい。
る時には、第１０図に示すように第２のマスク２０の開
口１９をｐ形領域１８の一方の側端縁のみに近接配置さ
せてもよい。また、第２のマスク２０の開口１９をＬ形
又はコ字状に形成し、これに対応した形状のｎ−形領域
２２を形成してもよい。
（３）第１１図に示すように、半導体基体１３中にｐ形
領域１８に隣接して予めｐ−形領域２８が設けられてい
る場合には、第２のマスク２０の開口端縁１９ｂをｐ形
領域１８の側端縁又はこの近傍に配置することができ
る。この場合には、ｎ−形領域２２の長手方向における
一方の端縁がｐ−形領域２８によって半導体基体１３の
ｎ−形領域１２から分離される。なお、開口端縁１９ｂ
は、第３図及び第６図におけるＰ１からＰ２の間の任意
位置に配置することができる。
領域１８に隣接して予めｐ−形領域２８が設けられてい
る場合には、第２のマスク２０の開口端縁１９ｂをｐ形
領域１８の側端縁又はこの近傍に配置することができ
る。この場合には、ｎ−形領域２２の長手方向における
一方の端縁がｐ−形領域２８によって半導体基体１３の
ｎ−形領域１２から分離される。なお、開口端縁１９ｂ
は、第３図及び第６図におけるＰ１からＰ２の間の任意
位置に配置することができる。
（４）ｎ−形領域２２の側端面の全部をｐ形領域１８で
包囲せずに、第１２図に示すように端部をｎ−形領域２
１に接続させることもできる。
包囲せずに、第１２図に示すように端部をｎ−形領域２
１に接続させることもできる。
（５）第１のマスク１６のシリコン酸化膜を第２のマス
ク２０に使用しないで、第１のマスク１６を除去し、そ
の後に新しいシリコン酸化膜を作り、これによって第２
のマスク２０を作ってもよい。
ク２０に使用しないで、第１のマスク１６を除去し、そ
の後に新しいシリコン酸化膜を作り、これによって第２
のマスク２０を作ってもよい。
（６）ｎ−形領域２２を熱拡散法で形成することができ
る。
る。
（７）電極２６、２７の一方又は両方を有さない半導体
装置中のｎ又はｐ形の半導体領域の形成にも適用可能で
ある。例えば、高い不純物濃度のエミッタ領域の中に帯
状の抵抗領域を形成する場合にも適用可能である。
装置中のｎ又はｐ形の半導体領域の形成にも適用可能で
ある。例えば、高い不純物濃度のエミッタ領域の中に帯
状の抵抗領域を形成する場合にも適用可能である。
（８）第１５図に示すようにしてｎ−形領域２２を形成
することができる。この場合、まず第１５図（Ａ）に示
すようにｐ形領域１１とｎ−形領域１２とから成る半導
体基体１３の表面にシリコン酸化膜から成るマスク３０
を形成し、このマスク３０の開口３１を通してボロン
（ｐ形不純物）を拡散してｐ形領域３２を得る。この
時、横方向拡散によって抵抗形成予定領域２２ａもｐ形
領域３２とする。
することができる。この場合、まず第１５図（Ａ）に示
すようにｐ形領域１１とｎ−形領域１２とから成る半導
体基体１３の表面にシリコン酸化膜から成るマスク３０
を形成し、このマスク３０の開口３１を通してボロン
（ｐ形不純物）を拡散してｐ形領域３２を得る。この
時、横方向拡散によって抵抗形成予定領域２２ａもｐ形
領域３２とする。
次に、第１５図（Ｂ）に示すようにｐ形領域３２の表面
に隣接した位置に開口３３を有するシリコン酸化膜から
成るマスク３４を形成し、開口３３を通してボロン（ｐ
形不純物）を導入し、拡散することによってＰ形領域３
５を形成する。このｐ形領域３５はｐ形領域３２に隣接
するように形成する。
に隣接した位置に開口３３を有するシリコン酸化膜から
成るマスク３４を形成し、開口３３を通してボロン（ｐ
形不純物）を導入し、拡散することによってＰ形領域３
５を形成する。このｐ形領域３５はｐ形領域３２に隣接
するように形成する。
次に、第１５図（Ｃ）に示すように、抵抗形成予定領域
２２ａを含み且つこれよりも幅の広い開口３６を有する
マスク３７を形成し、開口３６を通してリン（ｎ形不純
物）を導入し、拡散することによってｐ形不純物濃度の
低い抵抗形成予定領域２２ａの導電形反転によってｎ−
形領域２２を得る。なお、開口３１、３３、３６の幅は
いずれもｎ−形領域２２の幅よりも大きい。また、ｎ−
形領域２２は第５図と同様に帯状に形成されている。
２２ａを含み且つこれよりも幅の広い開口３６を有する
マスク３７を形成し、開口３６を通してリン（ｎ形不純
物）を導入し、拡散することによってｐ形不純物濃度の
低い抵抗形成予定領域２２ａの導電形反転によってｎ−
形領域２２を得る。なお、開口３１、３３、３６の幅は
いずれもｎ−形領域２２の幅よりも大きい。また、ｎ−
形領域２２は第５図と同様に帯状に形成されている。
［発明の効果］ 以上のように、本発明によれば、極めて幅の狭い半導体
領域を容易に形成することができる。
領域を容易に形成することができる。
第１図（Ａ）〜（Ｆ）は本発明の実施例に係わる集積回
路中の抵抗素子を工程順に第２図のＩ−Ｉ線に対応する
部分で示す断面図、 第２図は第１図（Ｃ）の状態の平面図、 第３図は第１図（Ｄ）の中央部の拡大断面とこの表面の
左右方向における不純物濃度分布とを示す図、 第４図は第１図（Ｅ）の表面を示す平面図、 第５図は第１図（Ｆ）の半導体基体の表面を示す平面
図、 第６図は第１図（Ｆ）の一部を拡大して示す断面図、 第７図は第６図の矢印で示す方向の表面不純物濃度を示
す図、 第８図は第５図のVIII−VIII線に対応させて完成させた
抵抗素子を示す断面図、 第９図及び第１０図は第２のマスクの変形例を示す平面
図、 第１１図は第２のマスクの変形例を示す断面図、 第１２図はｎ−形半導体領域（第２の半導体領域）の配
置の変形例を示す平面図、 第１３図は従来の抵抗素子を示す断面図、 第１４図は第１３図の抵抗領域を形成するためのマスク
を示す平面図、 第１５図（Ａ）（Ｂ）（Ｃ）は変形例の半導体領域形成
方法を示す断面図である。 １３…半導体基体、１５…開口、１６…第１のマスク、
１６ａ…被覆する部分、１８…ｐ形領域、２０…第２の
マスク、２２…ｎ−形領域。
路中の抵抗素子を工程順に第２図のＩ−Ｉ線に対応する
部分で示す断面図、 第２図は第１図（Ｃ）の状態の平面図、 第３図は第１図（Ｄ）の中央部の拡大断面とこの表面の
左右方向における不純物濃度分布とを示す図、 第４図は第１図（Ｅ）の表面を示す平面図、 第５図は第１図（Ｆ）の半導体基体の表面を示す平面
図、 第６図は第１図（Ｆ）の一部を拡大して示す断面図、 第７図は第６図の矢印で示す方向の表面不純物濃度を示
す図、 第８図は第５図のVIII−VIII線に対応させて完成させた
抵抗素子を示す断面図、 第９図及び第１０図は第２のマスクの変形例を示す平面
図、 第１１図は第２のマスクの変形例を示す断面図、 第１２図はｎ−形半導体領域（第２の半導体領域）の配
置の変形例を示す平面図、 第１３図は従来の抵抗素子を示す断面図、 第１４図は第１３図の抵抗領域を形成するためのマスク
を示す平面図、 第１５図（Ａ）（Ｂ）（Ｃ）は変形例の半導体領域形成
方法を示す断面図である。 １３…半導体基体、１５…開口、１６…第１のマスク、
１６ａ…被覆する部分、１８…ｐ形領域、２０…第２の
マスク、２２…ｎ−形領域。
Claims (1)
- 【請求項１】半導体基体に第１の導電形の第１の半導体
領域を形成し、更にこの第１の半導体領域の中に前記第
１の導電形と反対の第２の導電形の第２の半導体領域を
帯状に形成する方法において、 前記半導体基体の主面における前記第２の半導体領域の
形成予定領域をこれよりも広い幅を有して被覆する部分
を有し、且つ前記予定領域に対して平行に延びていると
共に前記予定領域よりも大きい幅の開口を有している不
純物阻止用の第１のマスクを形成する工程と、 前記開口を通じて第１の導電形の不純物を前記半導体基
体に導入し、この不純物を前記半導体基体の内部に向っ
て拡散させると共に前記被覆する部分の下の前記予定領
域にも拡散させ、前記被覆する部分の下に前記開口から
離れるに従って前記第１の導電形の不純物濃度が徐々に
低下している不純物濃度分布が得られるように前記第１
の半導体領域を形成する工程と、 前記予定領域の幅よりも広い開口を有し、且つこの開口
が前記予定領域に第２の導電形の不純物を導入すること
ができるように配置されている不純物阻止用の第２のマ
スクを形成する工程と、 前記第２のマスクの開口を通じて前記第一の半導体領域
に前記第２の導電形の不純物を導入し、前記予定領域が
第２の導電形に反転するように前記第２の導電形の不純
物を拡散させて前記第２の半導体領域を得る工程と を備えていることを特徴とする半導体領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21702589A JPH0650763B2 (ja) | 1989-08-22 | 1989-08-22 | 半導体領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21702589A JPH0650763B2 (ja) | 1989-08-22 | 1989-08-22 | 半導体領域の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0379071A JPH0379071A (ja) | 1991-04-04 |
| JPH0650763B2 true JPH0650763B2 (ja) | 1994-06-29 |
Family
ID=16697658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21702589A Expired - Fee Related JPH0650763B2 (ja) | 1989-08-22 | 1989-08-22 | 半導体領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650763B2 (ja) |
-
1989
- 1989-08-22 JP JP21702589A patent/JPH0650763B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0379071A (ja) | 1991-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4242691A (en) | MOS Semiconductor device | |
| US4062699A (en) | Method for fabricating diffusion self-aligned short channel MOS device | |
| US4283236A (en) | Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping | |
| US4057894A (en) | Controllably valued resistor | |
| JPH0787194B2 (ja) | 横方向バイポーラ・トランジスタ及び横方向ｐ−ｎ−ｐトランジスタの形成方法、バイポーラ・トランジスタならびに横方向ｐ−ｎ−ｐトランジスタ | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPH0817848A (ja) | Ｍｏｓ型電力装置の製造方法 | |
| US4631568A (en) | Bipolar transistor construction | |
| US4740482A (en) | Method of manufacturing bipolar transistor | |
| US5304838A (en) | Vertical resistive element for integrated circuit miniaturization | |
| GB1593937A (en) | I2l integrated circuitry | |
| JPH0650763B2 (ja) | 半導体領域の形成方法 | |
| US4692996A (en) | Method of fabricating semiconductor devices in dielectrically isolated silicon islands | |
| JP2775765B2 (ja) | 半導体装置の製造法 | |
| JPH0616545B2 (ja) | 半導体領域の形成方法 | |
| JPH02186675A (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| GB2052155A (ja) | ||
| EP0024923A1 (en) | Transistor structure | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH08264723A (ja) | 集積抵抗の製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPS6197857A (ja) | 半導体集積回路の製造方法 | |
| JP3116356B2 (ja) | 半導体装置 | |
| KR940006674B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |