JPH06167519A - 直流電圧変動検出回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 比較器１と負荷との間に、タイミングパルス
発生器４と、タイミングパルスをカウントするカウンタ
５と、比較器１の出力信号“Ｊ”または“Ｋ”を受信し
これをタイミングパルスでラッチする第１ラッチ回路６
と、第１ラッチ回路６の出力信号が直前のタイミングパ
ルスにおける出力信号“Ｊ”または“Ｋ”から“Ｋ”ま
たは“Ｊ”に変化した時点におけるタイミングパルスに
よってカウンタ５をリセットするリセット回路７と、カ
ウンタ５が予め設定された数のタイミングパルスをカウ
ント以後出力するあふれパルスによって第１ラッチ回路
６の出力をラッチし信号“Ｊ”または“Ｋ”を出力して
負荷に供給する第２ラッチ回路８と、を具備する変動確
認ブロック３を接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、非常に緩やかに劣化し
て行く電池や、非常に緩やかに充電して行く充電器等の
緩変動直流電圧値が規格値を超過したか、または割った
かを検出し、警報を発生させたりするための直流電圧変
動検出回路に関する。

【０００２】この種の検出回路では、検出電圧値近辺に
近づいた時の温度変化や、接続端子の接触不良に基づく
チャタリングや、外来ノイズ等によるむしろ急速なレベ
ル変動で、まだ規格値に達していないのに警報を発した
り激しく警報を断続したりすることが多い。これを防止
する一般的な対策として、前段にコンデンサと抵抗によ
る積分回路（または積分器、平滑回路）を接続する方法
が広く採用されて来た。

【０００３】しかしこの方法によれば、急速なレベル変
動は吸収されるが、逆に既に規格値を割っているのに警
報がなかなか発生しない等という難点があった。

【０００４】

【従来の技術】以下従来の技術について説明する。緩や
かに変動する直流電圧を「比較器」の一方の入力とし、
他方の入力は基準電圧として、基準電圧に対する直流電
圧の大小の変化を“Ｈ”，“Ｌ”のような２値出力によ
り検出することは周知である。さらに、比較器の動作と
して「ヒステリシス特性」を持たせ、緩やかな入力変化
に対して出力に激しい変化をおこさせないことも公知で
ある。

【０００５】図５は、直流電圧変動検出回路を形成する
比較器の前段に積分器を接続した従来技術による回路図
である。同図中、１は演算増幅器ＯＰおよび基準電圧源
Ｖ_Rを主体とする比較器で、２はコンデンサＣと抵抗Ｒ
とからなる積分器である。なお図５において、Ｘは直流
入力電圧、Ｘδは積分器２の出力電圧で、Ｙは比較器１
の出力電圧を示す。比較器の前段に積分器を接続する理
由は、既に〔産業上の利用分野〕の項で述べたとおりで
ある。

【０００６】図６は、図５の回路における緩変動直流電
圧入力Ｘのレベル変動と検出出力信号Ｙとの関係を示す
タイムチャートで、一例として、緩変動直流電圧が基準
電圧Ｖ_R 近辺において緩やかに降下して行く時、接続端
子の接触不良に基づく入力の断続（チャタリング）と、
外来ノイズ等によるレベル変動とが重畳した場合を示し
ている。同図中、Ｍ部は接続端子の接触不良に基づくチ
ャタリングを、Ｎ部は重畳された外来ノイズによるレベ
ル変動を、また点線のＸδは積分器２の出力電圧を示
す。

【０００７】図６に示すように、まずＭ部において、積
分器出力電圧Ｘδはチャッタリングにより、基準電圧Ｖ
_R 以下に低下し、またＶ_R 以上に上昇する脈動を繰返
す。したがって比較器の出力には、Ｙ₁ ，Ｙ₂ のような
パルスが発生し、警報回路に接続されている場合には、
ＸがまだＶ_R を割っていないのに断続的に警報を発して
しまう。

【０００８】なお、本明細書では、ＸδがＶ_R より大き
い時Ｙの電圧レベルが低く、すなわちＹ＝“Ｌ”で、Ｘ
δがＶ_R より小さい時Ｙの電圧レベルが高い、すなわち
Ｙ＝“Ｈ”の場合について説明するが、もちろんその逆
でも構わない。このため〔特許請求の範囲〕では、第１
電圧レベルの信号“Ｊ”および第２電圧レベルの信号
“Ｋ”なる表現を用いている。

【０００９】Ｘが真にＶ_R 以下になると、当然パルスＹ
₃ が発生し長時間継続する。しかしＮ部において、Ｘδ
が外来ノイズによりふたたび上下し、幅の狭いパルスＹ
₄ ，Ｙ₅ が発生する。その後、さらにＸδが低下すると
チャタリングや外来ノイズの影響は少なくなり、継続的
パルスＹ₆ が出力されるに到る。

【００１０】上述のような状況下では、各パルスＹ₁ ，
… ，Ｙ₆ が発生する毎に電圧低下の警報が発生し、混
乱を招くこととなる。このような問題点を解決するため
には、前記積分器２中のＲおよびＣの値を大きくする必
要がある。

【００１１】

【発明が解決しようとする課題】しかしながら、従来技
術の当初に記載した「比較器」のみを使用するとき動作
が充分でないことは知られている。若し比較器の前段に
積分器を接続し、上述のようにＲおよびＣの値を大きく
すると、新たな問題点が発生する。

【００１２】図７は、図５中のＲおよびＣの値を大きく
した場合の緩変動直流電圧入力Ｘのレベル変動と検出出
力信号Ｙとの関係を示すタイムチャートである。同図
中、点線のＸδは積分器２の出力電圧を示し、点Ｐおよ
び点Ｑは、ＸがＶ_R をそれぞれ割る点および超過する点
を、また点Ｐδおよび点Ｑδは、ＸδがＶ_R をそれぞれ
割る点および超過する点を示す。Ｍ部およびＮ部につい
ては、図６における説明と同じである。

【００１３】図示のように、ＲおよびＣの値を大きくし
たことにより、Ｍ部およびＮ部における警報の断続的動
作は防止できるが、ＸδのＸに対する応答速度が遅くな
り、ＸがＶ_R を割った時、警報が動作を開始するまでに
τ₁ の遅れが生じ、またＸがＶ_R を超過した時、警報が
動作を停止するまでにτ₂ の遅れが生じて、事故の原因
となる。

【００１４】したがって、本発明の目的は、従来技術に
よる上述の難点を除き、積分器を前置することなく基準
電圧値近辺で動作の安定かつ確実な直流電圧変動検出回
路を提供する点にある。

【００１５】

【課題を解決するための手段】図１は、本発明の原理ブ
ロック図である。同図中、１は比較器で、３は変動確認
ブロックである。変動確認ブロック３中、４はタイミン
グパルス発生器、５はカウンタ、６は第１ラッチ回路、
７はリセット回路で、８は第２ラッチ回路である。

【００１６】さて、既述の目的を達成するため、本発明
は図１に示すように下記の構成とする。すなわち、緩や
かに変動する直流電圧を第１入力、基準電圧を第２入力
とし、前記直流電圧が前記基準電圧よりも高い時は第１
電圧レベルの信号“Ｊ”を、低い時は第２電圧レベルの
信号“Ｋ”を出力して負荷に供給する比較器で構成され
る直流電圧変動検出回路において、前記比較器と負荷と
の間に変動確認ブロック３を接続し、前記変動確認ブロ
ック３は、タイミングパルスを発生するタイミングパル
ス発生器４と、前記タイミングパルスでカウントを行う
カウンタ５と、前記比較器の出力信号“Ｊ”または
“Ｋ”を受信しこれを前記タイミングパルスによってラ
ッチする第１ラッチ回路６と、前記第１ラッチ回路６の
出力信号が直前の前記タイミングパルスの時点における
出力信号“Ｊ”または“Ｋ”から“Ｋ”または“Ｊ”に
変化した時点における前記タイミングパルスによって前
記カウンタ５をリセットするリセット回路７と、前記カ
ウンタ５が予め設定された数の前記タイミングパルスを
カウント以後出力するあふれパルスによって第１ラッチ
回路６の出力をラッチし信号“Ｊ”または“Ｋ”を出力
して負荷に供給する第２ラッチ回路８とを具備する。

【００１７】

【作用】図２は、本発明の原理的ブロックを示す図１中
の、相対応する符号を付記した各点における信号波形を
示すタイムチャートである。ただし、Ｃ_T はカウンタ５
内部におけるカウント動作を示す。

【００１８】以下、図１および図２の両図を参照しなが
ら作用について説明する。タイミングパルス発生器４は
一定の周期のタイミングパルスＴを発生して、カウンタ
５とリセット回路７と第１ラッチ回路６とに供給する。
入力点Ｙからは、電圧レベルが“Ｌ”か“Ｈ”のいずれ
かの比較器２の出力信号“Ｙ”が加わり、これが第１ラ
ッチ回路６に印加される。

【００１９】第１ラッチ回路６の出力Ｌ₁ には、タイミ
ングパルスＴによってラッチされた入力信号と同じ電圧
レベルの信号Ｌ₁ が現れて、リセット回路７と第２ラッ
チ回路８とに印加される。リセット回路７は、入力信号
Ｌ₁ の電圧レベルが“Ｌ”か“Ｈ”かに変化する毎にリ
セットパルスを発生し、カウンタ５をリセットする。

【００２０】カウンタ５は、リセットされない限りＣ_T
に示したように継続的にタイミングパルスによる上昇カ
ウント動作を行い、予め設定された数（図２の例では８
となっている。）のタイミングパルスをカウントすると
以後あふれパルスＬ₂ を出力して第２ラッチ回路８に送
るが、リセットされるとその都度カウントを０に戻して
１から上昇カウントを再開する動作を繰返す。第２ラッ
チ回路８は、第１ラッチ回路６の出力信号Ｌ₁ が印加さ
れても、カウンタ５からのあふれパルスＬ₂ が加わらな
い限りラッチ動作を行わないが、カウンタ５からのあふ
れパルスＬ₂ が加わると直ちにラッチ動作を開始し、第
１ラッチ回路６の出力信号Ｌ₁ と（図２の場合は）同じ
電圧レベルの検出信号“Ｚ”を出力点Ｚから送出する。

【００２１】上記の結果、入力信号の電圧レベルが
Ｙ₈ ，Ｙ₉ ，Ｙ₁₀のように脈動しても、それらの継続時
間がＹ₁₁のように長くない限り検出信号Ｚは送出されな
い。したがって出力点Ｚに警報回路が接続されている場
合にも、動作の安定かつ確実な直流電圧変動検出回路を
実現できる。

【００２２】ここで、Ｙ₁₁のように継続時間の長いパル
スが印加された時点から、検出信号Ｚの送出が開始され
るまでの時間を変動確認時間と定義すると、変動確認時
間は、前記タイミングパルスの周期とカウンタ５のあふ
れパルスを出力するまでのタイミングパルス・カウント
数との積、であることは明白である。

【００２３】

【実施例】図３は本発明の実施例を示すブロック図であ
る。同図中、１は〔従来の技術〕の項で説明した比較器
であり、１０は本発明に関わる変動確認器である。変動
確認器１０中、１１はサンプリング・タイマ、１２はカ
ウンタ、１３はラッチ回路Ａ、１４はラッチ回路Ｂ、１
５は排他的ＯＲゲートで、１６はラッチ回路Ｃである。

【００２４】同図と本発明の原理的ブロックを示す図１
との関連は次のとおりである。すなわち、図３中の変動
確認器１０は図１中の変動確認ブロック３に該当し、変
動確認器１０中のサンブリング・タイマ１１は変動確認
ブロック３中のタイミングパルス発生器４に該当し、カ
ウンタ１２はカウンタ５に、ラッチ回路Ａ１３は第１ラ
ッチ回路６に、ラッチ回路Ｃ１６は第２ラッチ回路８に
それぞれ該当する。そして、ラッチ回路Ｂ１４と排他的
ＯＲゲート１５とがリセット回路７に該当する。

【００２５】図４は図３中の、相対応する符号を付記し
た各点における信号波形を示すタイムチャートである。
ただし、ｒはカウンタ１２内部のリセット・パルスを示
すものとする。

【００２６】以下、図３および図４の両図を参照しなが
ら、本実施例の動作について説明する。サンプリング・
タイマ１１はサンプリング・パルスｓを発生して、これ
をカウンタ１２とラッチ回路Ｂ１４とラッチ回路Ａ１３
とに供給する。サンプリング・パルスｓの周期は、〔作
用〕の項で定義した変動確認時間が約１秒となるように
設定されている。

【００２７】入力点Ｘには緩変動直流電圧Ｘが入力さ
れ、やがて基準電圧Ｖ_R を割る。ＸがＶ_R を割ると比較
器１の出力点Ｙにおける信号電圧レベルＹは“Ｌ”から
“Ｈ”に転ずる。Ｅ部では外来ノイズの重畳がないの
で、電圧レベルＸは比較的安定で、電圧レベルＹもＹ₁₂
のように“Ｈ”の状態が長時間保たれる。しかし、Ｆ部
になると外来ノイズが重畳しＸが脈動してしばしばＶ_R
を超過するので、電圧レベルＹもＹ₁₃，Ｙ₁₄のように急
速に断続を繰り返すようになる。

【００２８】さて、ラッチ回路Ａ１３の入力に加わる電
圧レベルＹが“Ｈ”に転ずると、その時点の直後にラッ
チ回路Ａ１３に印加されるサンプリング・パルスｓの立
上りよりも、微小時間φだけ遅れた時点でラッチ回路Ａ
１３の出力電圧レベルａも“Ｈ”に転ずる。すなわち、
“Ｈ”がラッチされる。また、ラッチ回路Ａ１３の入力
に加わる電圧レベルＹが“Ｌ”に転ずると、その時点の
直後にラッチ回路Ａ１３に印加されるサンプリング・パ
ルスｓの立上りよりも、微小時間φだけ遅れた時点でラ
ッチ回路Ａ１３の出力電圧レベルａも“Ｌ”に転ずる。

【００２９】一方、ラッチ回路Ａ１３の出力ａは、ラッ
チ回路Ｂ１４とラッチ回路Ｃ１６とに加えられる。ラッ
チ回路Ｂ１４は、その入力に加わる電圧レベルａが
“Ｈ”に転ずると、その時点の直後にラッチ回路Ｂ１４
に印加されるサンプリング・パルスｓの立上りよりも、
微小時間φだけ遅れた時点でラッチ回路Ｂ１４の出力電
圧レベルｂも“Ｈ”に転ずる。同様に、ラッチ回路Ｂ１
４の入力に加わる電圧レベルａが“Ｌ”に転ずると、そ
の時点の直後にラッチ回路Ｂ１４に印加されるサンプリ
ング・パルスｓの立上りよりも、微小時間φだけ遅れた
時点でラッチ回路Ｂ１４の出力電圧レベルｂも“Ｌ”に
転ずる。すなわち、ラッチ回路Ｂ１４の出力電圧レベル
ｂは、サンプリング・パルスｓの１個分だけ遅れてラッ
チ回路Ａ１３の出力電圧レベルａに追随していることに
なる。

【００３０】ラッチ回路Ａ１３の出力ａとラッチ回路Ｂ
１４の出力ｂとは、排他的ＯＲゲート１５の両入力とし
て印加されるので、ラッチ回路Ａ１３の出力電圧レベル
ａが“Ｈ”か“Ｌ”かに変化すると、変化した時点から
サンプリング・パルスｓの１周期の時間、排他的ＯＲゲ
ート１５の出力ｃからは必ず電圧レベル“Ｈ”のパルス
が送出される。この排他的ＯＲゲート１５の出力パルス
ｃは、カウンタ１２内部で若干整形された後リセットパ
ルスｒとしてカウンタ１２をリセットする。

【００３１】カウンタ１２は、リセットされない限り継
続的にサンプリングパルスによる上昇カウント動作を行
い、予め設定された数のサンプリングパルスをカウント
すると以後あふれパルスｔを出力してラッチ回路Ｃ１６
に送るが、リセットされるとその都度カウントを０に戻
して１から上昇カウントを再開する動作を繰返す。

【００３２】上述のあふれパルスを出力するまでのサン
プリングパルス・カウント数は、既述のように、変動確
認時間が約１秒となるように設定されている。ラッチ回
路Ｃ１６は、ラッチ回路Ａ１３の出力信号ａが印加され
ても、カウンタ１２からのあふれパルスｔが加わらない
限りラッチ動作を行わないが、カウンタ１２からのあふ
れパルスｔが加わると直ちにラッチ動作を開始し、ラッ
チ回路Ａ１３の出力信号ａと同じ電圧レベルの検出信号
“Ｚ”を出力点Ｚから送出する。

【００３３】上記の結果、入力信号Ｘの電圧レベルがＦ
部のように脈動しても、それらの継続時間がＹ₁₂のよう
に長くない限り検出信号Ｚは送出されない。したがって
出力点Ｚに警報回路が接続されている場合にも、徒に断
続的に鳴動することはない。

【００３４】なお、本実施例の回路は、個別部品や個別
デバイスで組立てられているが、集積回路中に組込むこ
とももちろん可能で、その場合は装置の小型化に卓越し
た効果がある。

【００３５】

【発明の効果】以上述べたように、本発明によれば、比
較器に対し積分器を前置せず、後段に変動確認ブロック
を接続することにより、比較器の基準電圧近辺でのチャ
タリングや外来ノイズに過敏に応動せず、動作の安定で
かつ確実な直流電圧変動検出回路を実現できる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】図１のブロック図各点における波形図である。

【図３】本発明の実施例のブロック図である。

【図４】図３のブロック中各点における波形図である。

【図５】従来技術の回路図である。

【図６】図５の回路中各点の波形図である。

【図７】ＲとＣを大きくした場合の図６の波形図であ
る。

【符号の説明】

１ 比較器 ３ 変動確認ブロック ４ タイミングパルス発生器 ５ カウンタ ６ 第１ラッチ回路 ７ リセット回路 ８ 第２ラッチ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 緩やかに変動する直流電圧を第１入力、
   基準電圧を第２入力とし、前記直流電圧が前記基準電圧
   よりも高い時は第１電圧レベルの信号“Ｊ”を、低い時
   は第２電圧レベルの信号“Ｋ”を出力して負荷に供給す
   る比較器で構成される直流電圧変動検出回路において、 前記比較器と負荷との間に変動確認ブロック（３）を接
   続し、 前記変動確認ブロック（３）は、 タイミングパルスを発生するタイミングパルス発生器
   （４）と、 前記タイミングパルスでカウントを行うカウンタ（５）
   と、 前記比較器の出力信号“Ｊ”または“Ｋ”を受信しこれ
   を前記タイミングパルスによってラッチする第１ラッチ
   回路（６）と、 前記第１ラッチ回路（６）の出力信号が直前の前記タイ
   ミングパルスの時点における出力信号“Ｊ”または
   “Ｋ”から“Ｋ”または“Ｊ”に変化した時点における
   前記タイミングパルスによって前記カウンタ（５）をリ
   セットするリセット回路（７）と、 前記カウンタ（５）が予め設定された数の前記タイミン
   グパルスをカウント以後出力するあふれパルスによって
   第１ラッチ回路（６）の出力をラッチし信号“Ｊ”また
   は“Ｋ”を出力して負荷に供給する第２ラッチ回路
   （８）とを具備することを特徴とする直流電圧変動検出
   回路。