JPH02244818A - 可変長パルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル回路に関し、特に任意にパルス幅
を設定することの出来るパルス発生回路に関する。

〔従来の技術〕

従来、この種の可変長パルス発生回路は、モノステーブ
ル・マルチバイブレータを使用し、モノステーブル・マ
ルチバイブレータの時定数を抵抗とコンデンサの値を決
定することで設定し、必要とするパルス幅を出力するこ
とが出来るようにし、入力パルスをモノステーブル・マ
ルチバイブレータに入力し、任意に設定したパルス幅の
パルスを発生させていた。

〔発明が解決しようとする課題〕

上述した従来の可変長パルス発生回路は、モノステーブ
ル・マルチバイブレータの時定数を抵抗とコンデンサの
値を決定することで設定し、必要とするパルス幅を得て
いるので、抵抗やコンデンサの実際の値と規格値との誤
差や、時定数を決定する係数の値が不確定的な値の為に
正確に必要とするパルス幅を得ることが困難であるとい
う欠点がある。

〔課題を解決するための手段〕

本発明の可変長パルス発生回路は、クロックの出力を選
択する選択回路、入力パルスによってリセットされ、且
つ前記選択回路出力のクロックを入力するカウンタ、前
記入力パルスによりセットされ、且つ前記カウンタのキ
ャリー出力によってリセットされる出力保持回路を有し
ている。

〔実施例〕

次に、本発明の実施例について、図面を参照して説明す
る。

第１図は本発明の実施例を示すブロック図であり、第２
図は本発明の動作を示すタイムチャートである。入力パ
ルス１はカウンタ２０のリセット端子及び出力保持回路
３０のセット端子に入力される。これにより出力保持回
路３０はパルスを出力し始め、その出力パルス５を選択
回路１０の選択端子に入力し、クロックが選択されクロ
ック３が選択回路１０より出力される。カウンタ２０は
、入カパルスエによってリセットされた初期値よりクロ
ック３をカウントアツプしていき、内部状態がオール１
になった時、キャリー４を出力保持回路３０のリセット
端子へ出力する。出力保持回路３０は、キャリ４をリセ
ット端子に入力して、出力パルス５の出力を止める。ま
た、選択回路１０は選択端子への入力が変化したため、
クロック２を選択出来なくなり、クロック３をカウンタ
３０へ出力出来なくなる。

〔発明の効果〕

以上説明したように本発明は、クロックの選択回路、入
力パルスによってリセットされ且つ選択回路出力のクロ
ックを入力とするカウンタ、入力パルスによってセット
され、且つカウンタのキャリー出力によってリセットさ
れる出力保持回路によって構成されることにより、パル
ス幅をカウンタの初期値の設定を変えることで、パルス
ｌＮｌ正確な値で任意に決定することができる効果があ
る。

また、全てディジタル信号によってパルス幅を決定でき
るので回路をＬＳＩ化できる効果がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図であり、第２
図は本発明の実施例の動作を示すタイム・チャートであ
る。 １・・・・・・入力パルス、２・・・・・・入力クロッ
ク、３・・・・・・カウンタへのクロック、４・・・・
・・カウンタのキャリー出力、５・・・・・・出力パル
ス、１ｏ・・川・選択回路、２０・・・・・・カウンタ
、３ｏ・・・・・・出力保持回路。

Claims (1)

【特許請求の範囲】
1. クロックの出力を選択する選択回路と、入力パルスによ
   ってリセットされ、且つ前記選択回路出力のクロックを
   計数するカウンタと、前記入力パルスによってセットさ
   れ且つ前記カウンタのキャリー出力によってリセットさ
   れる出力保持回路とを有することを特徴とする可変長パ
   ルス発生回路。