JPH06168954A - 水平コレクタヘテロ接合バイポーラトランジスタおよび形成方法 - Google Patents

水平コレクタヘテロ接合バイポーラトランジスタおよび形成方法

Info

Publication number
JPH06168954A
JPH06168954A JP4111761A JP11176192A JPH06168954A JP H06168954 A JPH06168954 A JP H06168954A JP 4111761 A JP4111761 A JP 4111761A JP 11176192 A JP11176192 A JP 11176192A JP H06168954 A JPH06168954 A JP H06168954A
Authority
JP
Japan
Prior art keywords
collector
base
contact
layer
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4111761A
Other languages
English (en)
Inventor
Burhan Bayraktaroglu
ベイラクタログル バーハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH06168954A publication Critical patent/JPH06168954A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/328—Channel regions of field-effect devices of FETs having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions

Landscapes

  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 降伏電圧が高くコレクタ−ベース容量の低い
ヘテロ接合バイポーラトランジスタを提供する。 【構成】 水平コレクタヘテロバイポーラトランジスタ
（ＨＢＴ）はベース２０、ベースコンタクト３０、ベー
ス２０よりも広いエネルギバンドを有するエミッター２
８、コレクタ１４およびコレクタコンタクト１８／３２
からなり、ベースコンタクト３０はコレクタ１４やコレ
クタコンタクト１８／３２に重畳しない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的に水平コレクタヘ
テロ接合バイポーラトランジスタに関する。
【０００２】
【従来の技術】発明の範囲を制約することなく、フェー
ズドアレイレーダを例として本発明の背景について説明
する。
【０００３】従来、この分野において、ヘテロ接合バイ
ポーラトランジスタ（ＨＢＴ）をマイクロ波応用に使用
する主要な利点の一つはデバイスの降伏電圧を高くでき
ることである。数千個もの送受信（Ｔ／Ｒ）モジュール
を必要とするフェーズドアレイレーダ等の応用では、導
体電流が大きいことは一つの大きなシステム損失を表わ
す。これらの損失を克服するには、Ｔ／Ｒモジュール内
のマイクロ波デバイスを高電圧で作動させてデバイス電
流を低減させシステム損失を低減することが望ましい。
【０００４】ＨＢＴデバイスの降伏電圧は基本的にベー
ス−コレクタｐ−ｎ接合の逆降伏電圧によって決る。し
たがって、降伏電圧を高くするにはコレクタ層を厚くす
る必要がある。従来の“垂直”ＨＢＴでは、コレクタ層
を厚くすると背の高い構造となり、メサエッチング、ト
レンチアイソレーション、打込みダメージ等の技術によ
りデバイスを絶縁することが一層困難になる。例えば、
（ＬバンドおよびＳバンドレーダ等に適した）１００Ｖ
ＨＢＴには８〜１０μｍ厚の構造が必要となる。明ら
かにこれは、製造上の障害を表わす。
【０００５】ＨＢＴの垂直性によりベースコンタクト層
は直接コレクタ層の上に配置せざるを得なくなる。外因
性ベース−コレクタ容量をでるだけ小さくするために、
ベースコンタクト領域はできるだけ小さくされる。この
ため、ベース領域を非常に小さくするとベース接触抵抗
が増大することになる。また、コレクタ層直上のベース
コンタクトは合金とする時にベース−コレクタ接合を短
絡させる原因となることがある。
【０００６】ＨＢＴの電力利得は(1) 式によりベース−
コレクタ容量Ｃbcおよびベース抵抗ｒb に強力に関連し
ているため、両パラメータを低減することが望ましい。
【数１】
【０００７】したがって、ベース−コレクタ容量を低減
することにより降伏電圧を高くしかつ電力利得を高める
ような改善策が現在望まれている。
【０００８】これにかんがみて、降伏電圧が高くコレク
タ−ベース容量の低いヘテロ接合バイポーラトランジス
タに対するニーズがあることが判っている。本発明はこ
のようなニーズを満そうとするものである。
【０００９】一般的、かつ本発明の一形式において、水
平コレクタヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）はベース、ベースコンタクト、前記ベースよりも広
いエネルギーバンドギャップを有するエミッタ、コレク
タおよびコレクタコンタクトからなり、前記ベースコン
タクトは前記コレクタや前記コレクタコンタクトに重畳
しない。本発明の他の形状についても開示する。
【００１０】
【実施例】本発明の第１の実施例の製造工程は図１Ａ〜
図１Ｈを参照とした以下の説明により理解することがで
きる。
【００１１】図１Ａにおいて、ＧａＡｓ等の半絶縁性基
板１０の上に適切なマスク１２が設けられてコレクタ領
域が露光される。マスク１２は、例えば、パターン化さ
れたホトレジスト、二酸化シリコン、窒化シリコンもし
くは金属を含む他の材料とすることができる。Ｓｉ等の
適切なｎ型ドーパントがマスク１２を介しておよそ２×
１０16cm-3の濃度まで打込まれコレクタ領域１４が形成
される。打込みの後でマスク１２は除去される。
【００１２】図１Ｂに示すように、第２のマスク１６が
基板１０上に設けられパターン化されてコレクタコンタ
クト領域が露光される。Ｓｉ等の適切なｎ型ドーパント
がマスク１６を介しておよそ２×１０18cm-3の濃度まで
打込まれコレクタコンタクト領域１８が形成される。打
込みの後でマスク１６は除去される。
【００１３】図１Ｃにおいて、ＧａＡｓ等の半導体層２
０を基板１０全面に、例えば、０．１μｍの厚さまでエ
ピタキシャル成長させ、ＺｎもしくはＣ等の適切なｐ型
ドーパントをおよそ１×１０19cm-3の濃度までドープす
る。次に、第２の半導体層２２を、例えば、０．１μｍ
の厚さまでエピタキシャル成長させ、Ｓｉ等のｎ型ドー
パントをおよそ２×１０17cm-3の濃度までドープする。
エピタキシャル層２２はＡｌＧａＡｓ等の層２０の材料
よりもエネルギバンドギャップの広い半導体材から作ら
れる。ＧａＡｓ等の第３の半導体層２３を層２２上に、
例えば、０．１５μｍの厚さまでエピタキシャル成長さ
せＳｉ等の適切なｎ型ドーパントをおよそ３×１０18cm
-3の濃度までドープする。層２３は後にＡｌＧａＡｓエ
ミッタとエミッタコンタクトメタル間の界面を形成す
る。次に、（図示せぬ）打込みマスクを設けそれを介し
てＯ2 、Ｂ、Ｈ若しくは他の適切なイオンを打込んで活
性領域外の領域を半絶縁性領域２１へ変換する。次にマ
スクを除去し、これがデバイスの活性領域を画定する。
【００１４】図１Ｄを参照して、ウェーハ上に（図示せ
ぬ）ホトレジスト層を展開しパターン化してエミッタコ
ンタクト領域を露光する。ＡｕＧｅ／Ｎｉ／Ａｕ等の適
切なエミッタメタルが５００、１４０および４０００Å
の厚さで、それぞれ、ホトレジストおよび露光領域上に
順次蒸着される。次にホトレジストが除去され、それに
よりＨＢＴエミッタコンタクトメタルを画定する部分２
６以外のメタルがリフトオフされる。次に、コンタクト
メタル２４が４３０℃で１分間合金化されオーミックコ
ンタクト形成が完了する。
【００１５】図１Ｅに示すように、エミッタコンタクト
メタル２４をマスクとして使用してエピ層２２，２３を
層２０までエッチングしてＨＢＴエミッタコンタクト２
６およびエミッタ２８が形成される。反応イオンエッチ
ング（ＲＩＥ）を使用して（ＢＣｌ3 、ＣＣｌ3 、ＣＣ
ｌ2 Ｆ2 等）異方性エッチングを行い、続いて短時間の
ウェットケミカルエッチングを行ってＲＩＥにより損傷
された層を除去する。
【００１６】図１Ｆでは、もう一つの（図示せぬ）ホト
レジスト層がウェーハ上に展開されパターン化されてベ
ースコンタクト領域が露光される。Ｔｉ／Ｐｔ／Ａｕ等
の適切なベースメタルが、それぞれ、５００、２５０お
よび２０００Åの厚さで順次ホトレジストおよび露光領
域上に蒸着される。次にホトレジストが除去され、それ
によりベースコンタクトを画定する部分３０以外のメタ
ルがリフトオフされる。
【００１７】図１Ｇに示すように、もう一つの（図示せ
ぬ）ホトレジスト層が予め形成されたエミッタおよびベ
ース領域を保護するように展開されパターン化される。
次に、ＲＩＥを使用してマスクにより保護されない領域
の基板１０表面までベース層２０がエッチングされる。
コレクタ容量をできるだけ小さくして優れたマイクロ波
動作を達成するために、保護ホトレジストマスク縁はエ
ミッタフィンガーを完全に被覆するのではなく部分的に
被覆することができる。ＧａＡｓエッチング工程中に、
エミッタメタル２４はマスクとしても作用することがで
きる。
【００１８】図１ＨにＨＢＴのコレクタコンタクトの形
成を示す。（図示せぬ）もう一つのホトレジスト層をウ
ェーハ上に展開しパターン化してコレクタコンタクト領
域が画定される。ＡｕＧｅ／Ｎｉ／Ａｕメタルが、それ
ぞれ、５００、１４０および４０００Åの厚さで順次ホ
トレジストおよび露光領域上に蒸着される。次にホトレ
ジストが除去され、それによりＨＢＴコレクタコンタク
トを画定する部分３２以外のメタルがリフトオフされ
る。次に、コンタクト３２が４３０℃で１分間合金化さ
れてオーミックコンタクトの形成が完了する。
【００１９】本発明の第２の実施例において、図１のデ
バイスをさらに修正してベース−コレクタ降伏電圧をさ
らに改善することができる。図２に示すように、それぞ
れ、エミッタおよびコレクタメタル２４，３２間でＲＩ
Ｅにより領域３４をエッチングすることによりコレクタ
領域１４の厚さをさらに修正することができる。このエ
ッチング中に、ホトレジストや窒化シリコン等の（図示
せぬ）適切なマスク層によりデバイスの他の全ての領域
を保護することができる。あらゆるコレクタバイアス条
件の元でコレクタ内の電荷を完全に枯渇させることがで
きるようなコレクタ領域１４厚さ及びドーピングレベル
として、ベース−コレクタ降伏電圧を改善することが望
ましい。
【００２０】本発明の第３の実施例を図３に示す。ベー
ス層２０をエピタキシャル堆積させる前に、デバイスの
ベースフィンガー付近で基板１０の領域３６内でアイソ
レーション打込みが行われる。このアイソレーション打
込みは、例えば、ボロンや酸素により行われる。領域３
６を半絶縁材へ変換すれば、ベースおよびコレクタ間の
帯電キャリア流が阻止されてベース−コレクタ容量はさ
らに低減する。
【００２１】本発明の第４の実施例を図４に示す。この
場合、デバイスのベースフィンガー近くの基板１０領域
３８はｐ＋材としてドープされる。領域３８を含めるこ
とにより第３の実施例と同様にベース−コレクタ容量が
低減するが、ベースコンタクト３０を形成する遙かに厚
い領域も設けられる。
【００２２】前記したことから、同業者ならば本発明の
デバイスは従来技術よりもいくつかの利点があることを
お判り願えることと思う。第１に、降伏電圧はコレクタ
コンタクト領域１８のエミッタ領域の縁からの距離によ
り決定することができる。また、コレクタ領域１４の表
面層は凹みエッチングもしくは打込みにより修正してさ
らに降伏電圧を制御することができる。ベースコンタク
ト３０は大きくてベース抵抗は低下するが、その下にコ
レクタが無いため通常ベースコンタクトが大きい場合に
生じる過剰なベース−コレクタ容量が回避される。さら
に、デバイスの電流は垂直であるが、（外部）ベース−
コレクタ容量は水平であり、したがって標準垂直ＨＢＴ
の場合よりも遙かに小さい。最後に、ベースコンタクト
３０がベース層２０を介して合金化すると、ベース−コ
レクタ接合は短絡されない。
【００２３】いくつかの実施例について説明を行ってき
た。特許請求の範囲内で前記したものとは異なる実施例
も発明の範囲に入るものとする。
【００２４】例えば、層２２および２３間に傾斜半導体
層を挿入してＡｌＧａＡｓエミッタ層２２およびＧａＡ
ｓエミッタコンタクト層２３間のバンドギャップ遷移を
滑らかにすることができる。
【００２５】発明の範囲に関しては、含むという言葉は
網羅的に考えてはならない。
【００２６】内外接続はオーミック、容量性、直接もし
くは間接、介在回路経由その他とすることができる。個
別部品もしくはシリコン、ガリウムヒ化物もしくは他の
電子材料ファミリーの完全集積回路として実施すること
ができる。
【００２７】実施例について本発明を説明してきたが、
本説明を制限的意味合いで解釈してはならない。同業者
ならば前記説明を参照すれば、本発明の他の実施例だけ
でなく、実施例のさまざまな修正を容易に考えられるこ
とと思う。このような修正や実施例は全て特許請求の範
囲に含まれるものとする。
【００２８】以上の説明に関して更に以下の項を開示す
る。 (1) ベース、ベースコンタクト、前記ベースよりも広
いエネルギバンドギャップを有するエミッタ、コレクタ
およびコレクタコンタクトからなり、前記ベースコンタ
クトは前記コレクタおよび前記コレクタコンタクトに重
畳しない水平コレクタヘテロ接合バイポーラトランジス
タ（ＨＢＴ）。
【００２９】(2) 第(1) 項記載のＨＢＴにおいて、前
記エミッタはＡｌＧａＡｓにより形成され前記ベースお
よび前記コレクタはＧａＡｓにより形成される水平コレ
クタヘテロ接合バイポーラトランジスタ。
【００３０】(3) 第(1) 項記載のＨＢＴにおいて、前
記コレクタは基板内の打込み領域であり、前記ベースお
よび前記エミッタは前記基板上に成長させたエピタキシ
ャル層である水平コレクタヘテロ接合バイポーラトラン
ジスタ。
【００３１】(4) 第(3) 項記載のＨＢＴにおいて、前
記コレクタ領域の表面はベース対コレクタ降伏電圧をさ
らに制御するために前記ベースおよび前記コレクタコン
タクト間で凹んでいる水平コレクタヘテロ接合バイポー
ラトランジスタ。
【００３２】(5) 請求項(3) 記載のＨＢＴにおいて、
前記ベース層の下の前記基板部分はイオン打込みの結果
半絶縁性とされている水平コレクタヘテロ接合バイポー
ラトランジスタ。
【００３３】(6) 請求項(3) 記載のＨＢＴにおいて、
前記ベース層の下の前記基板部分は比較的重ドープされ
ており、前記部分は前記ベース層と同じ導電型を有する
水平コレクタヘテロ接合バイポーラトランジスタ。
【００３４】(7) 第１の表面を有する半導体基板と、
前記第１の表面における前記基板内の第１の導電型のコ
レクタ領域と、前記コレクタ領域に隣接する前記第１の
表面における前記基板内の前記第１の導電型のコレクタ
コンタクト領域と、前記第１の表面上に配置された第２
の導電型のベース層であってその一部が前記コレクタ領
域の一部上に配置されている前記ベース層と、前記コレ
クタ領域に重畳する前記ベース層部分上に配置された前
記第１の導電型のエミッタ層であって前記ベース層より
も広いエネルギバンドギャップを有する前記エミッタ層
と、前記ベース層上に配置され前記コレクタ領域や前記
コレクタコンタクト領域に重畳しない導電性ベースコン
タクトと、前記エミッタ層上に配置された導電性エミッ
タコンタクトと、前記コレクタコンタクト領域上に配置
された導電性コレクタコンタクトからなる水平コレクタ
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）。
【００３５】(8) 第(7) 項記載のＨＢＴにおいて、さ
らに前記エミッタ層と前記導電性エミッタコンタクト間
に配置された前記第１の導電型のエミッタコンタクト層
を有する水平コレクタヘテロ接合バイポーラトランジス
タ。
【００３６】(9) 第(7) 項記載のＨＢＴにおいて、前
記エミッタ層はＡｌＧａＡｓであり前記ベース層および
前記基板はＧａＡｓである水平コレクタヘテロ接合バイ
ポーラトランジスタ。
【００３７】(10) 第(7) 項記載のＨＢＴにおいて、前
記第１の導電型はｎ型であり、前記第２の導電型はｐ型
である水平コレクタヘテロ接合バイポーラトランジス
タ。
【００３８】(11) 第(7) 項記載のＨＢＴにおいて、前
記コレクタ領域の表面はベース対コレクタ降伏電圧をさ
らに制御するために前記ベースおよび前記コレクタコン
タクト間で凹んでいる水平コレクタヘテロ接合バイポー
ラトランジスタ。
【００３９】(12) 第(7) 項記載のＨＢＴにおいて、前
記ベース層の下の前記基板の一部はイオン打込の結果半
絶縁性とされている水平コレクタヘテロ接合バイポーラ
トランジスタ。
【００４０】(13) 第(7) 項記載のＨＢＴにおいて、前
記ベース層の下の前記基板の一部は比較的重ドープさ
れ、前記ドーピングは前記第２の導電型である水平コレ
クタヘテロ接合バイポーラトランジスタ。
【００４１】(14) ベースを形成し、ベースコンタクト
を形成し、前記ベースよりも広いエネルギバンドギャッ
プを有するエミッタを形成し、コレクタを形成し、かつ
コレクタコンタクトを形成する工程からなり、前記ベー
スコンタクトは前記コレクタや前記コレクタコンタクト
に重畳しない水平コレクタヘテロ接合バイポーラトラン
ジスタ（ＨＢＴ）の形成方法。
【００４２】(15) 第(14)項記載の方法において、前記
エミッタはＡｌＧａＡｓにより形成され前記コレクタは
ＧａＡｓにより形成される水平コレクタヘテロ接合バイ
ポーラトランジスタの形成方法。
【００４３】(16) 第(14)項記載の方法において、前記
コレクタ形成工程は基板へのイオン打込みからなり前記
ベースおよびエミッタ形成工程は前記基板上のエピタキ
シャル堆積からなる水平コレクタヘテロ接合バイポーラ
トランジスタの形成方法。
【００４４】(17) 第(16)項記載の方法において、さら
にベース対コレクタ降伏電圧をさらに制御するために前
記ベースおよび前記コレクタコンタクト間で前記コレク
タの表面を凹ませる工程からなる水平コレクタヘテロ接
合バイポーラトランジスタの形成方法。
【００４５】(18) 第(16)項記載の方法において、さら
に前記ベース層の下の前記基板の一部をイオン打込みに
より半絶縁性へ変換する工程からなる水平コレクタヘテ
ロ接合バイポーラトランジスタの形成方法。
【００４６】(19) 第(16)項記載の方法において、さら
に前記ベース層の下の前記基板の一部を比較的重ドープ
する工程からなり、前記部分は前記ベース層と同じ導電
型を有する水平コレクタヘテロ接合バイポーラトランジ
スタの形成方法。
【００４７】(20) 第１の表面を有する半導体基板を設
け、前記第１の表面において前記基板内に第１の導電型
のコレクタ領域を打込み前記第１の表面において前記基
板内に前記第１の導電型のコレクタコンタクト領域を前
記コレクタ領域に隣接して打込み、その一部が前記コレ
クタ領域の一部に重畳するように前記第１の表面上に第
２の導電型のベース層を成長させ、前記ベース層よりも
広いエネルギバンドギャップを有する前記第１の導電型
のエミッタ層を前記コレクタ領域に重畳する前記ベース
層部分に成長させ、前記コレクタ領域や前記コレクタコ
ンタクト領域に重畳しない導電性ベースコンタクトを前
記ベース層上へ形成し、前記エミッタ層上に導電性コン
タクトを形成し、前記コレクタコンタクト領域上に導電
性コレクタコンタクトを形成する、工程からなる水平コ
レクタヘテロ接合バイポーラトランジスタ（ＨＢＴ）の
形成方法。
【００４８】(21) 第(20)項記載の方法において、さら
にエミッタ層と前記導電性エミッタコンタクト間に前記
第１の導電型のエミッタコンタクト層を成長させる工程
からなる水平コレクタヘテロ接合バイポーラトランジス
タの形成方法。
【００４９】(22) 第(20)項記載の方法において、さら
に前記基板ＧａＡｓに選定し、前記ベース層をＧａＡｓ
で成長させ、前記エミッタ層をＡｌＧａＡｓで成長させ
る工程からなる水平コレクタヘテロ接合バイポーラトラ
ンジスタの形成方法。
【００５０】(23) 第(20)項記載の方法において、さら
に前記第１の導電型をｎ型に選定しかつ前記第２の導電
型をｐ型に選定する工程からなる水平コレクタヘテロ接
合バイポーラトランジスタの形成方法。
【００５１】(24) 第(20)項記載の方法において、さら
にベース対コレクタ降伏電圧をさらに制限するために前
記ベースと前記コレクタコンタクト間で前記コレクタの
表面を凹ませる工程からなる水平コレクタヘテロ接合バ
イポーラトランジスタの形成方法。
【００５２】(25) 第(20)項記載の方法において、さら
に前記ベース層の下の前記基板の一部をイオン打込みに
より半絶縁性に変換する工程からなる水平コレクタヘテ
ロ接合バイポーラトランジスタの形成方法。
【００５３】(26) 第(20)項記載の方法において、さら
に前記ベース層の下の前記基板の一部に比較的重ドープ
を行う工程からなり、前記ドーピングは前記第２の導電
型である水平コレクタヘテロ接合バイポーラトランジス
タの形成方法。
【００５４】(27) 水平コレクタヘテロ接合バイポーラ
トランジスタ（ＨＢＴ）はベース２０、ベースコンタク
ト３０、ベース２０よりも広いエネルギバンドを有する
エミッタ２８、コレクタ１４およびコレクタコンタクト
１８／３２からなり、ベースコンタクト３０はコレクタ
１４やコレクタコンタクト１８／３２に重畳しない。
【図面の簡単な説明】
【図１】本発明の第１の実施例の製造工程の断面図であ
って、ＡはＧａＡｓ等の半絶縁性基板上に適切なマスク
を設けてコレクタ領域を露光する図、Ｂは基板上に第２
のマスクをパターン化してコレクタコンタクト領域を露
光する図、ＣはＧａＡｓ等の半導体層を基板前面にエピ
タキシャル成長させてＺｎもしくはＣ等のｐ−型ドーパ
ントをドープさせる図、Ｄはウェーハ上にホトレジスト
層をパターン化してエミッタコンタクト領域を露光する
図、Ｅはエミッタコンタクトメタルをマスクとしてエピ
タキシャル層を半導体層までエッチングしてＨＢＴエミ
ッタコンタクトおよびエミッタを形成する図、Ｆはもう
一つのホトレジスト層をウェーハ上にパターン化してベ
ースコンタクト領域を露光する図、Ｇはもう一つのホト
レジスト層をウェーハ上にパターン化して予め形成され
たエミッタおよびベース領域を保護する図、ＨはＨＢＴ
のコレクタコンタクトを形成する図である。
【図２】本発明の第２の実施例の断面図。
【図３】本発明の第３の実施例の断面図。
【図４】本発明の第４の実施例の断面図。
【符号の説明】
１０ 半絶縁性基板 １２ マスク １４ コレクタ領域 １６ マスク １８ コレクタコンタクト ２０ 半導体層 ２１ 半絶縁性領域 ２２ エピタキシャル層 ２３ 半導体層 ２４ エミッタコンタクトメタル ２６ エミッタコンタクト ２８ エミッタ ３０ ベースコンタクト層 ３２ コレクタコンタクトメタル ３６ アイソレーション領域 ３８ Ｐ+ 領域

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ベース、ベースコンタクト、前記ベース
    よりも広いエネルギバンドギャップを有するエミッタ、
    コレクタおよびコレクタコンタクトからなり、前記ベー
    スコンタクトは前記コレクタおよび前記コレクタコンタ
    クトに重畳しない水平コレクタヘテロ接合バイポーラト
    ランジスタ（ＨＢＴ）。
  2. 【請求項２】 ベースを形成し、ベースコンタクトを形
    成し、前記ベースよりも広いエネルギバンドギャップを
    有するエミッタを形成し、コレクタを形成し、かつコレ
    クタコンタクトを形成する工程からなり、前記ベースコ
    ンタクトは前記コレクタや前記コレクタコンタクトに重
    畳しない水平コレクタヘテロ接合バイポーラトランジス
    タ（ＨＢＴ）の形成方法。
JP4111761A 1991-04-30 1992-04-30 水平コレクタヘテロ接合バイポーラトランジスタおよび形成方法 Pending JPH06168954A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69348691A 1991-04-30 1991-04-30
US693486 1991-04-30

Publications (1)

Publication Number Publication Date
JPH06168954A true JPH06168954A (ja) 1994-06-14

Family

ID=24784865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4111761A Pending JPH06168954A (ja) 1991-04-30 1992-04-30 水平コレクタヘテロ接合バイポーラトランジスタおよび形成方法

Country Status (3)

Country Link
EP (1) EP0515850A3 (ja)
JP (1) JPH06168954A (ja)
KR (1) KR920020759A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115775731B (zh) * 2022-12-08 2026-03-17 常州承芯半导体有限公司 异质结双极晶体管结构及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744182B2 (ja) * 1984-11-09 1995-05-15 株式会社日立製作所 ヘテロ接合バイポ−ラ・トランジスタ
JPS63318778A (ja) * 1987-06-22 1988-12-27 Nec Corp ヘテロ接合バイポ−ラトランジスタおよびその製造方法

Also Published As

Publication number Publication date
KR920020759A (ko) 1992-11-21
EP0515850A2 (en) 1992-12-02
EP0515850A3 (en) 1994-05-18

Similar Documents

Publication Publication Date Title
US5166081A (en) Method of producing a bipolar transistor
US5485025A (en) Depleted extrinsic emitter of collector-up heterojunction bipolar transistor
US8697532B2 (en) InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer
EP0184016A1 (en) Heterojunction bipolar transistor
US4751195A (en) Method of manufacturing a heterojunction bipolar transistor
EP0206787B1 (en) Heterojunction bipolar transistor and method of manufacturing same
JP4999246B2 (ja) コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法
JPH06163567A (ja) Ｐｎ接合拡散障壁体
JPH09246282A (ja) 選択的サブコレクタヘテロ接合バイポーラトランジスタ
US5344786A (en) Method of fabricating self-aligned heterojunction bipolar transistors
JP2008004779A (ja) 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
US5631173A (en) Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter
JP3507828B2 (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP3262056B2 (ja) バイポーラトランジスタとその製造方法
US5434091A (en) Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain
EP0677878A2 (en) Double-epitaxy heterojunction bipolar transistors for high speed performance
US5700701A (en) Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors
EP0197424B1 (en) Process of fabricating a heterojunction bipolar transistor
US20040155262A1 (en) Self-aligned bipolar transistor
JP3874919B2 (ja) 化合物半導体装置
JPH06168954A (ja) 水平コレクタヘテロ接合バイポーラトランジスタおよび形成方法
JPH06163829A (ja) 集積回路とその製法
KR100347520B1 (ko) 이종접합 쌍극자 소자 및 그 제조방법
JP3859149B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
US5640025A (en) High frequency semiconductor transistor