JPH0617242U - Ｉｃのピン切替え回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＩＣを基板の裏面に実装する場合又は上下逆
配置の場合であっても基板のパターンを殆どに変更する
ことなく実装できるようにしたＩＣのピン切替え回路を
提供する。 【構成】 入力端子群Ｄ０〜Ｄ７と、ＩＣに内蔵され、
入力端子群と同数からなり、ＩＣの内部回路に接続され
ている出力端子群Ｘ０〜Ｘ７と、ＩＣに内蔵され、入力
端子群の各信号を入力し、制御信号により入力端子群に
入力した信号をそのままの順序又は逆の順序で前記出力
端子群に出力するゲート回路１０１〜１１６，１２０〜
１２７とを有する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はＩＣのピン端子の切替え回路に関するものである。

【０００２】

【従来の技術及び考案が解決しようとする課題】

従来、標準的なＩＣ、カスタム的な意味合いの強いゲートアレイＩＣ等の場合 でもＩＣ形状に対するピン位置は一定方向に決められている。しかし、表面実装 のＩＣの場合には基板の表裏に自由に設置できるので、ＤＩＰタイプ以上に設置 の自由度は増しており、基板の表面に実装したり、裏面に実装したり、或るいは 上下逆配置したりすることがある。このような場合には、基板のパターン設計が 制約されることが多い。例えば、狭い場所にＩＣを設置する場合には、ＩＣの実 装条件によっては基板のパターンの制約により実装不可能になる場合がある。

【０００３】 図５はＩＣを基板の表面に実装した場合の説明図であり、図６はＩＣを基板の 裏面に実装した場合の説明図である。ＩＣの外部の或る固定された位置１１〜２ ４とＩＣの端子とを接続する場合には、基板のパターンは表面に実装した場合に は図５に示されるようになり、裏面に実装した場合には図６に示されるようにな る。これらの図から明らかなように、裏面に実装した場合には基板のパターンが 複雑になっていることが分かる。勿論、配置の方法によってはこの逆になる場合 もある。

【０００４】 本考案は、このような状況に鑑みてなされたものであり、基板の裏面に実装す る場合又は上下逆配置の場合であっても基板のパターンを殆どに変更することな く実装できるようにしたＩＣのピン切替え回路を提供することを目的とする。

【０００５】

【課題を解決するための手段】

本考案に係るＩＣのピン切替え回路は、入力端子群と、ＩＣに内蔵され、入力 端子群と同数からなり、ＩＣの内部回路と接続されている出力端子群と、ＩＣに 内蔵され、入力端子群の各信号を入力し、制御信号により入力端子群に入力した 信号をそのままの順序又は逆の順序で出力端子群に出力するゲート回路とを有す る。

【０００６】

【作用】

本考案においては、例えばＩＣを基板の表面に実装する場合には制御信号によ り入力端子群に入力した信号をそのままの順序（例えば１，２，…，ｎ−１，ｎ ）で出力端子群に出力する。ＩＣを基板の裏面に実装する場合には制御信号によ り入力端子群に入力した信号を逆の順序（例えばｎ，ｎ−１，…２，１）で出力 端子群に出力する。従って、基板の配線パターンは、ＩＣを基板の裏面に実装す る場合においても表面に実装する場合とほぼ同様なパターンとなり、パターンの 複雑化が避けられる。このことは、ＩＣを上下逆配置にした場合も同様である。

【０００７】

【実施例】

図１は本考案の一実施例に係るＩＣのピン切替え回路の構成を示すブロック図 である。図において、１０１〜１１６はアンドゲート回路、１２０〜１２７はノ アゲート回路であり、１３０〜１３７，１４０はインバータである。このＩＣの ピン切替え回路はＩＣに内蔵されており、端子Ｄ０〜Ｄ７が端子ＸＯ〜Ｘ７にそ のまま対応する場合と、その逆方向に、端子Ｄ７〜Ｄ０が端子ＸＯ〜Ｘ７に対応 する場合とがある。

【０００８】 例えば制御端子ＬＤにハイレベルの信号（以下Ｈという）が入力すると、イン バータ１４０の出力はローレベルの信号（以下Ｌという）となり、この“Ｌ”は アンドゲート回路１０２，１０４，１０６，１０８，１１０，１１２，１１４， １１６の供給されこれらのゲート回路は閉じられる。一方、制御端子ＬＤの“Ｈ ”はアンドゲート回路１０１，１０３，１０５，１０７，１０９，１１１，１１ ３，１１５に供給されこれらのゲート回路は開く。従って、端子Ｄ０〜Ｄ７に供 給されている信号は、ノアゲート回路１２０〜１２７及びインバータ１３０を介 して端子ＸＯ〜Ｘ７にそのままの順序で現れる。

【０００９】 次に、制御端子ＬＤに“Ｌ”が入力した場合についてみると、インバータ１４ ０の出力は“Ｈ”となり、この“Ｈ”はアンドゲート回路１０２，１０４，１０ ６，１０８，１１０，１１２，１１４，１１６の供給されこれらのゲート回路は 開く。一方、制御端子ＬＤの“Ｌ”はアンドゲート回路１０１，１０３，１０５ ，１０７，１０９，１１１，１１３，１１５に供給されこれらのゲート回路は閉 じる。例えば端子Ｄ０に供給された信号はアンドゲート１１６及びノアゲート回 路１２７を介してインバータ１３７に供給され、そこで反転されて端子Ｘ７に現 れる。端子Ｄ１に供給された信号はアンドゲート１１４及びノアゲート回路１２ ６を介してインバータ１３６に供給され、そこで反転されて端子Ｘ６に現れる。 端子Ｄ２に供給された信号はアンドゲート１１２及びノアゲート回路１２５を介 してインバータ１３５に供給され、そこで反転されて端子Ｘ５に現れる。端子Ｄ ３に供給された信号はアンドゲート１１０及びノアゲート回路１２４を介してイ ンバータ１３４に供給され、そこで反転されて端子Ｘ４に現れる。同様にして、 端子Ｄ４に供給された信号は端子Ｘ３に現れ、端子Ｄ５に供給された信号は端子 Ｘ２に現れ、端子Ｄ５に供給された信号は端子Ｘ２に現れ、端子Ｄ６に供給され た信号は端子Ｘ１に現れ、更に、端子Ｄ７に供給された信号は端子Ｘ０に現れる 。このようにして、端子Ｄ７〜Ｄ０に供給された信号はその順序が反転されて端 子Ｘ０〜Ｘ７に現れる。

【００１０】 図２は第１図と同様なＩＣのピン切替え回路を内蔵したＩＣを基板の表面に実 装した場合の説明図であり、図３はそのＩＣを基板の裏面に実装した場合の説明 図である。なお、このＩＣに内蔵されているＩＣのピン切替え回路は、このＩＣ の端子の個数は２４個であり、その点において図１のものとは異なるがその基本 構成は同様である。図２のＩＣの端子１０は図１の端子ＬＤに相当するものであ り、その端子に“Ｌ”を供給すると、図示のように、ＩＣの内部とピンの絶対位 置とは順方向になる。ところが、図２のＩＣの端子１０に“Ｈ”を供給すると、 図示のように、ＩＣの内部とピンの絶対位置とは逆方向になる。この場合は２２ 番ピンの配線が交差するだけあり、配線パターンの複雑さは最低限に押さえられ る。

【００１１】 図４はＩＣの具体例を示した図であり、表１は順方向及び逆方向の場合の端子 と信号との関係を示した表である。

【００１２】

【表１】

【００１３】 この実施例においては、入力のＳＥ０〜ＳＥ７、２ＳＥ０〜２ＳＥ７と出力の ＯＳ０〜ＯＳ７の８組の入力、出力との組合わせを正方向及び逆方向に切替えて いる。この組合わせだけにしたのは、これらの端子は外部との接続で複雑になる と考えられるからである。表１に示すように、ＬＤ端子に“Ｈ”を入力すること により正方向、“Ｌ”を入力することにより逆方向としている。また、完全に正 方向又は逆方向に切替えることも可能であるが、ＩＣ内部の回路構成が複雑にな るので、ＳＥ０〜ＳＥ７の場合には、 正方向で、ＳＥ０〜ＳＥ７がＳＥ０〜ＳＥ７ 逆方向で、ＳＥ０〜ＳＥ７がＳＥ７〜ＳＥ０ となるように切替えている。

【００１４】 なお、上述の実施例においては、ＩＣを基板の表面に実装する場合と裏面に実 装する場合との関係について説明したが、ＩＣを上下逆配置する場合も同様にし て構成される。また、本考案のゲート回路は図１に示された回路に限定されるも のではなく、本考案の目的に応じて適宜変更し得るものである。

【００１５】

【考案の効果】

以上のように本考案によれば、ＩＣを基板の表面若しくは裏面に実装する場合 又は上下逆配置する場合には、ＩＣの内部回路に供給する際の入力信号の順序を 逆にするようにしたので、基板の配線パターンは、ＩＣを基板の裏面実装する場 合若しくは上下逆配置する場合においても、基板のパターンは表面に実装する場 合若しくは上下正配置の場合とほぼ同様になり、パターンの複雑化が避けられる 。

【図面の簡単な説明】

【図１】図１は本考案の一実施例に係るＩＣのピン切替
え回路の構成を示すブロック図である。

【図２】第１図と同様なＩＣのピン切替え回路を内蔵し
たＩＣを基板の表面に実装した場合の図である。

【図３】図２のＩＣを基板の裏面に実装した場合の図で
ある。

【図４】本考案の他の実施例が適用されたＩＣの具体例
を示した図である。

【図５】ＩＣを基板の表面に実装した場合の説明図であ
る。

【図６】ＩＣを基板の裏面に実装した場合の説明図であ
る。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 入力端子群と、 ＩＣに内蔵され、前記入力端子群と同数からなり、ＩＣ
   の内部回路に接続されている出力端子群と、 ＩＣに内蔵され、入力端子群の各信号を入力し、制御信
   号により入力端子群に入力した信号をそのままの順序又
   は逆の順序で前記出力端子群に出力するゲート回路とを
   有するＩＣのピン切替え回路。