JPH01160212A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH01160212A JPH01160212A JP32033387A JP32033387A JPH01160212A JP H01160212 A JPH01160212 A JP H01160212A JP 32033387 A JP32033387 A JP 32033387A JP 32033387 A JP32033387 A JP 32033387A JP H01160212 A JPH01160212 A JP H01160212A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistors
- output terminals
- semiconductor integrated
- switching signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関する。
従来、この種の半導体集積回路は、すべての外部入出力
端子に対して、それぞれ入出力信号の割当てが半導体メ
ーカーにより決定され固定されていた。
端子に対して、それぞれ入出力信号の割当てが半導体メ
ーカーにより決定され固定されていた。
例えば、ｒ７４２１」という半導体集積回路は、第４図
に示すような機能をもった内部回路２ａが構成されてお
り、番外部入出力端子Ｔ１．〜Ｔ２４への信号の割当て
は、Ｔ１□＊ Ｔ １３＋ Ｔ１５＋Ｔ、６．’ｒ、、
、’ｒ、９．Ｔ、、、Ｔ２．が信号入力端子、’ｒ、、
、’ｒ２．．が信号出力端子、Ｔ’ｔｔが電源端子、Ｔ
２４が接地端子、’ｒ、、、Ｔ２．が無接続端子という
ようにあらかじめ固定されていた。
に示すような機能をもった内部回路２ａが構成されてお
り、番外部入出力端子Ｔ１．〜Ｔ２４への信号の割当て
は、Ｔ１□＊ Ｔ １３＋ Ｔ１５＋Ｔ、６．’ｒ、、
、’ｒ、９．Ｔ、、、Ｔ２．が信号入力端子、’ｒ、、
、’ｒ２．．が信号出力端子、Ｔ’ｔｔが電源端子、Ｔ
２４が接地端子、’ｒ、、、Ｔ２．が無接続端子という
ようにあらかじめ固定されていた。
上述した従来の半導体集積回路は、外部入出力端子Ｔ１
１〜Ｔ２４への入出力信号の割当てがあらかじめ固定さ
れ内部回路２ａと接続された構成となっているので、印
刷配線板等に実装する際、配線が複雑になったり、−旦
配線が決まってしまうと、入出力信号の割当ての異なる
他の半導体集積回路に置換えようとしても置換えられな
いなど、融通性がなく不便であるという欠点があった。
１〜Ｔ２４への入出力信号の割当てがあらかじめ固定さ
れ内部回路２ａと接続された構成となっているので、印
刷配線板等に実装する際、配線が複雑になったり、−旦
配線が決まってしまうと、入出力信号の割当ての異なる
他の半導体集積回路に置換えようとしても置換えられな
いなど、融通性がなく不便であるという欠点があった。
本発明の目的は、実装の際の配線が単純化でき、かつ外
部入出力端子の信号割当ての異る他の半導体集積回路と
置換えることができて融通性があり便利に′使用するこ
とができる半導体集積回路を提供することにある。
部入出力端子の信号割当ての異る他の半導体集積回路と
置換えることができて融通性があり便利に′使用するこ
とができる半導体集積回路を提供することにある。
本発明の半導体集積回路は、複数の入出力端を備えた内
部回路と、外部回路との信号、電源の伝達を行う複数の
外部入出力端子と、外部からの切換信号を伝達する切換
端子と、前記切換信号により前記各入出力端と、前記各
外部入出力端子との間の接続を切換える接続切換回路と
を有している。
部回路と、外部回路との信号、電源の伝達を行う複数の
外部入出力端子と、外部からの切換信号を伝達する切換
端子と、前記切換信号により前記各入出力端と、前記各
外部入出力端子との間の接続を切換える接続切換回路と
を有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す回路図である。
この実施例は、信号等の複数の入出力端ＴＩ。
〜ＴＩ４を備えた内部回路２と、外部回路との信号や電
源の伝達を行う複数の外部入出力端子Ｔ１〜Ｔ４と、外
部からの切換信号Ｓ５１を伝達する切換端子Ｔ５と、イ
ンバータエｌとトランスファゲートのＮ型のトランジス
タＱ１〜Ｑ８とを備えた切換信号ＳＳｔにより入出力端
子Ｔ１１〜Ｔ Ｉ ４と外部入出力端子Ｔ１〜Ｔ４との
間の接続を切換える接続切換回路１とを有する構成とな
っている。
源の伝達を行う複数の外部入出力端子Ｔ１〜Ｔ４と、外
部からの切換信号Ｓ５１を伝達する切換端子Ｔ５と、イ
ンバータエｌとトランスファゲートのＮ型のトランジス
タＱ１〜Ｑ８とを備えた切換信号ＳＳｔにより入出力端
子Ｔ１１〜Ｔ Ｉ ４と外部入出力端子Ｔ１〜Ｔ４との
間の接続を切換える接続切換回路１とを有する構成とな
っている。
次に、この実施例の動作について正論理を用いて説明す
る。
る。
はじめに、切換端子Ｔ５の切換信号ＳＳｔが接地電圧状
態の時（論理レベル“０”）を考えると、トランジスト
Ｑ５〜Ｑ８のゲート電極に切換信号Ｓｓ８がそのまま与
えられるので、これらトランジスタＱ５〜Ｑ８は非導通
状態であり、トランジスタＱ１〜Ｑ４のゲート電極には
切換信号Ｓｓｌがインバータエ！によって反転された信
号（論理レベル゛″１”）が与えられるので、これらト
ランジスタＱ！〜Ｑ４は導通状態となる。
態の時（論理レベル“０”）を考えると、トランジスト
Ｑ５〜Ｑ８のゲート電極に切換信号Ｓｓ８がそのまま与
えられるので、これらトランジスタＱ５〜Ｑ８は非導通
状態であり、トランジスタＱ１〜Ｑ４のゲート電極には
切換信号Ｓｓｌがインバータエ！によって反転された信
号（論理レベル゛″１”）が与えられるので、これらト
ランジスタＱ！〜Ｑ４は導通状態となる。
その結果、内部回路２の入出力端Ｔ１．〜ＴＩ４と外部
入出力端子Ｔｌ〜Ｔ４との接続は、それぞれトランジス
タＱ１〜Ｑ４を介してＴ１とＴ Ｉ １．Ｔ２とＴ Ｉ
２ 、 Ｔ３とＴ Ｉ ３ 、 Ｔ４とＴＩ４という
接続となる。
入出力端子Ｔｌ〜Ｔ４との接続は、それぞれトランジス
タＱ１〜Ｑ４を介してＴ１とＴ Ｉ １．Ｔ２とＴ Ｉ
２ 、 Ｔ３とＴ Ｉ ３ 、 Ｔ４とＴＩ４という
接続となる。
次に、切換信号ＳＳｔが電源電圧状態の時（論理レベル
“１”）を考えると、トランジスタロ５〜Ｑ８ゲート電
極に切換信号ＳＳＩがそのまま与えられるので、これら
トランジスタＱ５〜Ｑ８は導通状態となり、トランジス
タＱ１〜Ｑ４のゲート電極に切換信号Ｓｓ１がインバー
タ１．によって反転された信号（論理レベル“Ｏパ）が
与えられるので、これらトラジスタＱ１〜Ｑ４は非導通
状態となる。
“１”）を考えると、トランジスタロ５〜Ｑ８ゲート電
極に切換信号ＳＳＩがそのまま与えられるので、これら
トランジスタＱ５〜Ｑ８は導通状態となり、トランジス
タＱ１〜Ｑ４のゲート電極に切換信号Ｓｓ１がインバー
タ１．によって反転された信号（論理レベル“Ｏパ）が
与えられるので、これらトラジスタＱ１〜Ｑ４は非導通
状態となる。
その結果、内部回路２の入出力端ＴＩ４と外部入出力端
子Ｔｌ〜Ｔ４との接続は、それぞれトランジスタＱう〜
Ｑ８を介してＴ１とＴ Ｉ ４ 、 Ｔ２とＴ Ｉ ｒ
、 Ｔ ３とＴＩ２．Ｔ４と’ｒｒ、、という接続と
なる。
子Ｔｌ〜Ｔ４との接続は、それぞれトランジスタＱう〜
Ｑ８を介してＴ１とＴ Ｉ ４ 、 Ｔ２とＴ Ｉ ｒ
、 Ｔ ３とＴＩ２．Ｔ４と’ｒｒ、、という接続と
なる。
このように本発明を適用することにより、従来、第２図
（ａ）に示すような配線で半導体集積回路１０ａ及び１
０ｂを接続しなければならなかった場合でも、゛第２ｔ
ｇ（ｂ）に示すように整然と配線して半導体集積回路１
０および１０ａを接続することが可能となり、配線を単
純化することができる。又配線をパターニングする場合
には、第２図（ａ）の場合は多層の配線パターンが必要
であるが、第２図（ｂ）の場合は単層パターンで済ませ
ることができる。
（ａ）に示すような配線で半導体集積回路１０ａ及び１
０ｂを接続しなければならなかった場合でも、゛第２ｔ
ｇ（ｂ）に示すように整然と配線して半導体集積回路１
０および１０ａを接続することが可能となり、配線を単
純化することができる。又配線をパターニングする場合
には、第２図（ａ）の場合は多層の配線パターンが必要
であるが、第２図（ｂ）の場合は単層パターンで済ませ
ることができる。
第３図は本発明の第２の実施例を示すブロック図である
。
。
この実施例は゛、接続′切換向路１ａを、２ビツトの切
換信号ＳＳ２によって１つの外部入出力端子（Ｔ １〜
Ｔ４）に対し４つの入出力端Ｔ１．〜Ｔ１．の・うちの
何れか１つを、互いに異なるように選択して接続する４
つのマルチプレクサｌｌａ〜ｌｉｄで構成したものであ
る。
換信号ＳＳ２によって１つの外部入出力端子（Ｔ １〜
Ｔ４）に対し４つの入出力端Ｔ１．〜Ｔ１．の・うちの
何れか１つを、互いに異なるように選択して接続する４
つのマルチプレクサｌｌａ〜ｌｉｄで構成したものであ
る。
従ってこの実施例は、外部入出力端子Ｔ１〜Ｔ４・入出
力端子Ｔ１．〜Ｔｆ４間を４通りに切換えることができ
、より融通性を主げろごとができる。
力端子Ｔ１．〜Ｔｆ４間を４通りに切換えることができ
、より融通性を主げろごとができる。
以上説明したように本発明は、外部入出力端子と内部回
路の入出力端との接続を外部からの切換信号により切換
えできる構成とすることにより、印刷配線板等に実装す
る際、配線を単純化することができ、また外部入出力端
の信号割当ての異なる他の半導体集積回路と置換えるこ
とができるので融通性があり利便に使用することができ
るという効果がある。
路の入出力端との接続を外部からの切換信号により切換
えできる構成とすることにより、印刷配線板等に実装す
る際、配線を単純化することができ、また外部入出力端
の信号割当ての異なる他の半導体集積回路と置換えるこ
とができるので融通性があり利便に使用することができ
るという効果がある。
第１図は本発明の第１の実施例を示す回路図、第２図（
ａ）、（ｂ）はそれぞれ本発明の詳細な説明するための
ブロック図、第３図は本発明の第２の実施例を示すブロ
ック図、第４図は従来の半導体集積回路の一例を示す模
式化した回路図である。 １．１ａ・・・接続切換回路、２，２ａ・・・内部回路
、１０．１０ａ〜１０ｂ・・・半導体集積回路、１１ａ
〜１１ｄ・・・マルチプレクサ、■ｌ・・・インバータ
、Ｑ１〜Ｑ８・・・トラジスタ、Ｔ、〜Ｔ４・・・外部
入出力端子、Ｔ５．Ｔ６・・・切換端子、Ｔ１１〜Ｔ２
４・・・外部入出力端子、Ｔ１．〜ＴＩ４・・・入出力
端。
ａ）、（ｂ）はそれぞれ本発明の詳細な説明するための
ブロック図、第３図は本発明の第２の実施例を示すブロ
ック図、第４図は従来の半導体集積回路の一例を示す模
式化した回路図である。 １．１ａ・・・接続切換回路、２，２ａ・・・内部回路
、１０．１０ａ〜１０ｂ・・・半導体集積回路、１１ａ
〜１１ｄ・・・マルチプレクサ、■ｌ・・・インバータ
、Ｑ１〜Ｑ８・・・トラジスタ、Ｔ、〜Ｔ４・・・外部
入出力端子、Ｔ５．Ｔ６・・・切換端子、Ｔ１１〜Ｔ２
４・・・外部入出力端子、Ｔ１．〜ＴＩ４・・・入出力
端。
Claims (1)
- 複数の入出力端を備えた内部回路と、外部回路との信
号、電源の伝達を行う複数の外部入出力端子と、外部か
らの切換信号を伝達する切換端子と、前記切換信号によ
り前記各入出力端と、前記各外部入出力端子との間の接
続を切換える接続切換回路とを有することを特徴とする
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32033387A JPH01160212A (ja) | 1987-12-17 | 1987-12-17 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32033387A JPH01160212A (ja) | 1987-12-17 | 1987-12-17 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01160212A true JPH01160212A (ja) | 1989-06-23 |
Family
ID=18120310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32033387A Pending JPH01160212A (ja) | 1987-12-17 | 1987-12-17 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01160212A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123401A (ja) * | 2005-10-26 | 2007-05-17 | Seiko Epson Corp | 集積回路 |
-
1987
- 1987-12-17 JP JP32033387A patent/JPH01160212A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123401A (ja) * | 2005-10-26 | 2007-05-17 | Seiko Epson Corp | 集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5003200A (en) | Programmable logic device having programmable wiring for connecting adjacent programmable logic elements through a single switch station | |
| US5006732A (en) | Semiconductor circuit having buffer function | |
| US4894563A (en) | Output macrocell for programmable logic device | |
| JPH01160212A (ja) | 半導体集積回路 | |
| JPH048949B2 (ja) | ||
| JPH0416944B2 (ja) | ||
| JPH06140566A (ja) | 半導体集積回路 | |
| JPS60134462A (ja) | 集積化半導体論理回路装置 | |
| CN108427829A (zh) | 一种具有公共线结构的fpga | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPH0413852Y2 (ja) | ||
| JPH0237067Y2 (ja) | ||
| JP2518253B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH0493047A (ja) | 半導体集積回路装置 | |
| JP2661364B2 (ja) | テスト回路方式 | |
| JPH0258594B2 (ja) | ||
| JPS6022356A (ja) | 大規模集積回路 | |
| JPH0422320B2 (ja) | ||
| JPH10313091A (ja) | 半導体装置 | |
| JPH03228351A (ja) | 半導体装置 | |
| JPH0518463B2 (ja) | ||
| JPH02206248A (ja) | バス回路 | |
| JPH04190467A (ja) | 半導体集積回路装置 | |
| JPS5940328B2 (ja) | スイツチ素子動作識別回路 | |
| JPH04299565A (ja) | Ｉｃチップ |