JPH0617339Y2 - コンデンサ内蔵積層基板 - Google Patents

コンデンサ内蔵積層基板

Info

Publication number
JPH0617339Y2
JPH0617339Y2 JP1987112258U JP11225887U JPH0617339Y2 JP H0617339 Y2 JPH0617339 Y2 JP H0617339Y2 JP 1987112258 U JP1987112258 U JP 1987112258U JP 11225887 U JP11225887 U JP 11225887U JP H0617339 Y2 JPH0617339 Y2 JP H0617339Y2
Authority
JP
Japan
Prior art keywords
substrate
capacitor
substrates
dielectric
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987112258U
Other languages
English (en)
Other versions
JPS6416670U (ja
Inventor
寛幸 大田
俊夫 秦
亮一 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1987112258U priority Critical patent/JPH0617339Y2/ja
Publication of JPS6416670U publication Critical patent/JPS6416670U/ja
Application granted granted Critical
Publication of JPH0617339Y2 publication Critical patent/JPH0617339Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、複数枚の基板を層状に積み重ねて構成され、
積み重ねられた基板内部の適所に誘電体が挿入されると
ともに、前記基板の積み重ね方向における前記誘電体の
両側に対向して一対のコンデンサ電極が形成されている
コンデンサ内蔵積層基板に関する。
(従来の技術) 第3図は従来例のこの種のコンデンサ内蔵積層基板の断
面図である。第3図に示されるコンデンサ内蔵積層基板
は、低誘電率の4枚の基板1,2,3,4を層状に積み
重ねて構成される。最下層の基板1(第1層の基板1)
と第2層の基板2との間には誘電体5が挿入形成されて
いる。各基板の積み重ね方向における誘電体5の両側に
は、一対のコンデンサ電極6,7が形成されている。一
方のコンデンサ電極6は第1層の基板1の表面1a上に
形成されている。他方のコンデンサ電極7は、第2の基
板2の表面2a上に形成されている。他方のコンデンサ
電極7は、第3層の基板3および第4層の基板4に形成
されたバイアホール8内の導電体9を介して最上層とな
る第4層の基板4の表面4aに形成された容量引き出し
電極10に接続されている。
このような構成を有する従来例のコンデンサ内蔵積層基
板においての誘電体5と各コンデンサ電極6,7は、第
4図に示すような等価回路のコンデンサCを構成してい
る。
(考案が解決しようとする問題点) ところで、このような従来例のコンデンサ内蔵積層基板
において、製造工程における誘電体やコンデンサ電極の
挿入位置のずれとか、挿入量の狂いなどとかに起因して
所定の規格された容量値が得られない場合がある。
こうした場合、従来例の積層基板にあっては、そのコン
デンサCの容量値を補正変更することが容易にはできな
いために、規格容量値から外れたコンデンサ内蔵積層基
板については廃棄処分するとかあるいは、最初から作り
直すといった時間的にもコスト的にもたいへんな無駄と
労力とを要するものであった。
本考案は、上記点に鑑みてなされたものであって、容量
値が規格から外れているような場合には、その容量値の
修正を容易に行うことができるようにすることを目的と
している。
(問題点を解決するための手段) 本考案にかかるコンデンサ内蔵積層基板は、複数枚の基
板を層状に積み重ねて構成され、積み重ねられた基板間
の適所には単一個の誘電体が挿入されるとともに、前記
基板の積み重ね方向における前記誘電体を介して対向す
るコンデンサ電極が形成されているものであって、各基
板の積み重ね方向に沿ってはバイアホールが形成されて
おり、これらバイアホールの内端部には前記コンデンサ
電極の互いに異なる一方ずつが埋設コンデンサ電極とし
て接続されているとともに、前記誘電体は限定された大
きさを有し、かつ、前記埋設コンデンサ電極のそれぞれ
とは互いに異なる枚数の基板を介したうえで積み重ね方
向に沿う一直線上に配置されたものである一方、積み重
ねられた基板全体の表面上には、前記バイアホールを介
したうえで前記埋設コンデンサ電極どうし、あるいはま
た、前記埋設コンデンサ電極と基板表面側コンデンサ電
極との間を選択的に接続する接続パターンが形成されて
いることを特徴としている。
(作用) この構成によれば、コンデンサ内蔵積層基板の全体とし
ての容量値が規格から外れている場合には、接続パター
ンの接続関係を適宜変更することにより、その容量値が
規格値に入るようにすることができる。
また、その容量値が規格値に入っているが、それを他の
容量値に修正する場合にもその接続パターンの接続関係
を適宜変更することによりその修正を行うことができ
る。
(実施例) 以下、本考案の実施例を図面を参照して詳細に説明す
る。第1図は本考案の実施例に係るコンデンサ内蔵積層
基板(以下、積層基板20という)の断面図である。
この積層基板20は、層状に積み重ねられた6枚の基板
21ないし26を備えたものであり、この積層基板20
内には複数個のコンデンサが設けられている。積み重ね
られた各基板の中で最下層である第1層の基板21と、
その第1層の基板21のすぐ上の層である第2層の基板
22との間には、ある所定の限定された大きさを有する
単一個の誘電体27が挿入されている。なお、このよう
な構成を採用した場合には、誘電体27が部分的にしか
積層基板の内部に挿入されていないのであるから、この
積層基板上に形成される配線パターンや実装される電子
部品との間における浮遊容量が形成されにくくなる結
果、積層基板上に構成される回路の動作に対する信頼性
向上が図れることになる。第1層の基板21の表面28
には、各基板の積み重ね方向における誘電体27の片側
に対向する位置に、スクリーン印刷等の手法により一方
のコンデンサ電極29(基板表面側コンデンサ電極2
9)が形成されている。
最上層である第6層の基板26から第4層の基板24ま
でには第1のバイアホール30が、また、その第6層の
基板26から第5層の基板25に至るまでに第2のバイ
アホール31が、各基板の積み重ね方向にそれぞれ形成
されている。
各バイアホール30,31それぞれの入り口部と出口部
とその内周面に導電体32,33が形成されている。そ
して、各バイアホール30,31の出口部である内端部
は第6層の基板26表面に設けられた入口部から互いに
異なる深さ位置まで形成されており、これらバイアホー
ル30,31の内端部には他方のコンデンサ電極34,
35(第1および第2の埋設コンデンサ電極34,3
5)のそれぞれが導電体32,33に対して接続された
状態で形成されている。なお、これら埋設コンデンサ電
極34,35のそれぞれは、ともに単一個の誘電体27
を介したうえで基板表面側コンデンサ電極29と対向す
ることによってコンデンサを各別に構成するものであ
る。そこで、誘電体27はこれら埋設コンデンサ電極3
4,35の各々と互いに異なる枚数の基板を介して挿入
されているのであり、誘電体27と埋設コンデンサ電極
34,35との離間間隔を変更した場合には、基板表面
方向に沿った占有面積を増大させることなく、容量値の
異なる複数個のコンデンサを構成することができるとい
う利点がある。また、第6層の基板26の表面38には
同じく他方のコンデンサ電極36(基板表面側コンデン
サ電極36)が形成されている。
すなわち、ここでのコンデンサ電極29,34,35,
36それぞれは、限定された大きさを有する誘電体27
を介したうえで基板21ないし26積み重ね方向に沿う
一直線上に配置されているのである。
第6層の基板26の表面38には、導電体32,33を
介して第1および第2の埋設コンデンサ電極34,35
どうしあるいはその埋設コンデンサ電極34,35と基
板表面側コンデンサ電極36とを接続する導電性の接続
パターン39が形成されている。
このような構造を有する実施例の積層基板20によれ
ば、第2図の等価回路に示すようなコンデンサC1,C
2,C3が構成されている。つまり、コンデンサC1は
誘電体27と一方の基板表面側コンデンサ電極29と第
1の埋設コンデンサ電極34とで構成され、コンデンサ
C2は誘電体27と一方の基板表面側コンデンサ電極2
9と第2の埋設コンデンサ電極35とで構成され、コン
デンサC3は誘電体27と一方の基板表面側コンデンサ
電極29と他方の基板表面側コンデンサ電極36とで構
成されている。また、各コンデンサC1,C2,C3を
接続する接続ラインL1,L2の内、一方の接続ライン
L2は接続パターン39に対応している。
そして、このような構造の積層基板20において、第2
図の端子T1,T2から見た全体の容量値を変更する場
合は、接続パターン39の接続関係を変更するとよい。
例えば、第2図の等価回路では、端子T1,T2から見
た容量値は、3個のコンデンサC1,C2,C3の並列
接続により得られているが、接続パターン39を変更し
て等価回路的には接続ラインL1を接続ラインL3に変
更するようにすれば、2個のコンデンサC1,C3の並
列接続になって端子T1,T2から見た全容量値を変更
することができる。
したがって、このような構成では各基板を積み重ねた後
でも接続パターンの変更によりその全体の容量値を任意
に変更することができる。
次に、この積層基板20の製造要領について説明する
と、まず、最下層にある第1層の基板21の表面28に
一方の基板表面側コンデンサ電極29をスクリーン印刷
等の手法により形成する。一方の基板表面側コンデンサ
電極29を形成された第1層の基板21の上に誘電体2
7を同様の手法で形成した後、第2層の基板22を積み
重ねる。この積み重ねの後に、第3層の基板23を積み
重ねる。そして、第3層の基板23の上に前記と同様の
手法で第1の埋設コンデンサ電極34を形成する。この
場合の埋設コンデンサ電極34は図面上は第1のバイア
ホール30のところまで横方向に延びてそこでの導電体
32と接続されている そして、この第3層の基板23の上に第4層ないし第6
層の基板24ないし26を積み重ねるのであるが、第6
層の基板26には第1および第2のバイアホール30,
31と、誘電体27に対向する位置に他方の基板表面側
コンデンサ電極36とをそれぞれ形成するとともに、各
バイアホール30,31の入り口部と出口部および内周
面のそれぞれに導電体32,33を形成する。また、第
5層の基板25には、第1および第2のバイアホール3
0,31(これは第6層の基板26におけるバイアホー
ル30,31と共通しているので同一符号で示してい
る。)を形成するとともに、バイアホール30,31の
内周面および出口部に導電体32,33(これは第6層
の基板26における導電体32,33と共通しているの
で同一符号で示している。)を形成する。第4層の基板
24には、積み重ね方向において誘電体27と対向する
位置に第2の埋設コンデンサ電極35を形成するととも
に第1のバイアホール30を形成し、かつそのバイアホ
ール30に導電体32を形成する。この第2の埋設コン
デンサ電極35も前記第1の埋設コンデンサ電極34と
同様にして図面上、第2のバイアホール31のところに
まで横方向に延びてそこでの導電体33と接続されてい
る。
そして、このような第4層の基板24から第6層の基板
26において、第4層の基板24から第6層の基板26
までを順次に第3層の基板23の上から積み重ねてい
く。
そうして、第6層の基板26が積み重ねられると、第6
層の基板26の表面38に接続パターン39を形成して
その表面38にある他方の基板表面側コンデンサ電極3
6と、第3層の基板23における第1の埋設コンデンサ
電極34と、第4層の基板24における第2の埋設コン
デンサ電極35とが積み重ね方向線37上に形成され
る。
このようにして、実施例の積層基板20の製造が完了す
る。
(効果) 以上説明したことから明らかなように本考案によれば、
コンデンサ内蔵積層基板の全体としての容量値が規格か
ら外れている場合には、接続パターンの接続関係を適宜
変更することにより、その容量値が規格値に入るように
することができる。また、その容量値が規格値に入って
いるが、それを他の容量値に修正する場合にもその接続
パターンの接続関係を適宜変更することによりその修正
を行うことができる。したがって、本考案によれば、そ
の容量値の修正を容易に行うことができる。
【図面の簡単な説明】
第1図および第2図は本考案の一実施例に係り、第1図
はその実施例のコンデンサ内蔵積層基板の断面図、第2
図は第1図の積層基板の等価回路図である。 第3図および第4図は従来例に係り、第3図はその従来
例の積層基板の断面図、第4図は第3図の積層基板の等
価回路図である。 図中、符号21ないし26……基板、27……誘電体、
29,36……基板表面側コンデンサ電極、34,35
……埋設コンデンサ電極、30,31……バイアホー
ル、32,33……導電体。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−17232(JP,A) 特開 昭59−17227(JP,A) 特開 昭59−172807(JP,A) 特開 昭59−168705(JP,A) 実開 昭59−180463(JP,U) 実開 昭60−79727(JP,U)

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】複数枚の基板を層状に積み重ねて構成さ
    れ、積み重ねられた基板間の適所には単一個の誘電体が
    挿入されるとともに、前記基板の積み重ね方向における
    前記誘電体を介して対向するコンデンサ電極が形成され
    ているコンデンサ内蔵積層基板であって、 各基板の積み重ね方向に沿ってはバイアホールが形成さ
    れており、これらバイアホールの内端部には前記コンデ
    ンサ電極の互いに異なる一方ずつが埋設コンデンサ電極
    として接続されているとともに、 前記誘電体は限定された大きさを有し、かつ、前記埋設
    コンデンサ電極のそれぞれとは互いに異なる枚数の基板
    を介したうえで積み重ね方向に沿う一直線上に配置され
    たものである一方、 積み重ねられた基板全体の表面上には、前記バイアホー
    ルを介したうえで前記埋設コンデンサ電極どうし、ある
    いはまた、前記埋設コンデンサ電極と基板表面側コンデ
    ンサ電極との間を選択的に接続する接続パターンが形成
    されていることを特徴とするコンデンサ内蔵積層基板。
JP1987112258U 1987-07-21 1987-07-21 コンデンサ内蔵積層基板 Expired - Lifetime JPH0617339Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987112258U JPH0617339Y2 (ja) 1987-07-21 1987-07-21 コンデンサ内蔵積層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987112258U JPH0617339Y2 (ja) 1987-07-21 1987-07-21 コンデンサ内蔵積層基板

Publications (2)

Publication Number Publication Date
JPS6416670U JPS6416670U (ja) 1989-01-27
JPH0617339Y2 true JPH0617339Y2 (ja) 1994-05-02

Family

ID=31351033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987112258U Expired - Lifetime JPH0617339Y2 (ja) 1987-07-21 1987-07-21 コンデンサ内蔵積層基板

Country Status (1)

Country Link
JP (1) JPH0617339Y2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917232A (ja) * 1982-07-20 1984-01-28 日本電気株式会社 複合積層セラミツク部品およびその製造方法
JPS5917227A (ja) * 1982-07-20 1984-01-28 日本電気株式会社 複合積層セラミツク部品の製造方法
JPS59172807A (ja) * 1983-03-22 1984-09-29 Nec Corp 積層型位相同期圧電発振器
JPS59168705A (ja) * 1983-03-15 1984-09-22 Nec Corp 積層型電圧制御圧電発振器
JPS59180463A (ja) * 1983-03-31 1984-10-13 Fujitsu Ten Ltd エンジン回転数読取り方式
JPS59180463U (ja) * 1983-05-18 1984-12-01 ソニー株式会社 セラミツク多層配線基板
JPS6079727U (ja) * 1983-11-08 1985-06-03 日本電気株式会社 トリマ−コンデンサ

Also Published As

Publication number Publication date
JPS6416670U (ja) 1989-01-27

Similar Documents

Publication Publication Date Title
CN1794388B (zh) 多层片状电容器的制造方法
JPH01192107A (ja) Lc複合部品
JPH0625031Y2 (ja) コンデンサ内蔵積層基板
JPH01120805A (ja) 複合型積層貫通コンデンサの製造方法
US7149071B2 (en) Controlled resistance capacitors
JPH0617339Y2 (ja) コンデンサ内蔵積層基板
JPH08335528A (ja) 積層セラミック電子部品およびその製造方法
JPH08124800A (ja) コンデンサアレイ
JP2001076952A (ja) 積層セラミック電子部品及びその製造方法
US6597056B1 (en) Laminated chip component and manufacturing method
JPH11195531A (ja) チップ部品、チップネットワーク部品
JP2000133544A (ja) チップ電子部品
JPH0440265Y2 (ja)
US12597554B2 (en) Electronic component
JPH0517905Y2 (ja)
TW557458B (en) Laminated electric parts
JP2000269078A (ja) 積層電子部品
JPH0466403B2 (ja)
JPH0427155Y2 (ja)
JPH04267317A (ja) 積層セラミックコンデンサ
JPS6338856B2 (ja)
JPH0441619Y2 (ja)
JP2734362B2 (ja) 積層形コンデンサ及びその製造方法、それに用いる部材
JPH01179389A (ja) 回路配線基板の製造方法
JPH0115157Y2 (ja)