JPH06175606A - ハードウエアスクリーン上への画像表示方法および装置 - Google Patents
ハードウエアスクリーン上への画像表示方法および装置Info
- Publication number
- JPH06175606A JPH06175606A JP3212413A JP21241391A JPH06175606A JP H06175606 A JPH06175606 A JP H06175606A JP 3212413 A JP3212413 A JP 3212413A JP 21241391 A JP21241391 A JP 21241391A JP H06175606 A JPH06175606 A JP H06175606A
- Authority
- JP
- Japan
- Prior art keywords
- micro
- screen
- image
- memory
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】リアルタイムでマトリックススクリーン上へ画
像を供給する装置および方法を提供する。 【構成】画像発生装置１４と結合された、管理装置１８
を有する処理装置１３、微小区域発生装置２０および相
関回路を有し、この相関回路が座標ｘ、ｙの各画像点に
対し、発生装置２０に貯蔵され予め決定されている画素
の微小区域の系列のうち１つを選択するものであり、こ
の相関回路で座標ｘ、ｙにおいて、前もって表示された
微小区域と相関させ、その後それをスクリーンメモリー
２２に書き込み、スクリーン１６上に表示させる。上記
スクリーンメモリー２２は処理装置１３内で集積され、
微小区域画素と同じ方法で組織化されたメモリーセル
（２２1 〜２２16）のマトリックスを有し、単一のマト
リックスアドレスバス２６と関係づけられ、これにより
メモリーセルを同時にアドレスするとともにメモリーセ
ルのアドレスの発生装置１９と結合することを可能と
し、さらに処理装置１３が直接画像発生装置１４と結合
しているものである。
像を供給する装置および方法を提供する。 【構成】画像発生装置１４と結合された、管理装置１８
を有する処理装置１３、微小区域発生装置２０および相
関回路を有し、この相関回路が座標ｘ、ｙの各画像点に
対し、発生装置２０に貯蔵され予め決定されている画素
の微小区域の系列のうち１つを選択するものであり、こ
の相関回路で座標ｘ、ｙにおいて、前もって表示された
微小区域と相関させ、その後それをスクリーンメモリー
２２に書き込み、スクリーン１６上に表示させる。上記
スクリーンメモリー２２は処理装置１３内で集積され、
微小区域画素と同じ方法で組織化されたメモリーセル
（２２1 〜２２16）のマトリックスを有し、単一のマト
リックスアドレスバス２６と関係づけられ、これにより
メモリーセルを同時にアドレスするとともにメモリーセ
ルのアドレスの発生装置１９と結合することを可能と
し、さらに処理装置１３が直接画像発生装置１４と結合
しているものである。
Description
【０００１】
【産業上の利用分野】本発明は、シンセサイザーあるい
はビデオ画像発生装置からのカラーあるいは白黒の画像
をマトリックススクリーン上に表示する技術に関する。
はビデオ画像発生装置からのカラーあるいは白黒の画像
をマトリックススクリーン上に表示する技術に関する。
【０００２】画像処理は多くの分野に利用されている
が、本発明の関心は特に航空電子工学の分野への応用に
ある。
が、本発明の関心は特に航空電子工学の分野への応用に
ある。
【０００３】発生装置と表示装置との間で、画像はその
鮮明度が表示装置のそれよりも高いか低いかにかかわり
なく、その特性改良のための処理を受ける。
鮮明度が表示装置のそれよりも高いか低いかにかかわり
なく、その特性改良のための処理を受ける。
【０００４】現在知られている装置は、以下の記載から
明らかになるであろうが、1000×1000以上の点あるいは
絵素（画素）をもった高鮮明度画像にリアルタイムで
（すなわち、60Hzビデオ規格に対して16ms以下、あるい
は50Hzに対して20ms以下の時間で）処理することはでき
ない。なお、１つの画素は、一般に三原色、すなわち
赤、緑、青と関係するマトリックススクリーンの最小の
受像要素であることに注意する必要がある。
明らかになるであろうが、1000×1000以上の点あるいは
絵素（画素）をもった高鮮明度画像にリアルタイムで
（すなわち、60Hzビデオ規格に対して16ms以下、あるい
は50Hzに対して20ms以下の時間で）処理することはでき
ない。なお、１つの画素は、一般に三原色、すなわち
赤、緑、青と関係するマトリックススクリーンの最小の
受像要素であることに注意する必要がある。
【０００５】
【従来の技術】本発明は、とりわけフランス公開第8712
039 号に関連するもので、この公開公報は本発明中にそ
れとはなしに紹介されるであろう。
039 号に関連するもので、この公開公報は本発明中にそ
れとはなしに紹介されるであろう。
【０００６】このフランス特許は、表示される１つの点
に代わって、画素群の微小区域を用いる装置に関するも
のである。
に代わって、画素群の微小区域を用いる装置に関するも
のである。
【０００７】画像発生装置は、各画像を得るに際し、表
示しようとするアウトラインに追従するいわゆるベクト
ルスキャンに従って、これらの画素はマトリックス画像
メモリー中および表示スクリーン上の座標によるか、あ
るいはカラーコードにより定義される連続した画素を供
給するものである。
示しようとするアウトラインに追従するいわゆるベクト
ルスキャンに従って、これらの画素はマトリックス画像
メモリー中および表示スクリーン上の座標によるか、あ
るいはカラーコードにより定義される連続した画素を供
給するものである。
【０００８】例えば、画像およびスクリーンメモリーの
網としては、10ビットのアドレスに対応する1024(210)
列・1024段のものが使用できる。一方、上記発生装置の
容量は、もしシンセサイザー装置であれば、12×12ビッ
トに対応する4096(212) ×4096画素のものが使用しう
る。上記カラーコードは６ビットにより決定される。上
記発生装置の容量によっては、必要とするメモリーアド
レスビット数およびカラーコード、画像メモリーの各ノ
ード（node) の記憶容量は８ビットであってもよい。
網としては、10ビットのアドレスに対応する1024(210)
列・1024段のものが使用できる。一方、上記発生装置の
容量は、もしシンセサイザー装置であれば、12×12ビッ
トに対応する4096(212) ×4096画素のものが使用しう
る。上記カラーコードは６ビットにより決定される。上
記発生装置の容量によっては、必要とするメモリーアド
レスビット数およびカラーコード、画像メモリーの各ノ
ード（node) の記憶容量は８ビットであってもよい。
【０００９】上記発生装置は、ベクトルスキャンに対応
して、アドレスされたノードにおいて画像データが書き
込まれている画像メモリーをアドレスする。その画像デ
ータは、以下で扱われる微小区域による処理のため１つ
のカラーコードと２つの半ＬＳＢ（low significant by
te) ビットから構成される。
して、アドレスされたノードにおいて画像データが書き
込まれている画像メモリーをアドレスする。その画像デ
ータは、以下で扱われる微小区域による処理のため１つ
のカラーコードと２つの半ＬＳＢ（low significant by
te) ビットから構成される。
【００１０】ビデオ発生装置の場合には、アナログ・デ
ジタル変換後、微小区域により処理される前に、画像デ
ータが画像メモリーではなくラスター（raster) メモリ
ーに書き込まれる。
ジタル変換後、微小区域により処理される前に、画像デ
ータが画像メモリーではなくラスター（raster) メモリ
ーに書き込まれる。
【００１１】次に微小区域発生装置について説明する
と、この装置は、表示すべき厚さや色等の特性に関する
アウトラインを処理するために用いられるものである。
それは、下記〜の事項によってプログラムされる。 マトリックス表示の特性と構造（輝度レベル、赤・緑
・青の画素のカッド（quad) 、トリオあるいは対角線分
布等による分布） 処理対象である原画像の特性と構造 表示スクリーンの検査条件（照明、観察距離等） 上記微小区域装置は特に階段効果あるいはシンチレーシ
ョン等の識別不能な可視的な人工物を翻訳することを可
能にするものである。
と、この装置は、表示すべき厚さや色等の特性に関する
アウトラインを処理するために用いられるものである。
それは、下記〜の事項によってプログラムされる。 マトリックス表示の特性と構造（輝度レベル、赤・緑
・青の画素のカッド（quad) 、トリオあるいは対角線分
布等による分布） 処理対象である原画像の特性と構造 表示スクリーンの検査条件（照明、観察距離等） 上記微小区域装置は特に階段効果あるいはシンチレーシ
ョン等の識別不能な可視的な人工物を翻訳することを可
能にするものである。
【００１２】従来の微小区域装置３は、図１を参照する
と、画像メモリー２とスクリーンメモリー４との間に管
理装置６、微小区域発生装置７および相関装置８を有し
ている。管理装置６は、画像メモリー２を継続的に読み
込むものである。すなわち、メモリー中の点のアドレス
をテレビジョン走査して、20ビットの生成により、上記
例のデータを再び拾うために、画像メモリー２を読み込
むのである。従ってメモリー内の全ての点は読み込まれ
るということが重要である。
と、画像メモリー２とスクリーンメモリー４との間に管
理装置６、微小区域発生装置７および相関装置８を有し
ている。管理装置６は、画像メモリー２を継続的に読み
込むものである。すなわち、メモリー中の点のアドレス
をテレビジョン走査して、20ビットの生成により、上記
例のデータを再び拾うために、画像メモリー２を読み込
むのである。従ってメモリー内の全ての点は読み込まれ
るということが重要である。
【００１３】上記管理装置６は、この場合６ビットであ
るが、微小区域発生装置７内に蓄えられた微小区域の選
択のためのパラメーターをも発生させる。
るが、微小区域発生装置７内に蓄えられた微小区域の選
択のためのパラメーターをも発生させる。
【００１４】最後に、上記管理装置６は、画像の残部に
より選択された微小区域と関連づけるため相関装置８を
チェックする。このチェックは、この場合、９ビットで
行われる。
より選択された微小区域と関連づけるため相関装置８を
チェックする。このチェックは、この場合、９ビットで
行われる。
【００１５】上記管理装置６は第二世代のプログラム可
能なアレー論理デバイス（例えばサイプレス・セミコン
ダクター社やアドバンスト・マイクロ・デバイス社製の
もの）で、しばしばＰＡＬ（モノリチック・メモリーズ
社の登録商標）によって形成されている。このＰＡＬは
使用された表示装置により再度プログラムできる。
能なアレー論理デバイス（例えばサイプレス・セミコン
ダクター社やアドバンスト・マイクロ・デバイス社製の
もの）で、しばしばＰＡＬ（モノリチック・メモリーズ
社の登録商標）によって形成されている。このＰＡＬは
使用された表示装置により再度プログラムできる。
【００１６】上記微小区域発生装置７は、この場合１５
ビットで、画像メモリー２から受けたワードと、管理装
置６から受け取った選択パラメーターによって微小区域
を選択する。
ビットで、画像メモリー２から受けたワードと、管理装
置６から受け取った選択パラメーターによって微小区域
を選択する。
【００１７】各微小区域は１つのマトリックス、この場
合ディスプレイ上の４×４点（画素）、を決定する。各
点の輝度レベルはこの場合、１６の中から選択される。
輝度レベルを利用することによって、微小区域上ではっ
きりと照らされた点の位置決めのチェックが容易にでき
るとともに、半ＬＳＢビットにより、所望の量および適
当な微小区域の選択により、両方向にそれを相殺するこ
とができる。
合ディスプレイ上の４×４点（画素）、を決定する。各
点の輝度レベルはこの場合、１６の中から選択される。
輝度レベルを利用することによって、微小区域上ではっ
きりと照らされた点の位置決めのチェックが容易にでき
るとともに、半ＬＳＢビットにより、所望の量および適
当な微小区域の選択により、両方向にそれを相殺するこ
とができる。
【００１８】上記微小区域は６４ビットに変換されて相
関装置８に送られる。
関装置８に送られる。
【００１９】微小区域発生装置７はＰＲＯＭｓ（プログ
ラマブル・リード・オンリー・メモリーズ）のアレーに
よって形成される。
ラマブル・リード・オンリー・メモリーズ）のアレーに
よって形成される。
【００２０】上記相関装置（あるいはバレル相関機）８
の機能は、以前にスクリーンメモリー４によって書か
れ、相関装置によって貯められた画素の輝度を、装置７
によって選択された微小区域の画素の輝度に従って変更
することである。
の機能は、以前にスクリーンメモリー４によって書か
れ、相関装置によって貯められた画素の輝度を、装置７
によって選択された微小区域の画素の輝度に従って変更
することである。
【００２１】シンセサイザーされた画像のために、ＳＵ
Ｐ（Ａ、Ｂ）という形の相関関数（それは最も大きな輝
度を点を貯める）が考えられる。ビデオ画像、例えばテ
レビジョンカメラによって供給されるようなもの、のた
めにはＳＵＭ（Ａ、Ｂ）あるいはＭＥＡＮ（Ａ、Ｂ）と
いう形の相関関数が考えられる。
Ｐ（Ａ、Ｂ）という形の相関関数（それは最も大きな輝
度を点を貯める）が考えられる。ビデオ画像、例えばテ
レビジョンカメラによって供給されるようなもの、のた
めにはＳＵＭ（Ａ、Ｂ）あるいはＭＥＡＮ（Ａ、Ｂ）と
いう形の相関関数が考えられる。
【００２２】上記相関装置ＦＩＦＯ（ファースト・イン
・ファースト・アウト）型の１０２４４ビット・ワード
の容量をもつメモリーと、相関関数を使用した「ＰＡ
Ｌ」回路からなる。
・ファースト・アウト）型の１０２４４ビット・ワード
の容量をもつメモリーと、相関関数を使用した「ＰＡ
Ｌ」回路からなる。
【００２３】相関装置８からの相関データはスクリーン
メモリー４に書かれ、スクリーンメモリー４での画素の
書き込みはその前に書かれた画素を消去する。このスク
リーンメモリー（１０２４×１０２４ ４ビット・ワー
ド）は、画像発生周波数（５０または６０Ｈｚ）をディ
スプレイ・リフレッシュ周波数（１００Ｈｚ）と合わせ
るものである。
メモリー４に書かれ、スクリーンメモリー４での画素の
書き込みはその前に書かれた画素を消去する。このスク
リーンメモリー（１０２４×１０２４ ４ビット・ワー
ド）は、画像発生周波数（５０または６０Ｈｚ）をディ
スプレイ・リフレッシュ周波数（１００Ｈｚ）と合わせ
るものである。
【００２４】上記スクリーンメモリー４はインターフェ
ースを介してスクリーンに結合される。
ースを介してスクリーンに結合される。
【００２５】システムがシンセサイザーチャンネルおよ
びビデオチャンネルを有する場合には、２つのそれぞれ
の微小区域装置はミキサーによってスクリーンメモリー
と結合される。このミキサーは、テレビジョンカメラ等
のビデオセンサーにより表示された画像に対してシンセ
サイザー画像のバランスレベルを制御するために設計さ
れたものである。
びビデオチャンネルを有する場合には、２つのそれぞれ
の微小区域装置はミキサーによってスクリーンメモリー
と結合される。このミキサーは、テレビジョンカメラ等
のビデオセンサーにより表示された画像に対してシンセ
サイザー画像のバランスレベルを制御するために設計さ
れたものである。
【００２６】最後に、図２に示すように、従来の装置に
おいては、マトリックススクリーン５上にシンセサイザ
ーまたはビデオ発生装置１からの画像を表示するため
に、上記発生装置１はマトリックス画像メモリー２を、
ベクトルスキャンに従いながらアドレスして、表示すべ
き画像用のデータをその中に書き込む。また管理装置６
は、画像メモリーの全ての画素を継続的に走査し、予め
決定された画素の微小区域を選択する。これらは微小区
域発生装置７内に貯められ、画像メモリーから読み込ま
れた画素に対応するものであり、それらを微小区域によ
って置換し、相関装置８内で相互に相関させた後、点の
マトリックススクリーンメモリー４内に継続的に書き込
み、マトリックススクリーン５に継続的に表示するもの
である。
おいては、マトリックススクリーン５上にシンセサイザ
ーまたはビデオ発生装置１からの画像を表示するため
に、上記発生装置１はマトリックス画像メモリー２を、
ベクトルスキャンに従いながらアドレスして、表示すべ
き画像用のデータをその中に書き込む。また管理装置６
は、画像メモリーの全ての画素を継続的に走査し、予め
決定された画素の微小区域を選択する。これらは微小区
域発生装置７内に貯められ、画像メモリーから読み込ま
れた画素に対応するものであり、それらを微小区域によ
って置換し、相関装置８内で相互に相関させた後、点の
マトリックススクリーンメモリー４内に継続的に書き込
み、マトリックススクリーン５に継続的に表示するもの
である。
【００２７】かくして、１つの画素は５０ｎｓで処理さ
れ、５６ｎｓで1024×1024画素のシンセサイズ画像を得
る。一方、ビデオラスターは１６ｍｓ、６０Ｈｚ規格で
処理されるか、２０ｍｓ、５０Ｈｚ規格で処理される。
シンセサイズ画像の発生と貯蔵の所要時間はいうまでも
なく、５６ｍｓである。
れ、５６ｎｓで1024×1024画素のシンセサイズ画像を得
る。一方、ビデオラスターは１６ｍｓ、６０Ｈｚ規格で
処理されるか、２０ｍｓ、５０Ｈｚ規格で処理される。
シンセサイズ画像の発生と貯蔵の所要時間はいうまでも
なく、５６ｍｓである。
【００２８】
【発明が解決しようとする課題】以上のように従来装置
は、シンササイズ画像に関して、「リアルタイム」とは
言い得ないものである。本発明は、リアルタイムと言い
うる、マトリックススクリーン上への画像の供給装置お
よび方法を提供することを目的とする。本出願人は、従
来装置における次の点の観察に基づいて本発明を完成し
たものである。すなわち、従来装置においては、データ
を含んでいるか否かにかかわらず、すべての画像点を処
理し、スクリーンメモリーによって微小区域を相関づけ
ることが必要となるということである。このような観察
はすでに発明活動を含んでいる。
は、シンササイズ画像に関して、「リアルタイム」とは
言い得ないものである。本発明は、リアルタイムと言い
うる、マトリックススクリーン上への画像の供給装置お
よび方法を提供することを目的とする。本出願人は、従
来装置における次の点の観察に基づいて本発明を完成し
たものである。すなわち、従来装置においては、データ
を含んでいるか否かにかかわらず、すべての画像点を処
理し、スクリーンメモリーによって微小区域を相関づけ
ることが必要となるということである。このような観察
はすでに発明活動を含んでいる。
【００２９】
【課題を解決するための手段】上記課題を解決した本発
明方法は、図面も参照すれば、画素から構成されるマト
リックススクリーン上に画像発生装置１４からの画像を
表示させる方法において、座標ｘ、ｙを有する各画像点
に対し，予め決定され、微小区域発生装置２０に貯蔵さ
れた画素の微小区域の系列のうち１つが選択され４２，
４３、前もってそれを座標ｘ、ｙにおいて、表示された
微小区域と相関させ４５た後、それをスクリーンメモリ
ー内に書き込み４６、スクリーン上に表示させる方法で
あって、上記スクリーンメモリーが、メモリーセルのマ
トリックスに従って微小区域の画素のマトリックスと同
一の方法で組織化され、メモリーセルの相当するアドレ
スが、表示される点の座標から決定され４０、これによ
りそれらを同時にマトリックス内にアドレスし、相当す
る新たに選択された４２，４３微小区域のデータと相関
づけられた４５データを読み込み４１、その相関結果と
しての微小区域がスクリーンメモリー内に書き込まれ４
６、さらにこれが読まれてスクリーン上に画像を表示す
ることを特徴とするものである。
明方法は、図面も参照すれば、画素から構成されるマト
リックススクリーン上に画像発生装置１４からの画像を
表示させる方法において、座標ｘ、ｙを有する各画像点
に対し，予め決定され、微小区域発生装置２０に貯蔵さ
れた画素の微小区域の系列のうち１つが選択され４２，
４３、前もってそれを座標ｘ、ｙにおいて、表示された
微小区域と相関させ４５た後、それをスクリーンメモリ
ー内に書き込み４６、スクリーン上に表示させる方法で
あって、上記スクリーンメモリーが、メモリーセルのマ
トリックスに従って微小区域の画素のマトリックスと同
一の方法で組織化され、メモリーセルの相当するアドレ
スが、表示される点の座標から決定され４０、これによ
りそれらを同時にマトリックス内にアドレスし、相当す
る新たに選択された４２，４３微小区域のデータと相関
づけられた４５データを読み込み４１、その相関結果と
しての微小区域がスクリーンメモリー内に書き込まれ４
６、さらにこれが読まれてスクリーン上に画像を表示す
ることを特徴とするものである。
【００３０】また、本発明装置は、前記方法を実施する
ため画像発生装置からの画素のマトリックススクリーン
上に画像を表示する装置であって、少なくとも１つの処
理装置（１３）が管理手段（１８）、微小区域発生手段
（２０）、相関手段（３４）を有し、この相関手段（３
４）の配置により、座標ｘ、ｙを有する各画像点に対し
て、上記発生手段（２０）内に貯蔵されている予め決定
された画素の微小区域の系列のうち１つを選択し、これ
を相関手段（３４）で座標ｘ、ｙにおいて、前もって表
示された微小区域と相関付け、スクリーンメモリー（２
２）内に書き込まれ、さらにスクリーン（１６）上に表
示する装置において、上記スクリーンメモリー（２２）
は、処理装置（１３）内に集積され、かつメモリーセル
（２２1 〜２２16）のマトリックスを有し、このマトリ
ックスは微小区域の画素と同一方法で組織化され、単一
のマトリックスアドレスバス（２６）と関係づけられ、
このマトリックスアドレスバス（２６）は上記メモリー
セルを同時にアドレスすることおよびメモリーセルのア
ドレス発生手段（１９）と結合されることを可能とする
ものであり、さらに上記処理装置（１３）が画像発生装
置（１４）に直接的に結合されていることを特徴とする
ものである。
ため画像発生装置からの画素のマトリックススクリーン
上に画像を表示する装置であって、少なくとも１つの処
理装置（１３）が管理手段（１８）、微小区域発生手段
（２０）、相関手段（３４）を有し、この相関手段（３
４）の配置により、座標ｘ、ｙを有する各画像点に対し
て、上記発生手段（２０）内に貯蔵されている予め決定
された画素の微小区域の系列のうち１つを選択し、これ
を相関手段（３４）で座標ｘ、ｙにおいて、前もって表
示された微小区域と相関付け、スクリーンメモリー（２
２）内に書き込まれ、さらにスクリーン（１６）上に表
示する装置において、上記スクリーンメモリー（２２）
は、処理装置（１３）内に集積され、かつメモリーセル
（２２1 〜２２16）のマトリックスを有し、このマトリ
ックスは微小区域の画素と同一方法で組織化され、単一
のマトリックスアドレスバス（２６）と関係づけられ、
このマトリックスアドレスバス（２６）は上記メモリー
セルを同時にアドレスすることおよびメモリーセルのア
ドレス発生手段（１９）と結合されることを可能とする
ものであり、さらに上記処理装置（１３）が画像発生装
置（１４）に直接的に結合されていることを特徴とする
ものである。
【００３１】
【作用】本発明によれば、リアルタイムでマトリックス
スクリーン上へ画像を供給することができる。
スクリーン上へ画像を供給することができる。
【００３２】
【実施例】以下本発明をより詳細に説明する。本発明
は、まず最初に、画像発生装置からの画素をマトリック
ススクリーン上へ供給する全ての方法に関するものであ
る。この画像発生装置内では、座標ｘ、ｙをもつ各画像
点に対して微小区域発生装置に貯められた予め決定され
た画素の微小区域のシリーズの１つが選択され、それを
前記のように供給された微小区域と座標ｘ、ｙにおいて
相関させ、それをスクリーンメモリーに書き込み、さら
にそれをスクリーン上に表示する。この方法は次の事実
によって特徴づけられるものである。すなわち、スクリ
ーンメモリーが微小区域画素と同様な方法でメモリーセ
ルのマトリックスにより組織化され、対応するメモリー
セルのアドレスが、供給される点の座標から決定され、
同時にそれらをアドレスするとともに、対応する選択さ
れた新微小区域のデータと相関したデータを読み込み、
その微小区域が相関の結果としてスクリーンメモリー内
に書き込まれる。後者は画像をスクリーン上に表示する
ために読まれることになる。
は、まず最初に、画像発生装置からの画素をマトリック
ススクリーン上へ供給する全ての方法に関するものであ
る。この画像発生装置内では、座標ｘ、ｙをもつ各画像
点に対して微小区域発生装置に貯められた予め決定され
た画素の微小区域のシリーズの１つが選択され、それを
前記のように供給された微小区域と座標ｘ、ｙにおいて
相関させ、それをスクリーンメモリーに書き込み、さら
にそれをスクリーン上に表示する。この方法は次の事実
によって特徴づけられるものである。すなわち、スクリ
ーンメモリーが微小区域画素と同様な方法でメモリーセ
ルのマトリックスにより組織化され、対応するメモリー
セルのアドレスが、供給される点の座標から決定され、
同時にそれらをアドレスするとともに、対応する選択さ
れた新微小区域のデータと相関したデータを読み込み、
その微小区域が相関の結果としてスクリーンメモリー内
に書き込まれる。後者は画像をスクリーン上に表示する
ために読まれることになる。
【００３３】本発明の方法は、継続時間に関するいくつ
かの態様において顕著である。第１に、シンセサイズ画
像の場合には情報を担う画素のみが処理され、その処理
は直接、スクリーンメモリーを必要とする。このメモリ
ーはこのように、所要のメモリー容量を制限する。ま
た、処理によってもたらされる遅延は、画像メモリーの
除去による貯蔵時間の削除のため、特別に減少される。
結局、構成要素であるスクリーンメモリーのマトリック
スアドレス処理は、かなりの時間の短縮をもたらす。
かの態様において顕著である。第１に、シンセサイズ画
像の場合には情報を担う画素のみが処理され、その処理
は直接、スクリーンメモリーを必要とする。このメモリ
ーはこのように、所要のメモリー容量を制限する。ま
た、処理によってもたらされる遅延は、画像メモリーの
除去による貯蔵時間の削除のため、特別に減少される。
結局、構成要素であるスクリーンメモリーのマトリック
スアドレス処理は、かなりの時間の短縮をもたらす。
【００３４】表示される画像がシンセサイズ画像である
ときは、微小区域はスクリーンメモリー内にランダムな
方法で書き込まれる。すなわち、表示すべき輪郭（線ま
たは面積）に従って書き込まれる。
ときは、微小区域はスクリーンメモリー内にランダムな
方法で書き込まれる。すなわち、表示すべき輪郭（線ま
たは面積）に従って書き込まれる。
【００３５】表示される画像がビデオ画像であるとき
は、微小区域はスクリーンメモリー内に継続的に、すな
わち、テレビジョン走査に従って書き込まれる。
は、微小区域はスクリーンメモリー内に継続的に、すな
わち、テレビジョン走査に従って書き込まれる。
【００３６】本発明は、画像発生装置からの画素マトリ
ックススクリーン上の画像の本発明に係る表示方法を実
施するための装置にも係わるものであり、少なくとも管
理手段と連結した処理装置と、微小区域発生手段および
相関手段を含むものである。
ックススクリーン上の画像の本発明に係る表示方法を実
施するための装置にも係わるものであり、少なくとも管
理手段と連結した処理装置と、微小区域発生手段および
相関手段を含むものである。
【００３７】これら手段は、座標ｘ、ｙの各画像点に対
し、発生手段内に貯められた予め決定された画素微小区
域のシリーズから１つを選択するように配置されてお
り、これにより、座標ｘ、ｙにおいて相関手段において
その前に表示された微小区域と相関させた後、それをス
クリーンメモリー内に書き込み、それをスクリーン上に
供給するものである。かかる装置の特徴は、スクリーン
メモリーが処理装置（微小区域画素と同一の方法で組織
されたメモリーセルのマトリックスをもつ）内に集積さ
れ、単一のマトリックス化されたアドレスバスと結合さ
れている。このアドレスバスは、同時にアドレスされ、
かつメモリーセルを発生されたメモリーセルのアドレス
発生手段と結合されることを可能とするものである。ま
た、その処理装置は直接、画像発生装置と結合されてい
る。
し、発生手段内に貯められた予め決定された画素微小区
域のシリーズから１つを選択するように配置されてお
り、これにより、座標ｘ、ｙにおいて相関手段において
その前に表示された微小区域と相関させた後、それをス
クリーンメモリー内に書き込み、それをスクリーン上に
供給するものである。かかる装置の特徴は、スクリーン
メモリーが処理装置（微小区域画素と同一の方法で組織
されたメモリーセルのマトリックスをもつ）内に集積さ
れ、単一のマトリックス化されたアドレスバスと結合さ
れている。このアドレスバスは、同時にアドレスされ、
かつメモリーセルを発生されたメモリーセルのアドレス
発生手段と結合されることを可能とするものである。ま
た、その処理装置は直接、画像発生装置と結合されてい
る。
【００３８】好適には、上記相関手段は順序変換手段と
結合され、この順序変換手段は微小区域発生手段と結合
されている。相関手段は、相関の前に、微小区域発生手
段によって作られた微小区域と、その前に表示された微
小区域との間の一致を確保するものである。
結合され、この順序変換手段は微小区域発生手段と結合
されている。相関手段は、相関の前に、微小区域発生手
段によって作られた微小区域と、その前に表示された微
小区域との間の一致を確保するものである。
【００３９】より有利には、本発明の表示装置は微小区
域による処理のための２つの同一の装置およびその２つ
の処理装置の同期手段を含むことが好ましい。各処理装
置は画像処理と画像表示において交互に機能するもので
ある。
域による処理のための２つの同一の装置およびその２つ
の処理装置の同期手段を含むことが好ましい。各処理装
置は画像処理と画像表示において交互に機能するもので
ある。
【００４０】次に、本発明にかかる画像表示装置のシン
セサイザーチャンネルのみを詳細に説明する（この装置
では次記ビデオチャンネルをももつことができることが
理解されるべきである）。このシンセサイザーチャンネ
ルはビデオ発生装置１０の下流に、アナログ−デジタル
変換装置１１およびカード１２を有し、シンセサイザー
発生装置１４に直接的に結合されているシンセサイザー
チャンネルの微小区域１３と同様な微小区域により処理
される。２つの処理カード１２、１３はミキサー１５に
結合され、ミキサー１５はインターフェース１７を介し
て画像表示スクリーン１６に結合されている（図３）。
セサイザーチャンネルのみを詳細に説明する（この装置
では次記ビデオチャンネルをももつことができることが
理解されるべきである）。このシンセサイザーチャンネ
ルはビデオ発生装置１０の下流に、アナログ−デジタル
変換装置１１およびカード１２を有し、シンセサイザー
発生装置１４に直接的に結合されているシンセサイザー
チャンネルの微小区域１３と同様な微小区域により処理
される。２つの処理カード１２、１３はミキサー１５に
結合され、ミキサー１５はインターフェース１７を介し
て画像表示スクリーン１６に結合されている（図３）。
【００４１】微小区域による処理のための装置１３は、
この場合は単一のものであるが、管理装置１８、メモリ
ーアドレス発生装置１９、従来装置と同一の微小区域発
生装置２０と、順序変換および相関装置２１およびスク
リーンメモリー装置２２を有する。
この場合は単一のものであるが、管理装置１８、メモリ
ーアドレス発生装置１９、従来装置と同一の微小区域発
生装置２０と、順序変換および相関装置２１およびスク
リーンメモリー装置２２を有する。
【００４２】管理装置１８は、ＰＡＬ型の回路からな
り、各種機能を与える。この装置は、ライン２３を通じ
て、装置１３へのアクセス、画像処理における書き込み
のためのアクセス、画像表示のための読み込みのアクセ
ス方法によってアドレス発生装置１９を制御する。上記
装置１８はライン２４を通じて、微小区域選択パラメー
ターを発生装置２０へ提供する。このパラメーターは前
記従来技術において確率されたものである。その選択は
発生装置１４からライン２８を介して供給される画像デ
ータから行われる。上記装置１８は、ライン２５を介し
て、後述する装置２１の順序変換手段を制御する。コー
ド（quad）構造表示のために、微小区域選択パラメータ
ーは６ビットで供給され、そのうち２ビットはコード構
造の符号化に供給され、４ビットは観察条件の符号化に
供給される。トリオ構造表示のためには、４ビットがト
リオ構造の符号化のために供給され、２ビットが観察条
件の符号化のために供給される。
り、各種機能を与える。この装置は、ライン２３を通じ
て、装置１３へのアクセス、画像処理における書き込み
のためのアクセス、画像表示のための読み込みのアクセ
ス方法によってアドレス発生装置１９を制御する。上記
装置１８はライン２４を通じて、微小区域選択パラメー
ターを発生装置２０へ提供する。このパラメーターは前
記従来技術において確率されたものである。その選択は
発生装置１４からライン２８を介して供給される画像デ
ータから行われる。上記装置１８は、ライン２５を介し
て、後述する装置２１の順序変換手段を制御する。コー
ド（quad）構造表示のために、微小区域選択パラメータ
ーは６ビットで供給され、そのうち２ビットはコード構
造の符号化に供給され、４ビットは観察条件の符号化に
供給される。トリオ構造表示のためには、４ビットがト
リオ構造の符号化のために供給され、２ビットが観察条
件の符号化のために供給される。
【００４３】装置１８はアドレス発生装置１９およびラ
イン３５を介して、スクリーンメモリー２２を制御す
る。
イン３５を介して、スクリーンメモリー２２を制御す
る。
【００４４】スクリーンメモリー２２（図５参照）は、
構成要素であるメモリー、またはメモリーセル２２1 〜
２２11のマトリックスによって形成される。このマトリ
ックスは微小区域画素の処理と同一の方法で組織化され
る。すなわちこの場合、１６のＲＡＭｓで、６４ｋ ４
−ビットワードに容量で処理される。上記メモリー２２
はマトリッスアドレスバス２６を有する。このバス２６
は分割されて、行アドレスバス２６Ｃと列アドレスバス
２６Ｌとなり、すべてのセルを同時に、この場合、３０
ｎｓで、微小区域の処理と同様な構造の画素のマトリッ
クスの書き込みと読み込みのためにアドレスすることを
可能とする。例えば、微小区域がスクリーンメモリー２
２に書かれたときは、微小区域の画素はスクリーンメモ
リー内のすべての構成メモリーにおいてそれぞれそのよ
うに書き込まれる。いずれかの行内のすべての構成メモ
リーは、バス２６Ｃを介して同じアドレスを受け取る。
またいずれかの列のすべての構成メモリーは、バス２６
Ｌを介して同じアドレスを受け取る。
構成要素であるメモリー、またはメモリーセル２２1 〜
２２11のマトリックスによって形成される。このマトリ
ックスは微小区域画素の処理と同一の方法で組織化され
る。すなわちこの場合、１６のＲＡＭｓで、６４ｋ ４
−ビットワードに容量で処理される。上記メモリー２２
はマトリッスアドレスバス２６を有する。このバス２６
は分割されて、行アドレスバス２６Ｃと列アドレスバス
２６Ｌとなり、すべてのセルを同時に、この場合、３０
ｎｓで、微小区域の処理と同様な構造の画素のマトリッ
クスの書き込みと読み込みのためにアドレスすることを
可能とする。例えば、微小区域がスクリーンメモリー２
２に書かれたときは、微小区域の画素はスクリーンメモ
リー内のすべての構成メモリーにおいてそれぞれそのよ
うに書き込まれる。いずれかの行内のすべての構成メモ
リーは、バス２６Ｃを介して同じアドレスを受け取る。
またいずれかの列のすべての構成メモリーは、バス２６
Ｌを介して同じアドレスを受け取る。
【００４５】スクリーン上への表示のためのスクリーン
メモリー２２の読み込みは、ライン２９を介して継続的
に、（それはマトリックスメモリーの問題であるから）
ライン３５によって制御される多重通信装置５１によっ
て行われる。例えば、表示スクリーンの１つのライン上
の画素の表示は、連続した４つの画素、および同一の列
アドレスをもちスクリーンメモリーの対応する列の４つ
の構成メモリーの同時送信によって有効なものとなる。
行アドレスは、スクリーンメモリーへの各アクセスの
後、４によって増加される。スクリーンメモリーの列は
この場合、４によって４を読む。すなわち、列アドレス
は４つの各４列によって増加させられる。
メモリー２２の読み込みは、ライン２９を介して継続的
に、（それはマトリックスメモリーの問題であるから）
ライン３５によって制御される多重通信装置５１によっ
て行われる。例えば、表示スクリーンの１つのライン上
の画素の表示は、連続した４つの画素、および同一の列
アドレスをもちスクリーンメモリーの対応する列の４つ
の構成メモリーの同時送信によって有効なものとなる。
行アドレスは、スクリーンメモリーへの各アクセスの
後、４によって増加される。スクリーンメモリーの列は
この場合、４によって４を読む。すなわち、列アドレス
は４つの各４列によって増加させられる。
【００４６】アドレス発生装置１９はＰＡＬ型の回路に
よって形成される。
よって形成される。
【００４７】慣例その他のことを考慮すると、基本的列
と行のアドレスは発生装置１４によりライン２７を介し
て供給される。このアドレスは表示スクリーン上の関連
する微小区域の４つの中央画素に共通の点に座標に一致
するものである。多種の構成メモリー２２1 〜２２16の
アドレスは、処理されるスクリーンの画素の座標ｘ、ｙ
から決定される。このアドレスはシンセサイザーシンボ
ル発生装置、あるいはビデオ発生装置に連結されたアナ
ログ−デジタル変換装置によって発生される。
と行のアドレスは発生装置１４によりライン２７を介し
て供給される。このアドレスは表示スクリーン上の関連
する微小区域の４つの中央画素に共通の点に座標に一致
するものである。多種の構成メモリー２２1 〜２２16の
アドレスは、処理されるスクリーンの画素の座標ｘ、ｙ
から決定される。このアドレスはシンセサイザーシンボ
ル発生装置、あるいはビデオ発生装置に連結されたアナ
ログ−デジタル変換装置によって発生される。
【００４８】画像処理方法において、装置１９は４つの
行アドレスＡＤＲＸ1 −ＡＤＲＸ4および４つの列アド
レスＡＤＲＹ1 −ＡＤＲＹ4 を８ビットで供給する。ま
た、ここで座標Ｘ、Ｙは１０ビットで供給される。その
態様を次に記載する。
行アドレスＡＤＲＸ1 −ＡＤＲＸ4および４つの列アド
レスＡＤＲＹ1 −ＡＤＲＹ4 を８ビットで供給する。ま
た、ここで座標Ｘ、Ｙは１０ビットで供給される。その
態様を次に記載する。
【００４９】 ＡＤＲＸ1 ＝（Ｘ＋１）／４（セルの第１行に対して） ＡＤＲＸ2 ＝ Ｘ ／４（セルの第２行に対して） ＡＤＲＸ3 ＝（Ｘ−１）／４（セルの第３行に対して） ＡＤＲＸ4 ＝（Ｘ−２）／４（セルの第４行に対して） ＡＤＲＹ1 ＝（Ｙ＋１）／４（セルの第１列に対して） ＡＤＲＹ2 ＝ Ｙ ／４（セルの第２列に対して） ＡＤＲＹ3 ＝（Ｙ−１）／４（セルの第３列に対して） ＡＤＲＹ4 ＝（Ｙ−２）／４（セルの第４列に対して） スクリーン表示方法において、基本的アドレスｘ、ｙは
装置１９により発生され、上述のように、スクリーンメ
モリーの読み込みを行い、構成メモリーに適用されるア
ドレスは書き込みの方式により決定される。
装置１９により発生され、上述のように、スクリーンメ
モリーの読み込みを行い、構成メモリーに適用されるア
ドレスは書き込みの方式により決定される。
【００５０】装置２１はＰＡＬ型の回路においてライン
３０を介して微小区域発生装置２０により供給データの
順序変換を保証する。この順序変換はライン２５を介し
て管理装置１８により制御される。またＰＡＬ型の回路
３４において、このように再組織化されたデータはライ
ン３１を介してスクリーンメモリーで読まれたデータと
の相関が保証される。この相関は書き込みの前にライン
３２を通じて行われ、微小区域がスクリーンメモリー２
２と相関づけられる。この場合、ライン３１と３２がバ
ス５０内でスクリーンメモリー２２のレベルで一緒に寄
せ集められる。
３０を介して微小区域発生装置２０により供給データの
順序変換を保証する。この順序変換はライン２５を介し
て管理装置１８により制御される。またＰＡＬ型の回路
３４において、このように再組織化されたデータはライ
ン３１を介してスクリーンメモリーで読まれたデータと
の相関が保証される。この相関は書き込みの前にライン
３２を通じて行われ、微小区域がスクリーンメモリー２
２と相関づけられる。この場合、ライン３１と３２がバ
ス５０内でスクリーンメモリー２２のレベルで一緒に寄
せ集められる。
【００５１】上記順序変換装置３３は相関前に、発生装
置２０により発生した微小区域とスクリーンメモリー２
２に読まれた微小区域との一致を保証する。その結果、
それぞれの同色の画素が相互に一致し、相関可能とな
る。
置２０により発生した微小区域とスクリーンメモリー２
２に読まれた微小区域との一致を保証する。その結果、
それぞれの同色の画素が相互に一致し、相関可能とな
る。
【００５２】例えば、発生装置２０によって供給された
微小区域の１６の要素が、以下のように配列されたアル
ファベットの最初の１６文字によって同一視される。
微小区域の１６の要素が、以下のように配列されたアル
ファベットの最初の１６文字によって同一視される。
【００５３】 Ａ Ｂ Ｃ Ｄ Ｅ Ｆ Ｇ Ｈ Ｉ Ｊ Ｋ Ｌ Ｍ Ｎ Ｏ Ｐ 図８に示すのは、スクリーンメモリーにおける微小区域
の４つの配置であり、この配置は４つの異なるアドレス
ｘ、ｙと一致するものである。左上に図示されているの
は、座標ｘ、ｙの微小区域の最初の配置であり、これが
スクリーンメモリー２２のすべてのセルにおいて同一の
アドレスを表示する。この配置では、微小区域の要素と
スクリーンメモリー２２内で読まれたマトリックスの要
素とは直接的に一致している。すなわち、順序変換は全
く行われていない。図８の右上では、座標ｘの１単位の
増加に応じてスクリーンメモリーで読まれた要素のパッ
ドが図示されている。すなわち、１つの画素の右への水
平移動が示されている。この場合、メモリーの要素と微
小区域の要素との一致は、左への１つの要素の移動によ
って後者が相殺される。
の４つの配置であり、この配置は４つの異なるアドレス
ｘ、ｙと一致するものである。左上に図示されているの
は、座標ｘ、ｙの微小区域の最初の配置であり、これが
スクリーンメモリー２２のすべてのセルにおいて同一の
アドレスを表示する。この配置では、微小区域の要素と
スクリーンメモリー２２内で読まれたマトリックスの要
素とは直接的に一致している。すなわち、順序変換は全
く行われていない。図８の右上では、座標ｘの１単位の
増加に応じてスクリーンメモリーで読まれた要素のパッ
ドが図示されている。すなわち、１つの画素の右への水
平移動が示されている。この場合、メモリーの要素と微
小区域の要素との一致は、左への１つの要素の移動によ
って後者が相殺される。
【００５４】 Ｂ Ｃ Ｄ Ａ Ｆ Ｇ Ｈ Ｅ Ｊ Ｋ Ｌ Ｉ Ｎ Ｏ Ｐ Ｍ このように、水平方向では、必要とする相殺により、０
から３まで、ｘの値に関して４つの順序変換が可能であ
る。同様に垂直方向においてもｙの値に関して当てはま
る。結局、微小区域の中央のどの座標ｘ、ｙに対して
も、１６の異なる順序変換が生じうる。この順序変換は
ライン２５を介して管理装置１８の指令によって行われ
る。図８の左下は、座標ｙを１単位だけ増加させた場合
の微小区域を示したものである。また右下は、２つの座
標ｘ、ｙを２単位増加させたときの微小区域を示してあ
る。
から３まで、ｘの値に関して４つの順序変換が可能であ
る。同様に垂直方向においてもｙの値に関して当てはま
る。結局、微小区域の中央のどの座標ｘ、ｙに対して
も、１６の異なる順序変換が生じうる。この順序変換は
ライン２５を介して管理装置１８の指令によって行われ
る。図８の左下は、座標ｙを１単位だけ増加させた場合
の微小区域を示したものである。また右下は、２つの座
標ｘ、ｙを２単位増加させたときの微小区域を示してあ
る。
【００５５】前記相関回路３４は微小区域とメモリー要
素のマトリックスのすべての要素の上で並行的に作用す
る。ここではそれらは、微小区域の画素とスクリーンメ
モリー内の対応する画素の１組に対して、ライン３１を
通じて関数ＳＵＰ（Ａ、Ｂ）または関数ＳＵＭ（Ａ、
Ｂ）を使用する。関数ＳＵＰ（Ａ、Ｂ）の場合には、最
大の輝度の画素が、ライン３２を通じてスクリーンメモ
リーに再度書き込まれる。
素のマトリックスのすべての要素の上で並行的に作用す
る。ここではそれらは、微小区域の画素とスクリーンメ
モリー内の対応する画素の１組に対して、ライン３１を
通じて関数ＳＵＰ（Ａ、Ｂ）または関数ＳＵＭ（Ａ、
Ｂ）を使用する。関数ＳＵＰ（Ａ、Ｂ）の場合には、最
大の輝度の画素が、ライン３２を通じてスクリーンメモ
リーに再度書き込まれる。
【００５６】最後に、処理装置１３の機能は、入力にお
いてランダム（シンセサイズ画像）あるいは継続的（ビ
デオ画像）タイプであり、出力において継続的である。
さらにそれは、出力においてランダムでもありうる。連
続的な表示は液晶（ＬＣＤ）スクリーン等の平らなカラ
ーマトリックススクリーンには特に好適に適合するとい
う点に留意すべきである。図７に示すように、微小区域
による処理は各種ステージを有する。ステージ４０はス
クリーンメモリー２２のアドレスを決定し、つづくステ
ージ４１はメモリーを読み込み、ステージ４２は微小区
域選択パラメーターを決定し、さらに微小区域発生ステ
ージ４３と順序変換ステージ４４が続き、ステージ４１
と４４から実質的に同時にステージ４５に入り、メモリ
ーに書き込むためにステージ４６に至る。処理装置１３
は情報を含む点のみを処理するため、上記のシステムの
画像の表示にかかる時間は処理速度に制限されない。そ
の時間はシンセサイザ発生装置１４の命令の発生速度に
のみ依存する。このように、上記７ステージ４０〜４６
は、１つの命令に対して、座標ｘ、ｙ、色、精密な位置
を含む命令の供給と一致して１００ｎｓで実施される
（半ＬＳＢビット）。
いてランダム（シンセサイズ画像）あるいは継続的（ビ
デオ画像）タイプであり、出力において継続的である。
さらにそれは、出力においてランダムでもありうる。連
続的な表示は液晶（ＬＣＤ）スクリーン等の平らなカラ
ーマトリックススクリーンには特に好適に適合するとい
う点に留意すべきである。図７に示すように、微小区域
による処理は各種ステージを有する。ステージ４０はス
クリーンメモリー２２のアドレスを決定し、つづくステ
ージ４１はメモリーを読み込み、ステージ４２は微小区
域選択パラメーターを決定し、さらに微小区域発生ステ
ージ４３と順序変換ステージ４４が続き、ステージ４１
と４４から実質的に同時にステージ４５に入り、メモリ
ーに書き込むためにステージ４６に至る。処理装置１３
は情報を含む点のみを処理するため、上記のシステムの
画像の表示にかかる時間は処理速度に制限されない。そ
の時間はシンセサイザ発生装置１４の命令の発生速度に
のみ依存する。このように、上記７ステージ４０〜４６
は、１つの命令に対して、座標ｘ、ｙ、色、精密な位置
を含む命令の供給と一致して１００ｎｓで実施される
（半ＬＳＢビット）。
【００５７】上記システムの性能は驚くべきものであ
る。１６ｍｓの画像周期に対し、１点当たり１００ｎｓ
の速度でのグラフィック世代と３０ｎｓのアクセスタイ
ムのメモリーとをもち、画像周期の間の処理容量は１６
００００画像点であり、カラーの背景では２５６０００
０の画像点である。
る。１６ｍｓの画像周期に対し、１点当たり１００ｎｓ
の速度でのグラフィック世代と３０ｎｓのアクセスタイ
ムのメモリーとをもち、画像周期の間の処理容量は１６
００００画像点であり、カラーの背景では２５６０００
０の画像点である。
【００５８】本発明のシステムは、どの次元の微小区域
であれすべての種類の画像処理ができる。マトリックス
スクリーンのカラー画素の定義と分布もまた本発明を制
限しない。上記システムは、スクリーン観察状態にリア
ルタイムで適用しうる。より長い距離であっても、常に
目で明確に微小区域の大きさが増大することがわかる。
画素の輝度レベルは、液晶スクリーンにおいては観察の
アングルや照明によって最適化されうる。また輝度レベ
ルはハーフトーンや色の感覚によって、あるいは航行目
的に使用する場合には、例えば夜間視用双眼鏡の場合の
ように、赤色の輝度を減らすことによって最適なものと
することができる。
であれすべての種類の画像処理ができる。マトリックス
スクリーンのカラー画素の定義と分布もまた本発明を制
限しない。上記システムは、スクリーン観察状態にリア
ルタイムで適用しうる。より長い距離であっても、常に
目で明確に微小区域の大きさが増大することがわかる。
画素の輝度レベルは、液晶スクリーンにおいては観察の
アングルや照明によって最適化されうる。また輝度レベ
ルはハーフトーンや色の感覚によって、あるいは航行目
的に使用する場合には、例えば夜間視用双眼鏡の場合の
ように、赤色の輝度を減らすことによって最適なものと
することができる。
【００５９】上述の画像表示システムでは、各チャンネ
ル特にシンセサイザーチャンネルは、１つの微小区域に
対し１つの処理装置をもつものである。この場合、画像
は処理されたとおりに表示される。上記システムは２つ
の同一視できる処理装置１３、１３’をも提供できる
（ある観点からはこの点が有利なのである）。その１つ
は処理における機能（スクリーンメモリーに画像を書き
込む方法）であり、他方は表示における機能である（ス
クリーンメモリー内の他の画像を読む方法）。例えば画
像供給スクリーン１６から発生する画像の同期化信号
は、ライン５２を介して管理装置１８に至る。
ル特にシンセサイザーチャンネルは、１つの微小区域に
対し１つの処理装置をもつものである。この場合、画像
は処理されたとおりに表示される。上記システムは２つ
の同一視できる処理装置１３、１３’をも提供できる
（ある観点からはこの点が有利なのである）。その１つ
は処理における機能（スクリーンメモリーに画像を書き
込む方法）であり、他方は表示における機能である（ス
クリーンメモリー内の他の画像を読む方法）。例えば画
像供給スクリーン１６から発生する画像の同期化信号
は、ライン５２を介して管理装置１８に至る。
【００６０】
【発明の効果】以上の通り、本発明によれば、リアルタ
イムでマトリックススクリーン上へ画像を供給すること
ができるなどの利点がもたらされる。
イムでマトリックススクリーン上へ画像を供給すること
ができるなどの利点がもたらされる。
【図１】従来の微小区域による処理装置の図である。
【図２】図１の装置を集積した画像表示装置の図であ
る。
る。
【図３】本発明にかかる画像表示装置の図である。
【図４】図３に示す装置の微小区域の処理のための装置
図である。
図である。
【図５】図４の装置のマトリックススクリーンメモリー
の図である。
の図である。
【図６】図４の処理装置の順序変換装置と相関装置の図
である。
である。
【図７】本発明にかかる画像表示方法を示す図である。
【図８】スクリーンメモリー内の微小区域の各種配置を
示す図である。
示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョアン−ノエル ペルベ フランス国 エシネ 33320 アレ デ フォンデフルワド ９
Claims (8)
- 【請求項１】画素から構成されるマトリックススクリー
ン上に画像発生装置からの画像を表示させる方法におい
て、 座標ｘ、ｙを有する各画像点に対し，予め決定され、微
小区域発生装置に貯蔵された画素の微小区域の系列のう
ち１つが選択され、前もってそれを座標ｘ、ｙにおい
て、表示された微小区域と相関させた後、それをスクリ
ーンメモリー内に書き込み、スクリーン上に表示させる
方法であって、 上記スクリーンメモリーが、メモリーセルのマトリック
スに従って微小区域の画素のマトリックスと同一の方法
で組織化され、 メモリーセルの相当するアドレスが、表示される点の座
標から決定され、これによりそれらを同時にマトリック
ス内にアドレスし、相当する新たに選択された微小区域
のデータと相関づけられたデータを読み込み、その相関
結果としての微小区域がスクリーンメモリー内に書き込
まれ、さらにこれが読まれてスクリーン上に画像を表示
することを特徴とするハードウエアスクリーン上への画
像表示方法。 - 【請求項２】選択された微小区域の画素が、メモリーセ
ルのデータと相関づけられる前に並び変えられることに
よってそれらの一致を保証する、請求項１記載の方法。 - 【請求項３】相関の結果としての微小区域が、合成画像
として画像を表示するためにスクリーンメモリー内にラ
ンダムな方法で書き込まれる、請求項１記載の方法。 - 【請求項４】相関の結果としての微小区域が、ビデオ画
像として画像を表示するためにスクリーンメモリー内に
連続的な方法で書き込まれる、請求項１記載の方法。 - 【請求項５】請求項１記載の方法を実施するため画像発
生装置からの画素のマトリックススクリーン上に画像を
表示する装置であって、 少なくとも１つの処理装置（１３）が管理手段（１
８）、微小区域発生手段（２０）、相関手段（３４）を
有し、この相関手段（３４）の配置により、座標ｘ、ｙ
を有する各画像点に対して、上記発生手段（２０）内に
貯蔵されている予め決定された画素の微小区域の系列の
うち１つを選択し、これを相関手段（３４）で座標ｘ、
ｙにおいて、前もって表示された微小区域と相関付け、
スクリーンメモリー（２２）内に書き込まれ、さらにス
クリーン（１６）上に表示する装置において、 上記スクリーンメモリー（２２）は、処理装置（１３）
内に集積され、かつメモリーセル（２２1 〜２２16）の
マトリックスを有し、このマトリックスは微小区域の画
素と同一方法で組織化され、単一のマトリックスアドレ
スバス（２６）と関係づけられ、このマトリックスアド
レスバス（２６）は上記メモリーセルを同時にアドレス
することおよびメモリーセルのアドレス発生手段（１
９）と結合されることを可能とするものであり、さらに
上記処理装置（１３）が画像発生装置（１４）に直接的
に結合されていることを特徴とするハードウエアスクリ
ーン上への画像表示装置。 - 【請求項６】スクリーンメモリー（２２）内のいずれか
１つの行におけるセルおよびいずれか１つの列のセル
が、それぞれ同一のアドレス（２６Ｃ、２６Ｌ）にアド
レスされる請求項５記載の装置。 - 【請求項７】相関手段（３４）が順序変換手段（３３）
と関係づけられ、この順序変換手段が微小区域発生手段
（２０）と結合され、相関の前に微小区域発生手段（２
０）により発生された微小区域と前もって表示された微
小区域との一致を保証すべく配置されている請求項５記
載の装置。 - 【請求項８】２つの同一の処理装置（１３、１３’）が
設けられ、それぞれがスクリーンメモリー内への書き込
みのためのモードと、そのスクリーンメモリーの読み込
みモードとを交互に動作し、これら２つの処理装置を同
期させる手段（５２、１８）を有する請求項５記載の装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9010587 | 1990-08-23 | ||
| FR9010587A FR2666165B1 (fr) | 1990-08-23 | 1990-08-23 | Procede de presentation d'images sur un ecran matriciel et systeme pour la mise en óoeuvre du procede. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06175606A true JPH06175606A (ja) | 1994-06-24 |
| JP2761540B2 JP2761540B2 (ja) | 1998-06-04 |
Family
ID=9399805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212413A Expired - Lifetime JP2761540B2 (ja) | 1990-08-23 | 1991-08-23 | ハードウエアスクリーン上への画像表示方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5287451A (ja) |
| EP (1) | EP0472463B1 (ja) |
| JP (1) | JP2761540B2 (ja) |
| DE (1) | DE69109210T2 (ja) |
| FR (1) | FR2666165B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2742899B1 (fr) * | 1995-12-21 | 1998-02-06 | Sextant Avionique | Procede et systeme d'affichage d'images symboliques |
| US5945974A (en) * | 1996-05-15 | 1999-08-31 | Cirrus Logic, Inc. | Display controller with integrated half frame buffer and systems and methods using the same |
| US6057786A (en) * | 1997-10-15 | 2000-05-02 | Dassault Aviation | Apparatus and method for aircraft display and control including head up display |
| US5978715A (en) * | 1997-10-15 | 1999-11-02 | Dassault Aviation | Apparatus and method for aircraft display and control |
| US6112141A (en) * | 1997-10-15 | 2000-08-29 | Dassault Aviation | Apparatus and method for graphically oriented aircraft display and control |
| US6038498A (en) * | 1997-10-15 | 2000-03-14 | Dassault Aviation | Apparatus and mehod for aircraft monitoring and control including electronic check-list management |
| GB2552338B (en) * | 2016-07-19 | 2020-06-24 | Ge Aviat Systems Ltd | Display of intensity profile discs |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370833A (ja) * | 1986-09-12 | 1988-03-31 | Canon Inc | 液晶表示装置の駆動方法 |
| JPH0296118A (ja) * | 1988-09-30 | 1990-04-06 | Sharp Corp | 液晶表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4648049A (en) * | 1984-05-07 | 1987-03-03 | Advanced Micro Devices, Inc. | Rapid graphics bit mapping circuit and method |
| US4816816A (en) * | 1985-06-17 | 1989-03-28 | Casio Computer Co., Ltd. | Liquid-crystal display apparatus |
| US4933878A (en) * | 1988-07-07 | 1990-06-12 | Texas Instruments Incorporated | Graphics data processing apparatus having non-linear saturating operations on multibit color data |
| US4903217A (en) * | 1987-02-12 | 1990-02-20 | International Business Machines Corp. | Frame buffer architecture capable of accessing a pixel aligned M by N array of pixels on the screen of an attached monitor |
| FR2619982B1 (fr) | 1987-08-28 | 1994-04-29 | Thomson Csf | Systeme de visualisation d'image couleur sur ecran matriciel |
| EP0349630A1 (en) * | 1987-12-18 | 1990-01-10 | Digital Equipment Corporation | Method of drawing in graphics rendering system |
-
1990
- 1990-08-23 FR FR9010587A patent/FR2666165B1/fr not_active Expired - Fee Related
-
1991
- 1991-08-20 DE DE69109210T patent/DE69109210T2/de not_active Expired - Fee Related
- 1991-08-20 EP EP91402270A patent/EP0472463B1/fr not_active Expired - Lifetime
- 1991-08-22 US US07/748,430 patent/US5287451A/en not_active Expired - Lifetime
- 1991-08-23 JP JP3212413A patent/JP2761540B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370833A (ja) * | 1986-09-12 | 1988-03-31 | Canon Inc | 液晶表示装置の駆動方法 |
| JPH0296118A (ja) * | 1988-09-30 | 1990-04-06 | Sharp Corp | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0472463A1 (fr) | 1992-02-26 |
| DE69109210T2 (de) | 1995-12-07 |
| DE69109210D1 (de) | 1995-06-01 |
| EP0472463B1 (fr) | 1995-04-26 |
| FR2666165B1 (fr) | 1995-02-03 |
| JP2761540B2 (ja) | 1998-06-04 |
| US5287451A (en) | 1994-02-15 |
| FR2666165A1 (fr) | 1992-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4225861A (en) | Method and means for texture display in raster scanned color graphic | |
| US4580134A (en) | Color video system using data compression and decompression | |
| US4484187A (en) | Video overlay system having interactive color addressing | |
| US4591844A (en) | Line smoothing for a raster display | |
| US4127849A (en) | System for converting coded data into display data | |
| US7233303B2 (en) | Method of displaying high-density dot-matrix bit-mapped image on low-density dot-matrix display and system therefor | |
| US4668947A (en) | Method and apparatus for generating cursors for a raster graphic display | |
| JPS6250873B2 (ja) | ||
| JPH0695273B2 (ja) | デイスプレイ制御装置 | |
| EP0201210B1 (en) | Video display system | |
| JPH09509766A (ja) | 単一のフレームバッファを有する画像処理システム | |
| US5450098A (en) | Tri-dimensional visual model | |
| US4771275A (en) | Method and apparatus for assigning color values to bit map memory display locations | |
| US5448264A (en) | Method and apparatus for separate window clipping and display mode planes in a graphics frame buffer | |
| EP0043703A2 (en) | Raster display generating system | |
| JPH06175606A (ja) | ハードウエアスクリーン上への画像表示方法および装置 | |
| US5815143A (en) | Video picture display device and method for controlling video picture display | |
| US4952921A (en) | Graphic dot flare apparatus | |
| JPH0325493A (ja) | カラー表示 | |
| JPH05207365A (ja) | テレビジョン画像をリアルタイムに表示する装置 | |
| EP0413483B1 (en) | A display system | |
| US5706025A (en) | Smooth vertical motion via color palette manipulation | |
| US5519413A (en) | Method and apparatus for concurrently scanning and filling a memory | |
| JP3089356B2 (ja) | マトリクス表示装置用ビーム形成装置 | |
| EP0112056A2 (en) | Colour video system using data compression and decompression |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 14 |