JPH06177127A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JPH06177127A JPH06177127A JP3155763A JP15576391A JPH06177127A JP H06177127 A JPH06177127 A JP H06177127A JP 3155763 A JP3155763 A JP 3155763A JP 15576391 A JP15576391 A JP 15576391A JP H06177127 A JPH06177127 A JP H06177127A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- flattening
- thickness
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/927—Electromigration resistant metallization
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】半導体基板の接続孔の埋め込み平坦化と、その
後の層間膜の平坦化とをともに満足させ、しかもバリア
メタル層上に形成されるＡｌ合金膜のＡｌの結晶粒の微
細化を防ぎ、耐エレクトロマイグレーション性が低下し
ない配線形成方法を提供する。 【構成】接続孔３が開口されたバリアメタル層２を有す
るシリコン基板１上にＡｌ合金配線材料４を厚さ８００
０Åに４５０℃の高温バイアススパッタによって堆積し
接続孔３の埋め込み平坦化を行い、次いでＡｌ合金膜４
を層間膜の平坦化に支障のない４０００Åの厚さまでＲ
ＩＥ等の方法によってエッチバックして残した後、リソ
グラフィ工程によって配線パターンを焼き付け、再度Ｒ
ＩＥ等の方法によって配線５を形成することによって層
間膜平坦化に支障の生じない薄い膜厚のＡｌ高温スパッ
タによる接続孔埋め込み平坦化を行った。
後の層間膜の平坦化とをともに満足させ、しかもバリア
メタル層上に形成されるＡｌ合金膜のＡｌの結晶粒の微
細化を防ぎ、耐エレクトロマイグレーション性が低下し
ない配線形成方法を提供する。 【構成】接続孔３が開口されたバリアメタル層２を有す
るシリコン基板１上にＡｌ合金配線材料４を厚さ８００
０Åに４５０℃の高温バイアススパッタによって堆積し
接続孔３の埋め込み平坦化を行い、次いでＡｌ合金膜４
を層間膜の平坦化に支障のない４０００Åの厚さまでＲ
ＩＥ等の方法によってエッチバックして残した後、リソ
グラフィ工程によって配線パターンを焼き付け、再度Ｒ
ＩＥ等の方法によって配線５を形成することによって層
間膜平坦化に支障の生じない薄い膜厚のＡｌ高温スパッ
タによる接続孔埋め込み平坦化を行った。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置製造工程に
おける配線形成方法に関する。
おける配線形成方法に関する。
【０００２】
【従来の技術】半導体集積回路においては近年、集積度
の向上とともに素子の微細化、並びにこれら素子を結ぶ
配線の微細化、多層化が進んでいる。配線の微細化とと
もに接続孔（コンタクトホール、ビアホール）の径も小
さくなるが、層間絶縁膜の厚さは耐圧、浮遊容量の問題
から薄くすることにも限界がある。そのため、接続孔の
アスペクト比即ち孔の深さと直径の比はおのずと高くな
り、その結果接続孔の埋め込み平坦化が重要な課題にな
っている。
の向上とともに素子の微細化、並びにこれら素子を結ぶ
配線の微細化、多層化が進んでいる。配線の微細化とと
もに接続孔（コンタクトホール、ビアホール）の径も小
さくなるが、層間絶縁膜の厚さは耐圧、浮遊容量の問題
から薄くすることにも限界がある。そのため、接続孔の
アスペクト比即ち孔の深さと直径の比はおのずと高くな
り、その結果接続孔の埋め込み平坦化が重要な課題にな
っている。
【０００３】この埋め込み平坦化を達成する方法とし
て、基体に負のＤＣバイアス電圧またはＲＦバイアス電
圧を印加しながらスパッタリングを行うバイアススパッ
タリング法、基体を加熱しながら成膜する高温スパッタ
リング法あるいはこの両方法を併用する高温バイアスス
パッタリング法がある（例えば発明者らによる綜説、月
刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ誌、１９８
８年２月号、７７頁参照）。
て、基体に負のＤＣバイアス電圧またはＲＦバイアス電
圧を印加しながらスパッタリングを行うバイアススパッ
タリング法、基体を加熱しながら成膜する高温スパッタ
リング法あるいはこの両方法を併用する高温バイアスス
パッタリング法がある（例えば発明者らによる綜説、月
刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ誌、１９８
８年２月号、７７頁参照）。
【０００４】これらの方法は、いずれも基板に付着した
Ａｌは高温、例えば４２５〜５００℃になり、基板表面
で活発にマイグレートしたり、全体的に流動したりする
ことによって、接続孔に流れ込むことによって、埋め込
み特性を改善して平坦化を達成しようとするものであ
る。
Ａｌは高温、例えば４２５〜５００℃になり、基板表面
で活発にマイグレートしたり、全体的に流動したりする
ことによって、接続孔に流れ込むことによって、埋め込
み特性を改善して平坦化を達成しようとするものであ
る。
【０００５】また、コンタクトホールでの浅い拡散層の
Ａｌ突き抜けを防ぐため、バリアメタルとしてＴｉＮま
たはＴｉＯＮを用いたＡｌ合金／Ｔｉ（Ｏ）Ｎ／Ｔｉ構
造の配線が最近多く用いられ始めている。
Ａｌ突き抜けを防ぐため、バリアメタルとしてＴｉＮま
たはＴｉＯＮを用いたＡｌ合金／Ｔｉ（Ｏ）Ｎ／Ｔｉ構
造の配線が最近多く用いられ始めている。
【０００６】
【発明が解決しようとする課題】しかし、前記の高アス
ペクト比の接続孔の埋め込み平坦化の改良方法を用いて
も、接続孔中を十分に満たす程のＡｌを供給するにはＡ
ｌを厚く成膜しなければならなかった。例えば、ホール
径０．８μｍ、深さ０．５μｍの孔の場合、Ａｌ膜厚５
０００Åでは図４（ａ）に示すように表面に窪みが生
じ、Ａｌ膜厚は６０００Å以上を必要とした。Ａｌ膜厚
８０００Åの場合は図４（ｂ）に示すように平坦化され
ている。図中、符号４はアルミニウム膜（特に１％Ｓｉ
含有のアルミニウム合金膜）、２はチタン層、９は層間
膜（ＳｉＯ2 ）を示す。なお図４（ａ）（ｂ）は参考写
真をもとに、写真から起こした図である。しかしなが
ら、Ａｌ膜厚８０００Åでは、その後の層間膜の平坦化
を困難にするという問題が生じた。
ペクト比の接続孔の埋め込み平坦化の改良方法を用いて
も、接続孔中を十分に満たす程のＡｌを供給するにはＡ
ｌを厚く成膜しなければならなかった。例えば、ホール
径０．８μｍ、深さ０．５μｍの孔の場合、Ａｌ膜厚５
０００Åでは図４（ａ）に示すように表面に窪みが生
じ、Ａｌ膜厚は６０００Å以上を必要とした。Ａｌ膜厚
８０００Åの場合は図４（ｂ）に示すように平坦化され
ている。図中、符号４はアルミニウム膜（特に１％Ｓｉ
含有のアルミニウム合金膜）、２はチタン層、９は層間
膜（ＳｉＯ2 ）を示す。なお図４（ａ）（ｂ）は参考写
真をもとに、写真から起こした図である。しかしなが
ら、Ａｌ膜厚８０００Åでは、その後の層間膜の平坦化
を困難にするという問題が生じた。
【０００７】一方、バリアメタルを用いる場合には、Ｔ
ｉ（Ｏ）Ｎ膜上に形成されたＡｌは、前記バリアメタル
膜からのＴｉの拡散によってＡｌ膜の結晶粒が小さくな
り、耐エレクトロマイグレーション性が低下するという
問題点があった。
ｉ（Ｏ）Ｎ膜上に形成されたＡｌは、前記バリアメタル
膜からのＴｉの拡散によってＡｌ膜の結晶粒が小さくな
り、耐エレクトロマイグレーション性が低下するという
問題点があった。
【０００８】本発明の目的は半導体等の配線形成方法に
おける上記したような実用上の各種問題点を解決するこ
とにあり、本発明の第１の目的は、上述した接続孔の埋
め込み平坦化と、その後の層間膜の平坦化をともに満足
させる配線形成方法を提供することであり、本発明の第
２の目的は、バリアメタル膜上に形成されるＡｌ膜の結
晶粒の微細化を防ぎ、耐エレクトロマイグレーション性
低下の問題を解決した、配線形成方法を提供することで
ある。
おける上記したような実用上の各種問題点を解決するこ
とにあり、本発明の第１の目的は、上述した接続孔の埋
め込み平坦化と、その後の層間膜の平坦化をともに満足
させる配線形成方法を提供することであり、本発明の第
２の目的は、バリアメタル膜上に形成されるＡｌ膜の結
晶粒の微細化を防ぎ、耐エレクトロマイグレーション性
低下の問題を解決した、配線形成方法を提供することで
ある。
【０００９】
【課題を解決するための手段】本出願の請求項１の発明
は、段差凹部を含む基板上全面にアルミニウム系配線材
料を平坦表面が形成されるまで充分厚く堆積する工程、
アルミニウム系配線材料の厚さ方向の一部を所望の厚さ
にエッチバックして残す工程、残されたアルミニウム系
配線材料を所望の配線形状にパターニングする工程を含
むことを特徴とするものである。
は、段差凹部を含む基板上全面にアルミニウム系配線材
料を平坦表面が形成されるまで充分厚く堆積する工程、
アルミニウム系配線材料の厚さ方向の一部を所望の厚さ
にエッチバックして残す工程、残されたアルミニウム系
配線材料を所望の配線形状にパターニングする工程を含
むことを特徴とするものである。
【００１０】本出願の請求項２の発明は、段差凹部を含
む基板全面上に薄くコンフォーマルにバリア層を形成す
る工程、段差凹部の少なくとも底部以外に薄く拡散防止
層を形成する工程、基板上全面にアルミニウム系配線材
料を形成する工程を有することを特徴とするものであ
る。
む基板全面上に薄くコンフォーマルにバリア層を形成す
る工程、段差凹部の少なくとも底部以外に薄く拡散防止
層を形成する工程、基板上全面にアルミニウム系配線材
料を形成する工程を有することを特徴とするものであ
る。
【００１１】本発明において、段差凹部とは、基板上に
形成された凹入部を言い、コンタクトホール、ビアホー
ル等の多層配線の接続孔を含む。また、アルミニウム系
材料とは、アルミニウム、及びアルミニウムを含有する
Ａｌ合金等の物質をいう。
形成された凹入部を言い、コンタクトホール、ビアホー
ル等の多層配線の接続孔を含む。また、アルミニウム系
材料とは、アルミニウム、及びアルミニウムを含有する
Ａｌ合金等の物質をいう。
【００１２】
【作用】本出願の請求項１の発明によれば、接続孔の埋
め込み平坦化を行う際、Ａｌ系材料を平坦表面が形成さ
れるまで充分厚く堆積してからエッチバックして所望の
薄いＡｌ系材料膜厚に残されることになるので、その後
の層間膜平坦化に支障が生じることがない。
め込み平坦化を行う際、Ａｌ系材料を平坦表面が形成さ
れるまで充分厚く堆積してからエッチバックして所望の
薄いＡｌ系材料膜厚に残されることになるので、その後
の層間膜平坦化に支障が生じることがない。
【００１３】本出願の請求項２の発明によれば、バリア
メタル層がコンフォーマルに形成され、次いで同様にＳ
ｉＯ2 とＡｌ系膜が形成され、カバレッジの悪いコンタ
クトホールの底のＡｌとＳｉＯ2 が、これらを層間上に
は残す程度に逆スパッタを行って除去されることになる
ので、層間上に残ったＳｉＯ2 がバリアメタルの拡散防
止層として作用し、Ａｌ系膜の結晶粒の微小化による耐
エレクトロマイグレーション性低下が生じることが防止
できる。
メタル層がコンフォーマルに形成され、次いで同様にＳ
ｉＯ2 とＡｌ系膜が形成され、カバレッジの悪いコンタ
クトホールの底のＡｌとＳｉＯ2 が、これらを層間上に
は残す程度に逆スパッタを行って除去されることになる
ので、層間上に残ったＳｉＯ2 がバリアメタルの拡散防
止層として作用し、Ａｌ系膜の結晶粒の微小化による耐
エレクトロマイグレーション性低下が生じることが防止
できる。
【００１４】
【実施例】以下本出願の各発明の実施例について、図面
を参照して説明する。但し当然のことではあるが、各発
明は以下述べる実施例により限定されるものではない。
を参照して説明する。但し当然のことではあるが、各発
明は以下述べる実施例により限定されるものではない。
【００１５】実施例１ この実施例は、本出願の請求項１の発明を、半導体装置
の配線形成方法、特に４メガピットまたは１６メガピッ
トクラスＳＲＡＭの如き、極微細化・集積された半導体
集積回路装置の配線形成方法に適用したものである。
の配線形成方法、特に４メガピットまたは１６メガピッ
トクラスＳＲＡＭの如き、極微細化・集積された半導体
集積回路装置の配線形成方法に適用したものである。
【００１６】本実施例においては、孔径０．８μｍ、深
さ０．５μｍの接続孔３が開口された厚さ５００ÅのＴ
ｉバリアメタル層２を有するシリコン等の基板１上全面
にＡｌ−１％Ｓｉ配線材料４を厚さ８０００Åになるよ
うに、４５０℃の高温バイアススパッタによって堆積し
接続孔３の埋め込みと表面平坦化を行った（図１（ａ）
参照）。次いでＡｌ膜４全面をその後の層間膜の平坦化
に支障のない、例えば４０００Åの厚さにまでＢＣｌ3
ガスによるＲＩＥ等の方法によってエッチバックして残
す（図１（ｂ）参照）。その後、リソグラフィ工程によ
って配線パターンを焼き付け、再度ＲＩＥ等の方法によ
って配線５を図１（ｃ）に示す如く形成した。こうする
ことによって、その後の層間膜平坦化に支障の生じない
薄い膜厚のＡｌ高温スパッタによる接続孔埋め込み平坦
化が可能になる。
さ０．５μｍの接続孔３が開口された厚さ５００ÅのＴ
ｉバリアメタル層２を有するシリコン等の基板１上全面
にＡｌ−１％Ｓｉ配線材料４を厚さ８０００Åになるよ
うに、４５０℃の高温バイアススパッタによって堆積し
接続孔３の埋め込みと表面平坦化を行った（図１（ａ）
参照）。次いでＡｌ膜４全面をその後の層間膜の平坦化
に支障のない、例えば４０００Åの厚さにまでＢＣｌ3
ガスによるＲＩＥ等の方法によってエッチバックして残
す（図１（ｂ）参照）。その後、リソグラフィ工程によ
って配線パターンを焼き付け、再度ＲＩＥ等の方法によ
って配線５を図１（ｃ）に示す如く形成した。こうする
ことによって、その後の層間膜平坦化に支障の生じない
薄い膜厚のＡｌ高温スパッタによる接続孔埋め込み平坦
化が可能になる。
【００１７】なお、Ａｌバイアススパッタ膜の膜質が粗
悪な場合、接続孔中に埋め込んだＡｌだけを残すように
して、他は全てエッチバックして除去してしまい、再度
通常のＡｌスパッタ膜を成膜する方法があるが、Ａｌの
高温スパッタ膜は、特に膜質が粗悪であることもないか
ら、全面エッチオフ後再度Ａｌを堆積する方法は２度手
間をかけることになり、本発明の第１の目的である薄い
膜厚での接続孔の埋め込み平坦化のためには、最初から
所望の膜厚までエッチバックする方が工程の簡略化、生
産性の向上等の面で優れている。
悪な場合、接続孔中に埋め込んだＡｌだけを残すように
して、他は全てエッチバックして除去してしまい、再度
通常のＡｌスパッタ膜を成膜する方法があるが、Ａｌの
高温スパッタ膜は、特に膜質が粗悪であることもないか
ら、全面エッチオフ後再度Ａｌを堆積する方法は２度手
間をかけることになり、本発明の第１の目的である薄い
膜厚での接続孔の埋め込み平坦化のためには、最初から
所望の膜厚までエッチバックする方が工程の簡略化、生
産性の向上等の面で優れている。
【００１８】また、全面エッチバックによって接続孔の
中にのみＡｌを残す場合は、Ａｌが接続孔中にのみ残留
した瞬間にその部分でのローディング効果のためエッチ
ング速度が速くなり、全面をバラツキなく制御性良好に
接続孔中のＡｌだけを残留させることは極めて困難であ
る。これに対して、単に基板上全面のＡｌ層を薄くする
だけのエッチバックでは上記の問題が生じないため、比
較的容易に達成できる。
中にのみＡｌを残す場合は、Ａｌが接続孔中にのみ残留
した瞬間にその部分でのローディング効果のためエッチ
ング速度が速くなり、全面をバラツキなく制御性良好に
接続孔中のＡｌだけを残留させることは極めて困難であ
る。これに対して、単に基板上全面のＡｌ層を薄くする
だけのエッチバックでは上記の問題が生じないため、比
較的容易に達成できる。
【００１９】実施例２ この実施例は、本出願の請求項２の発明を具体化したも
のであり、バリアメタル層を有する実施例１と同様な微
細化した半導体装置の配線形成方法にこの発明を具体化
したものである。
のであり、バリアメタル層を有する実施例１と同様な微
細化した半導体装置の配線形成方法にこの発明を具体化
したものである。
【００２０】本実施例では、孔径０．８μｍ、深さ０．
５μｍの接続孔３が開口されたシリコン等の基板１の全
面上に、図２に示すようにコンフォーマルにバリアメタ
ル層２としてＴｉ膜６及びＴｉ（Ｏ）Ｎ膜７（またはＴ
ｉ膜とＴｉ（Ｏ）Ｎ膜とＴｉ膜との積層膜）を形成後、
ＴｉのＡｌ中への拡散を防ぐためＳｉＯ2 ８を２００Å
に成膜し、その後Ａｌ（ここではＳｉ含有Ａｌ合金）を
２００〜５００Åの厚さに高温スパッタすると、図２に
示すようにＡｌ４はコンタクトホール内でのカバレッジ
が悪いため、孔の底部は上部に比べて薄く堆積するだけ
である。従って、この後逆スパッタを適当量、即ちＳｉ
Ｏ2 ８まで含めて３００Å程度かけることによって、孔
３の底のＡｌ４とＳｉＯ2 ８を取り除き、孔上部のＳｉ
Ｏ2 ８を残した図３に示す状態にして、層間膜９上のバ
リアメタル層２上に拡散防止層としてＳｉＯ2 層８を形
成することができる。この後連続してＡｌを所望の膜厚
に堆積することによって、孔３の底ではＴｉ（Ｏ）Ｎバ
リアメタル層を介してコンタクトをとり、層間膜９上は
ＡｌはＳｉＯ2 拡散防止層８上に成膜されることになり
Ｔｉの拡散が防止される。従ってＡｌ膜４の結晶粒が大
きく、耐エレクトロマイグレーション性に優れた配線の
形成が実現される。
５μｍの接続孔３が開口されたシリコン等の基板１の全
面上に、図２に示すようにコンフォーマルにバリアメタ
ル層２としてＴｉ膜６及びＴｉ（Ｏ）Ｎ膜７（またはＴ
ｉ膜とＴｉ（Ｏ）Ｎ膜とＴｉ膜との積層膜）を形成後、
ＴｉのＡｌ中への拡散を防ぐためＳｉＯ2 ８を２００Å
に成膜し、その後Ａｌ（ここではＳｉ含有Ａｌ合金）を
２００〜５００Åの厚さに高温スパッタすると、図２に
示すようにＡｌ４はコンタクトホール内でのカバレッジ
が悪いため、孔の底部は上部に比べて薄く堆積するだけ
である。従って、この後逆スパッタを適当量、即ちＳｉ
Ｏ2 ８まで含めて３００Å程度かけることによって、孔
３の底のＡｌ４とＳｉＯ2 ８を取り除き、孔上部のＳｉ
Ｏ2 ８を残した図３に示す状態にして、層間膜９上のバ
リアメタル層２上に拡散防止層としてＳｉＯ2 層８を形
成することができる。この後連続してＡｌを所望の膜厚
に堆積することによって、孔３の底ではＴｉ（Ｏ）Ｎバ
リアメタル層を介してコンタクトをとり、層間膜９上は
ＡｌはＳｉＯ2 拡散防止層８上に成膜されることになり
Ｔｉの拡散が防止される。従ってＡｌ膜４の結晶粒が大
きく、耐エレクトロマイグレーション性に優れた配線の
形成が実現される。
【００２１】
【発明の効果】以下詳述した通り、本出願の請求項１の
発明によれば、高温または高温バイアススパッタリング
法でＡｌ合金またはＡｌ等のＡｌ系材料による接続孔の
埋め込み平坦化が、層間膜の平坦化に支障を生じない程
度のＡｌ膜厚で達成でき、しかも全面エッチバックによ
ってマイクロローディング効果を生じることなく、制御
性良くエッチバックできる。また、請求項２の発明によ
れば、ＴｉＮまたはＴｉＯＮのバリアメタルによりコン
タクト部でのＡｌ突き抜けを防止しながら、ＳｉＯ2 等
の拡散防止層によりＴｉのＡｌ中への拡散に起因するＡ
ｌ膜の耐エレクトロマイグレーション性劣化を効果的に
防止した配線が形成することができ、いずれも半導体装
置製造工程における配線形成技術の実用上の問題点を解
決するものである。
発明によれば、高温または高温バイアススパッタリング
法でＡｌ合金またはＡｌ等のＡｌ系材料による接続孔の
埋め込み平坦化が、層間膜の平坦化に支障を生じない程
度のＡｌ膜厚で達成でき、しかも全面エッチバックによ
ってマイクロローディング効果を生じることなく、制御
性良くエッチバックできる。また、請求項２の発明によ
れば、ＴｉＮまたはＴｉＯＮのバリアメタルによりコン
タクト部でのＡｌ突き抜けを防止しながら、ＳｉＯ2 等
の拡散防止層によりＴｉのＡｌ中への拡散に起因するＡ
ｌ膜の耐エレクトロマイグレーション性劣化を効果的に
防止した配線が形成することができ、いずれも半導体装
置製造工程における配線形成技術の実用上の問題点を解
決するものである。
【図１】実施例１の工程を被堆積材料の断面図で順に示
したものである。
したものである。
【図２】実施例２による接続孔への被堆積材料のステッ
プカバレッジを示す断面図である。
プカバレッジを示す断面図である。
【図３】実施例２の逆スパッタ後の被堆積材料の断面図
である。
である。
【図４】Ａｌ膜厚による接続孔埋め込み形状の相違を示
す断面図である。
す断面図である。
１ 基板 ３ 段差凹部（接続孔） ４ Ａｌ合金系配線材料 ５ 配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｄ 7514−4Ｍ 7514−4Ｍ Ｈ０１Ｌ 21/88 Ｄ
Claims (2)
- 【請求項１】段差凹部を含む基板上全面にアルミニウム
系配線材料を平坦表面が形成されるまで充分厚く堆積す
る工程、 アルミニウム系配線材料の厚さ方向の一部を所望の厚さ
にエッチバックして残す工程、 残されたアルミニウム系配線材料を所望の配線形状にパ
ターニングする工程を含むことを特徴とする配線形成方
法。 - 【請求項２】段差凹部を含む基板全面上に薄くコンフォ
ーマルにバリア層を形成する工程、段差凹部の少なくと
も底部以外に薄く拡散防止層を形成する工程、 基板上全面にアルミニウム系配線材料を形成する工程を
有することを特徴とする配線形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3155763A JPH06177127A (ja) | 1991-05-30 | 1991-05-30 | 配線形成方法 |
| KR1019920008589A KR100269926B1 (ko) | 1991-05-30 | 1992-05-21 | 배선형성 방법 |
| US07/890,004 US5272110A (en) | 1991-05-30 | 1992-05-29 | Method of forming wirings |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3155763A JPH06177127A (ja) | 1991-05-30 | 1991-05-30 | 配線形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001027767A Division JP3421926B2 (ja) | 2001-02-05 | 2001-02-05 | 配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177127A true JPH06177127A (ja) | 1994-06-24 |
Family
ID=15612879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3155763A Pending JPH06177127A (ja) | 1991-05-30 | 1991-05-30 | 配線形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5272110A (ja) |
| JP (1) | JPH06177127A (ja) |
| KR (1) | KR100269926B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100302875B1 (ko) * | 1998-10-29 | 2001-12-01 | 황인길 | 반도체소자의금속플러그형성방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5594278A (en) * | 1994-04-22 | 1997-01-14 | Nippon Steel Corporation | Semiconductor device having a via hole with an aspect ratio of not less than four, and interconnections therein |
| US5599737A (en) * | 1994-12-30 | 1997-02-04 | Lucent Technologies Inc. | Conductive runner fabrication |
| KR100790816B1 (ko) * | 2006-09-28 | 2008-01-02 | 삼성전자주식회사 | 반도체 메모리 디바이스의 배선 제조방법 |
| JP2012114148A (ja) * | 2010-11-22 | 2012-06-14 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| CN107611261A (zh) * | 2017-08-14 | 2018-01-19 | 信利半导体有限公司 | 一种柔性oled基板的制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133713A (ja) * | 1985-12-06 | 1987-06-16 | Hitachi Ltd | 電極形成方法およびその電極 |
| JPS62165342A (ja) * | 1986-01-17 | 1987-07-21 | Nec Corp | 半導体装置 |
| JPS6377117A (ja) * | 1986-09-19 | 1988-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4884123A (en) * | 1987-02-19 | 1989-11-28 | Advanced Micro Devices, Inc. | Contact plug and interconnect employing a barrier lining and a backfilled conductor material |
| US4977105A (en) * | 1988-03-15 | 1990-12-11 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing interconnection structure in semiconductor device |
| FR2634317A1 (fr) * | 1988-07-12 | 1990-01-19 | Philips Nv | Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions |
| JPH038359A (ja) * | 1989-06-06 | 1991-01-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0322434A (ja) * | 1989-06-19 | 1991-01-30 | Nec Corp | 半導体装置の製造方法 |
| US5124780A (en) * | 1991-06-10 | 1992-06-23 | Micron Technology, Inc. | Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization |
-
1991
- 1991-05-30 JP JP3155763A patent/JPH06177127A/ja active Pending
-
1992
- 1992-05-21 KR KR1019920008589A patent/KR100269926B1/ko not_active Expired - Fee Related
- 1992-05-29 US US07/890,004 patent/US5272110A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100302875B1 (ko) * | 1998-10-29 | 2001-12-01 | 황인길 | 반도체소자의금속플러그형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5272110A (en) | 1993-12-21 |
| KR100269926B1 (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5008216A (en) | Process for improved contact stud structure for semiconductor devices | |
| US5008730A (en) | Contact stud structure for semiconductor devices | |
| JPH07201984A (ja) | アルミニウムコンタクト形成方法 | |
| JPH08204005A (ja) | 半導体装置及びその製造方法 | |
| JPH07115074A (ja) | 配線形成方法 | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JPH07153757A (ja) | 半導体装置及び製造方法 | |
| JPH06177127A (ja) | 配線形成方法 | |
| EP0363297B1 (en) | Improved contact stud structure for semiconductor devices | |
| JP3421926B2 (ja) | 配線形成方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH08227939A (ja) | 多層配線の形成方法 | |
| JP3331756B2 (ja) | 配線形成法 | |
| JP2914047B2 (ja) | 半導体装置の製造方法 | |
| JPH05275543A (ja) | 半導体装置の製造方法 | |
| JPH0936231A (ja) | 半導体装置の配線形成方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2000294640A (ja) | 半導体装置の製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH06283605A (ja) | 微細孔の埋め込み方法、半導体装置およびその製造方法 | |
| JPH1145936A (ja) | 半導体装置およびその製造方法 | |
| JPH1074764A (ja) | パターニングされた絶縁体層内に金属ラインを形成する方法 | |
| JPH05160272A (ja) | 半導体装置の製造方法 | |
| JPH11265938A (ja) | 半導体装置及びその製造方法 |