JPH06177155A

JPH06177155A - 半導体薄膜の形成方法及びｍｏｓ型トランジスタの作製方法

Info

Publication number: JPH06177155A
Application number: JP35143892A
Authority: JP
Inventors: Hironori Tsukamoto; 弘範塚本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-12-08
Filing date: 1992-12-08
Publication date: 1994-06-24

Abstract

(57)【要約】【目的】ソース・ドレイン領域の活性化アニール等の熱
処理においても水素が脱離しない半導体薄膜の形成方法
及びＭＯＳ型トランジスタの作製方法を提供する。【構成】半導体薄膜の形成方法は、（イ）トランジスタ
のチャネル領域及びソース・ドレイン領域を形成するた
めの半導体薄膜１２を絶縁基板１０上に形成する工程
と、（ロ）この半導体薄膜１２を窒素及び水素を成分と
するガス中で熱処理する工程から成る。ＭＯＳ型トラン
ジスタの作製方法の一態様は、（イ）トランジスタのチ
ャネル領域及びソース・ドレイン領域を形成するための
半導体薄膜を絶縁基板上に形成する工程と、（ロ）この
半導体薄膜を窒素及び水素を成分とするガス中で熱処理
する工程と、（ハ）この半導体薄膜にチャネル領域及び
ソース・ドレイン領域を形成する工程から成る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体薄膜の形成方法
及びＭＯＳ型トランジスタの作製方法に関する。かかる
ＭＯＳ型トランジスタは、液晶表示装置の画素駆動素子
若しくは周辺素子又は負荷素子型のスタティックランダ
ムアクセスメモリ（ＳＲＡＭ）の負荷素子として用いる
ことができる。

【０００２】

【従来の技術】多結晶シリコンあるいはアモルファス状
シリコンから成る薄膜（以下、単に半導体薄膜ともい
う）を用いた薄膜トランジスタ（以下、ＴＦＴと略す）
を負荷素子に用いた積層型ＳＲＡＭが提案されている。
また、ＴＦＴは、液晶表示装置の画素駆動素子あるいは
周辺素子にも使用されている。オン電流特性、サブスレ
ッショールド特性、オン／オフ電流比等に高性能を要求
されるＴＦＴにおいては、通常、多結晶シリコン薄膜が
用いられる。

【０００３】ところで、半導体薄膜中には、単結晶シリ
コン中よりも、シリコン原子の未結合手が高密度に存在
し、それらがＴＦＴのオフ時におけるリーク電流発生の
原因となり、ＴＦＴのオン時における動作速度の低下の
原因ともなっている。従って、ＴＦＴの特性を向上させ
るためには、シリコン原子の未結合手密度を低くするこ
とが重要な課題である。

【０００４】半導体薄膜中のシリコン原子の未結合手を
減少させるために、水素化と呼ばれる処理を通常行う。
この水素化処理は、水素ドーピングによってシリコン原
子の未結合手に水素を結合させる処理である。より具体
的には、水素を含むシリコン系ガス（例えばＳｉＨ₄、
Ｓｉ₂Ｈ₆等）をプラズマ中で分解して多結晶シリコンあ
るいはアモルファス状シリコンから成る薄膜を堆積させ
つつ、かかる薄膜中に水素を導入する。

【０００５】

【発明が解決しようとする課題】半導体薄膜に導入され
た水素原子は４００゜Ｃ程度の低温アニールにおいても
容易にシリコン原子から脱離する。そのため、水素化処
理以降の各種熱処理、例えばソース・ドレイン領域の抵
抗を低下させて電流駆動能力を向上させるためのソース
・ドレイン領域の活性化アニールにおいて、シリコン原
子の未結合手と結合している水素原子はシリコン原子か
ら容易に脱離してしまう。その結果、ＴＦＴの特性が著
しく低下するという問題がある。

【０００６】この問題に対処するためにソース・ドレイ
ン領域の活性化アニール時間を短くして、水素の脱離量
を低減させる方法が考えられるが、シリコン中における
水素の拡散速度が早いため、水素の脱離量を低減させる
ことは困難であり、ＴＦＴの特性低下を効果的に抑制す
ることができない。

【０００７】また、水素の拡散を抑制する窒化シリコン
膜を半導体薄膜表面に形成することによって、水素の脱
離を防止する方法も考えられるが、半導体薄膜表面に窒
化シリコン膜が形成されていない露出した半導体薄膜領
域が存在している場合、かかる領域を通して水素が脱離
するという問題がある。

【０００８】従って、本発明の第１の目的は、ソース・
ドレイン領域の活性化アニール等の熱処理においても水
素が脱離しない半導体薄膜の形成方法を提供することに
ある。

【０００９】更に、本発明の第２の目的は、ソース・ド
レイン領域の活性化アニール等の熱処理においても水素
が脱離しない半導体薄膜の形成方法を含むＭＯＳ型トラ
ンジスタの作製方法を提供することにある。

【００１０】

【課題を解決するための手段】本発明の半導体薄膜の形
成方法は、上記の第１の目的を達成するために、（イ）
トランジスタのチャネル領域及びソース・ドレイン領域
を形成するための半導体薄膜を絶縁基板上に形成する工
程と、（ロ）この半導体薄膜を窒素及び水素を成分とす
るガス中で熱処理する工程、から成る。

【００１１】半導体薄膜は、多結晶シリコンあるいは非
結晶シリコンから成る。熱処理は、４８０〜１０５０゜
Ｃ、５〜１０秒の条件で行うことが望ましい。

【００１２】本発明の半導体薄膜の形成方法において
は、前記ガスは、ＮＨ₃あるいはアンモニア水蒸気であ
ることが好ましい。また、前記（イ）の工程の後であっ
て（ロ）の工程の前に、絶縁基板上に形成された半導体
薄膜を所定の形状にパターニングする工程を含ませるこ
とができる。更に、前記（イ）の工程の前に、絶縁基板
上に酸化膜あるいは層間絶縁層を形成し、この酸化膜あ
るいは層間絶縁層を窒素及び水素を成分とするガス中で
予備熱処理する工程を含ませることもできる。

【００１３】本発明のＭＯＳ型トランジスタの作製方法
の第１の態様は、上記の第２の目的を達成するために、
（イ）トランジスタのチャネル領域及びソース・ドレイ
ン領域を形成するための半導体薄膜を絶縁基板上に形成
する工程と、（ロ）この半導体薄膜を窒素及び水素を成
分とするガス中で熱処理する工程と、（ハ）この半導体
薄膜にチャネル領域及びソース・ドレイン領域を形成す
る工程、から成る。

【００１４】更に、本発明のＭＯＳ型トランジスタの作
製方法の第２の態様は、上記の第２の目的を達成するた
めに、（イ）トランジスタのチャネル領域及びソース・
ドレイン領域を形成するための半導体薄膜を絶縁基板上
に形成する工程と、（ロ）この半導体薄膜にチャネル領
域及びソース・ドレイン領域を形成する工程と、（ハ）
この半導体薄膜を窒素及び水素を成分とするガス中で熱
処理する工程、から成る。

【００１５】本発明のＭＯＳ型トランジスタの作製方法
の第１又は第２の態様においては、前記ガスは、ＮＨ₃
であることが望ましい。また、前記（イ）の工程の後で
あって（ロ）の工程の前に、絶縁基板上に形成された半
導体薄膜を所定の形状にパターニングする工程を含ませ
ることができる。

【００１６】半導体薄膜は、多結晶シリコンあるいは非
結晶シリコンから成る。熱処理は、４８０〜１０５０゜
Ｃ、５〜１０秒の条件で行うことが望ましい。

【００１７】ＭＯＳ型トランジスタとして、液晶表示装
置の画素駆動素子若しくは周辺素子又は負荷素子型のＳ
ＲＡＭ、あるいは所謂ＭＯＳトランジスタを例示するこ
とができる。

【００１８】

【作用】水素を含んだ半導体薄膜に活性化アニール処理
等を施したとき半導体薄膜から水素が脱離する理由とし
て、シリコン中の水素が低温においても大きな拡散係数
を有していること、活性化アニールにおける雰囲気中の
水素濃度がシリコン中の水素濃度よりも低いことが挙げ
られる。

【００１９】一方、窒化シリコン中の水素の拡散係数は
シリコン中の水素の拡散係数よりも小さいことが知られ
ている。

【００２０】本発明の半導体薄膜の形成方法あるいはＭ
ＯＳ型トランジスタの作製方法においては、半導体薄膜
を窒素及び水素を成分とするガス中で熱処理する。その
結果、半導体薄膜の表面には窒化膜が形成され、更に
は、熱処理時に用いられるガスから水素が半導体薄膜に
供給され、しかも、シリコン中の水素濃度よりも熱処理
時の雰囲気の水素濃度の方が高い。これによって、半導
体薄膜からの水素の脱離を極めて効果的に抑制すること
ができる。

【００２１】

【実施例】以下、図面を参照して、本発明を実施例に基
づき説明する。尚、図面は、半導体薄膜の形成工程及び
ＭＯＳ型トランジスタの作製方法を説明するための模式
的な一部断面図である。

【００２２】（実施例−１）実施例−１は、本発明の半
導体薄膜の形成方法、及びＭＯＳ型トランジスタの作製
方法の第１の態様を、トップゲート型ｐ型薄膜トランジ
スタの製造に適用した例である。以下、図１を参照して
実施例−１を説明する。

【００２３】［工程−１００］先ず、石英から成る絶縁
基板１０の上に全面に、非晶質シリコンあるいは多結晶
シリコンから成り厚さ約４０ｎｍの半導体薄膜１２を従
来のＣＶＤ法で堆積させる（図１の（Ａ）参照）。尚、
この半導体薄膜１２に、後の工程でチャネル領域及びソ
ース・ドレイン領域が形成される。

【００２４】［工程−１１０］次に、フォトリソグラフ
ィ技術及び気相エッチング技術によって、半導体薄膜１
２をパターニングして、所定の形状とする（図１の
（Ｂ）参照）。

【００２５】［工程−１２０］次いで、半導体薄膜１２
を窒素及び水素を成分とするガス（例えばＮＨ₃ガス）
中で熱処理する。熱処理の条件を、例えば以下のとおり
とすることができる。ＮＨ₃流量：１〜３リットル／分温度：４８０〜１０５０゜Ｃ時間：１０秒これによって、側面を含め半導体薄膜１２の表面に窒化
シリコン膜１４が形成される（図１の（Ｃ）参照）。こ
の工程において、水素が半導体薄膜１２中に含まれる。
即ち、所謂水素ドーピングが行われ、これによって、半
導体薄膜中のシリコンの未結合手に水素が結合する。し
かも、窒化シリコン膜１４が形成されるので、後の工程
で活性化アニール処理を行ったとき、シリコン原子から
の水素原子の脱離を効果的に抑制し得る。また、半導体
薄膜１２の側面にも窒化シリコン膜１４が形成されるの
で、後の工程で活性化アニールを行ったとき、半導体薄
膜１２の側面から水素が脱離することを効果的に抑制す
ることができる。

【００２６】［工程−１３０］その後、半導体薄膜１２
の上に厚さ３０ｎｍのＳｉＯ₂から成るゲート酸化膜１
６を堆積させ、更に、ゲート酸化膜１６の上に非晶質シ
リコン層又は多結晶シリコン層を１００ｎｍ堆積させ、
フォトリソグラフィ法及び気相エッチング法によって、
非晶質シリコン層又は多結晶シリコン層をパターニング
して、ゲート電極１８を形成する（図１の（Ｄ）参
照）。

【００２７】［工程−１４０］そして、レジストマスク
を利用して、イオン注入を行い、半導体薄膜１２にソー
ス・ドレイン領域２０を形成する。イオン注入の条件
を、例えば以下のとおりとすることができる。イオン種：Ｂイオン注入エネルギー：１０ｋｅＶドーズ量：３×１０¹⁵／ｃｍ² あるいは、イオン種：ＢＦ₂イオン注入エネルギー：３５ｋｅＶドーズ量：３×１０¹⁵／ｃｍ² これによって、チャネル領域も形成される。

【００２８】［工程−１５０］次に、例えば、電気炉を
用いてソース・ドレイン領域２０の活性化アニールを行
う。活性化アニールの条件を、例えば、温度：９００゜Ｃ時間：２０分とすることができる。あるいは又、ＲＴＡ（Rapid Ther
mal Annealing）法にて、１１００゜Ｃ×１０秒程度の
活性化アニールとすることもできる。

【００２９】半導体薄膜１２の側面を含む表面には窒化
シリコン膜１４が形成されているので、活性化アニール
によって、半導体薄膜１２中から水素が脱離することを
効果的に抑制することができる。

【００３０】［工程−１６０］その後、層間絶縁層２２
としてＳｉ₃Ｎ₄層を１００ｎｍ、ＰＳＧ層を１５０〜２
００ｎｍ全面に堆積させ、層間絶縁層２２に開口部をＲ
ＩＥ法にて形成し、かかる開口部及び層間絶縁層２２上
に金属配線材料をスパッタ法で形成し、次いで、金属配
線材料をパターニングして配線層２４を形成する（図１
の（Ｅ）参照）。こうして、トップゲート型薄膜ｐ型ト
ランジスタから成るＭＯＳ型トランジスタを完成させ
る。尚、図１の（Ｅ）において、窒化シリコン膜１４の
図示を省略した。

【００３１】（実施例−２）実施例−２は、本発明の半
導体薄膜の形成方法、及びＭＯＳ型トランジスタの作製
方法の第２の態様を、ボトムゲート型ｐ型薄膜トランジ
スタの製造に適用した例である。以下、図２及び図３を
参照して実施例−２を説明する。

【００３２】［工程−２００］絶縁基板１０上に、半導
体薄膜を形成する。そのために、先ず、石英から成る絶
縁基板１０の上に、従来の方法に基づき、非晶質シリコ
ン層又は多結晶シリコン層を厚さ１００ｎｍ堆積させ、
フォトリソグラフィ技術及び気相エッチング技術によっ
てゲート電極１８を形成する。次に、全面にＳｉＯ₂か
ら成るゲート酸化膜１６を、通常の方法にて、厚さ３０
ｎｍ堆積させる。こうして、図２の（Ａ）に模式的な一
部断面図で示す構造を得ることができる。

【００３３】［工程−２１０］次いで、ゲート酸化膜１
６（酸化膜）を窒素及び水素を成分とするガス（例えば
ＮＨ₃ガス）中で予備熱処理する（図２の（Ｂ）参
照）。予備熱処理の条件を、例えば以下のとおりとする
ことができる。ＮＨ₃流量：１〜３リットル／分温度：４８０〜１０５０゜Ｃ時間：１０秒これによって、酸化膜の表面に窒化シリコン膜１４Ａが
形成され、後の工程において、半導体薄膜を熱処理した
とき、酸化膜を介して水素が半導体薄膜から脱離するこ
とを効果的に抑制し得る。

【００３４】［工程−２２０］次に、全面に非晶質シリ
コンあるいは多結晶シリコンから成る半導体薄膜１２
を、従来のＣＶＤ法で堆積させる（図２の（Ｃ）参
照）。半導体薄膜１２の厚さを、例えば４０ｎｍとす
る。尚、この半導体薄膜１２に、後の工程でチャネル領
域及びソース・ドレイン領域が形成される。

【００３５】［工程−２３０］次に、フォトリソグラフ
ィ技術及び気相エッチング技術によって、半導体薄膜１
２をパターニングして、所定の形状とする（図２の
（Ｄ）参照）。

【００３６】［工程−２４０］そして、レジストマスク
を利用して、イオン注入を行い、半導体薄膜１２にソー
ス・ドレイン領域２０を形成し、併せて、チャネル領域
も形成する。イオン注入の条件を、実施例−１と同様の
条件とすることができる。

【００３７】［工程−２５０］次いで、半導体薄膜１２
を窒素及び水素を成分とするガス（例えばＮＨ₃ガス）
中で熱処理する。熱処理の条件を、例えば以下のとおり
とすることができる。尚、この熱処理は、ソース・ドレ
イン領域の活性化アニールを兼ねている。ＮＨ₃流量：１〜３リットル／分温度：４８０〜１０５０゜Ｃ時間：１０秒これによって、側面を含めた半導体薄膜１２の表面に窒
化シリコン膜１４が形成される（図３の（Ａ）参照）。
この工程において、水素が半導体薄膜１２中に含まれ
る。即ち、所謂水素ドーピングが行われ、これによっ
て、半導体薄膜中のシリコンの未結合手に水素が結合す
る。しかも、窒化シリコン膜１４が形成されるので、ソ
ース・ドレイン領域の活性化アニールを兼ねたこの熱処
理において、シリコン原子からの水素原子の脱離を効果
的に抑制し得る。

【００３８】また、半導体薄膜１２の側面にも窒化シリ
コン膜１４が形成されるので、この熱処理によって、半
導体薄膜１２の側面から水素が脱離することを効果的に
抑制することができる。

【００３９】［工程−２６０］その後、層間絶縁層２２
を形成し、更に、配線層２４を形成する（図３の（Ｂ）
参照）。こうして、トップゲート型薄膜ｐ型トランジス
タから成るＭＯＳ型トランジスタを完成させる。尚、図
３の（Ｂ）において、窒化膜１４，１４Ａの図示を省略
した。

【００４０】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例で説明した各種の数値、条件、トランジ
スタの構造等は例示であり、適宜変更することができ
る。石英から成る絶縁基板を例にとり実施例を説明した
が、シリコン基板とＳｉＯ₂から成る酸化膜の組み合わ
せ、あるいはガラス基板、更に、シリコン基板上にトラ
ンジスタやキャパシタ等の素子を形成した後、その上に
Ｓｉ₃Ｎ₄、ＳｉＯ₂、ＰＳＧ等の層間絶縁層を形成し、
これを絶縁基材とすることもできる。

【００４１】例えば、実施例−１において、絶縁基板１
０上に半導体薄膜１２を形成したが、場合によっては、
絶縁基板の上にプラズマＣＶＤ法等によってＳｉＮ膜を
形成し、その上に半導体薄膜１２を形成することができ
る。あるいは又、絶縁基板が酸化膜や層間絶縁層から構
成されている場合、実施例−２で説明した予備熱処理を
絶縁基板の酸化膜や層間絶縁層に施すことが望ましい。

【００４２】また、例えば、実施例−２において、予備
熱処理を絶縁基板の酸化膜に施したが、その代わりに、
酸化膜等の表面にプラズマＣＶＤ法等によってＳｉＮ膜
を形成してもよい。

【００４３】更に、実施例−１及び実施例−２では、非
晶質シリコンあるいは多結晶シリコンの堆積によって半
導体薄膜を形成したが、非晶質シリコン層を絶縁基板上
に堆積させた後５５０〜８００゜Ｃの温度で０．５〜２
０時間の熱処理を行う固相成長法によって結晶粒を成長
させて、多結晶シリコンから成る半導体薄膜を形成する
こともできる。

【００４４】あるいは又、非晶質シリコン層の形成の代
わりに、全面に多結晶シリコン層をＣＶＤ法等で形成
し、次いで、かかる多結晶シリコン層にＳｉイオンをイ
オン注入して、多結晶シリコン層を非晶質シリコン層と
することにより、全面に非晶質シリコン層を形成する。
そして、前述した固相成長法によって、非晶質シリコン
層から結晶粒を成長させて、多結晶シリコンから成る半
導体薄膜を形成することもできる。この場合、イオン注
入の条件として、以下の条件を例示することができる。注入エネルギー：４０ｋｅＶドーズ量：１×１０¹³／ｃｍ² イオン種：Ｓｉ

【００４５】更に、非晶質シリコン層中に結晶粒の成長
の種となる核を形成し、かかる種から結晶粒を固相成長
法により成長させることもできる。例えば、図４の
（Ａ）に示すように、多結晶シリコン層３０を形成した
後、シリコンイオンを低ドーズ量にてイオン注入し、そ
の後かかる多結晶シリコン層３０上にレジストマスク３
２を形成する。そして、図４の（Ｂ）に示すように、レ
ジストマスク３２で被覆されていない多結晶シリコン層
を高ドーズ量にてイオン注入する。これによって、レジ
ストマスクで被覆されていない多結晶シリコン層を非晶
質化する（図４の（Ｃ）参照）。この領域を図４の
（Ｃ）では３４で示す。そして、レジストマスクで被覆
されていた多結晶シリコン層３０を核として、固相成長
法により多結晶シリコンから成る半導体薄膜を形成す
る。あるいは、図５に示すように、非晶質シリコン層３
０の上にリソグラフィー技術を用いて遮光性マスク３２
を形成し、かかる遮光性マスク３２を用いて、非晶質シ
リコン層３０にエキシマレーザ光を照射して核３６を形
成することも可能である。

【００４６】ＭＯＳ型トランジスタとして、トップゲー
ト型及びボトムゲート型薄膜ｐ型トランジスタ以外に
も、トップゲート型薄膜ｎ型トランジスタ、ボトムゲー
ト型薄膜ｎ型トランジスタ等を例示することができる。
また、例えば、チャネル領域の上下にゲート電極を形成
した所謂ＸＭＯＳ型トランジスタにも本発明の半導体薄
膜の成形方法を適用することができる。そして、これら
のトランジスタを、液晶表示素子の画素駆動素子や周辺
素子として、あるいは負荷素子型ＳＲＡＭの負荷素子と
して用いることができる。

【００４７】

【発明の効果】本発明の半導体薄膜の形成方法によれ
ば、半導体薄膜を窒素及び水素を成分とするガス中で熱
処理する。これによって、半導体薄膜中に水素を導入で
きる。併せて、半導体薄膜表面に窒化膜を形成すること
ができ、しかも熱処理の雰囲気は水素リッチであるた
め、半導体薄膜からの水素の脱離を効果的に抑制するこ
とができる。また、本発明のＭＯＳ型トランジスタの作
製方法によれば、ソース・ドレイン領域の活性化アニー
ルの温度を高くすることが可能となり、トランジスタの
動作速度、立ち上がり特性、リーク電流特性の向上を図
ることができる。また、本発明の作製方法に基づきＳＲ
ＡＭの負荷素子を作製した場合、低消費電流を達成で
き、しかも耐α線特性が向上し、素子の信頼性を高める
ことができる。

【図面の簡単な説明】

【図１】実施例−１の工程を説明するためのトランジス
タ素子の模式的な一部断面図である。

【図２】実施例−２の工程を説明するためのトランジス
タ素子の模式的な一部断面図である。

【図３】図２に引き続き、実施例−２の工程を説明する
ためのトランジスタ素子の模式的な一部断面図である。

【図４】半導体薄膜の形成方法の一例を説明するための
図である。

【図５】図４とは別の半導体薄膜の形成方法の一例を説
明するための図である。

【符号の説明】

１０絶縁基板１２半導体薄膜１４窒化シリコン膜１６ゲート酸化膜１８ゲート電極２０ソース・ドレイン領域２２層間絶縁層２４配線層

Claims

【特許請求の範囲】

【請求項１】（イ）トランジスタのチャネル領域及びソ
ース・ドレイン領域を形成するための半導体薄膜を絶縁
基板上に形成する工程と、（ロ）該半導体薄膜を窒素及び水素を成分とするガス中
で熱処理する工程、から成ることを特徴とする半導体薄膜の形成方法。
【請求項２】前記ガスは、ＮＨ₃であることを特徴とす
る請求項１に記載の半導体薄膜の形成方法。
【請求項３】前記（イ）の工程の後であって（ロ）の工
程の前に、絶縁基板上に形成された半導体薄膜を所定の
形状にすることを特徴とする請求項１又は請求項２に記
載の半導体薄膜の形成方法。
【請求項４】前記（イ）の工程の前に、絶縁基板上に酸
化膜あるいは層間絶縁層を形成し、該酸化膜あるいは層
間絶縁層を窒素及び水素を成分とするガス中で予備熱処
理することを特徴とする請求項３に記載の半導体薄膜の
形成方法。
【請求項５】（イ）トランジスタのチャネル領域及びソ
ース・ドレイン領域を形成するための半導体薄膜を絶縁
基板上に形成する工程と、（ロ）該半導体薄膜を窒素及び水素を成分とするガス中
で熱処理する工程と、（ハ）該半導体薄膜にチャネル領域及びソース・ドレイ
ン領域を形成する工程、から成ることを特徴とするＭＯＳ型トランジスタの作製
方法。
【請求項６】（イ）トランジスタのチャネル領域及びソ
ース・ドレイン領域を形成するための半導体薄膜を絶縁
基板上に形成する工程と、（ロ）該半導体薄膜にチャネル領域及びソース・ドレイ
ン領域を形成する工程と、（ハ）該半導体薄膜を窒素及び水素を成分とするガス中
で熱処理する工程、から成ることを特徴とするＭＯＳ型トランジスタの作製
方法。
【請求項７】前記ガスは、ＮＨ₃であることを特徴とす
る請求項５又は請求項６に記載のＭＯＳ型トランジスタ
の作製方法。
【請求項８】前記（イ）の工程の後であって（ロ）の工
程の前に、絶縁基板上に形成された半導体薄膜を所定の
形状にすることを特徴とする請求項５、請求項６、又は
請求項７に記載のＭＯＳ型トランジスタの作製方法。