JPH06177178A - 半導体チップの構造 - Google Patents
半導体チップの構造Info
- Publication number
- JPH06177178A JPH06177178A JP43A JP34561892A JPH06177178A JP H06177178 A JPH06177178 A JP H06177178A JP 43 A JP43 A JP 43A JP 34561892 A JP34561892 A JP 34561892A JP H06177178 A JPH06177178 A JP H06177178A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- solder
- connection
- thermal resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
- H10W72/387—Flow barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】コストと熱抵抗の上昇を招くことなく、半導体
チップのサイズの大きな場合でも、基板との間の接続部
に亀裂を生じさせない半導体チップの構造を提供するこ
と。 【構成】半導体チップ１１の底面に、その周縁部を切欠
して突出部１２を形成し、その突出部１２の周囲には半
田付け時の半田厚を厚くすべき接続強化空間１３を形成
する。この半導体チップ１１の底部は、基板１のランド
部４に半田接続部１５を介して接続される。その接続後
は、半導体チップ１１と基板１の接続部は、その周縁部
では接続強化空間１３により厚くなり、剪断歪度が小さ
く抑えられる。他方、半導体チップ１１と基板１の接続
部は、その中心部では突出部１２により薄くなり、熱抵
抗の上昇が抑えられる。
チップのサイズの大きな場合でも、基板との間の接続部
に亀裂を生じさせない半導体チップの構造を提供するこ
と。 【構成】半導体チップ１１の底面に、その周縁部を切欠
して突出部１２を形成し、その突出部１２の周囲には半
田付け時の半田厚を厚くすべき接続強化空間１３を形成
する。この半導体チップ１１の底部は、基板１のランド
部４に半田接続部１５を介して接続される。その接続後
は、半導体チップ１１と基板１の接続部は、その周縁部
では接続強化空間１３により厚くなり、剪断歪度が小さ
く抑えられる。他方、半導体チップ１１と基板１の接続
部は、その中心部では突出部１２により薄くなり、熱抵
抗の上昇が抑えられる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体チップの構造
の改良に関するものである。
の改良に関するものである。
【０００２】
【従来の技術】従来、パワー素子あるいはＬＳＩなどの
半導体チップの基板への実装は、半田付けにより行われ
ている。このような従来の実装例としては、例えば図８
で示すものが知られている。これを説明すると、ガラス
エポキシや紙フェノールなどの素材からなる基板１の表
面に銅箔によりランド部４が形成され、このランド部４
上に、半田接続部３を介して半導体チップ２の平坦な底
部全体が固定接続されている。
半導体チップの基板への実装は、半田付けにより行われ
ている。このような従来の実装例としては、例えば図８
で示すものが知られている。これを説明すると、ガラス
エポキシや紙フェノールなどの素材からなる基板１の表
面に銅箔によりランド部４が形成され、このランド部４
上に、半田接続部３を介して半導体チップ２の平坦な底
部全体が固定接続されている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体チップ２と基板１との接続構造では、
半導体チップ２自体の発熱や雰囲気温度の変化などに起
因する温度サイクルによりストレスが発生し、そのスト
レスの繰り返しにより、図９で示すように半田接続部３
に半田亀裂５が発生する。この現象は、特に半導体チッ
プ２のサイズが大きくなると顕著である。この亀裂は、
半田接続部３の外周部から内部に向けて進行していき、
熱抵抗の増大、ひいては半導体チップの剥離を引き起こ
す原因となる。
うな従来の半導体チップ２と基板１との接続構造では、
半導体チップ２自体の発熱や雰囲気温度の変化などに起
因する温度サイクルによりストレスが発生し、そのスト
レスの繰り返しにより、図９で示すように半田接続部３
に半田亀裂５が発生する。この現象は、特に半導体チッ
プ２のサイズが大きくなると顕著である。この亀裂は、
半田接続部３の外周部から内部に向けて進行していき、
熱抵抗の増大、ひいては半導体チップの剥離を引き起こ
す原因となる。
【０００４】Ｅｎｇｅｌｍａｉｅｒ等による実験報告に
よれば、温度変化などのような低サイクルストレスによ
る半田の寿命は次式で与えられる。
よれば、温度変化などのような低サイクルストレスによ
る半田の寿命は次式で与えられる。
【数１】 ここで、Ｎｆは半田の平均寿命であり、半田の剪断歪度
Δγは、 Δγ＝ΔＬ／２ｈ・・・・・・（２） ΔＬ＝Δα・ΔＴ・Ｌ・・・・（３） で表される。ただし、 ｈ ：半田の厚み Δα：半導体チップと基板の熱膨張係数差 ΔＴ：環境温度変化幅 Ｌ ：半導体チップサイズ ΔＬ：熱膨脹不整合
Δγは、 Δγ＝ΔＬ／２ｈ・・・・・・（２） ΔＬ＝Δα・ΔＴ・Ｌ・・・・（３） で表される。ただし、 ｈ ：半田の厚み Δα：半導体チップと基板の熱膨張係数差 ΔＴ：環境温度変化幅 Ｌ ：半導体チップサイズ ΔＬ：熱膨脹不整合
【０００５】上記の式（１）、（２）、（３）から、次
のような方策をとれば半田の疲労寿命を長くできること
がわかる。 （Ａ）半導体チップのサイズを小さくする。 （Ｂ）基板の熱膨張係数を半導体チップに近ずける。 （Ｃ）半田の厚みを厚くする。 しかし、（Ａ）については、多くの機能要素が組み込ま
れてサイズがますます大きくなる状況の中で、現実的に
実現困難である。また、（Ｂ）の熱膨張係数の調整につ
いては、例えば基板にＳｉＣなどを用いれば、半導体チ
ップＳｉと熱膨張係数を近くすることができるが、コス
ト高となって実用的ではない。さらに、（Ｃ）の半田の
厚みの増大については、半田の表面張力と半導体チップ
の重量との関係からある限度以上に厚くすることができ
ない上に、半田を厚くし過ぎると熱抵抗が大きくなると
いう問題がある。そこで、本発明は、上記の問題点に鑑
み、コストと熱抵抗の上昇を招くことなく、半導体チッ
プのサイズの大きな場合でも、基板との間の接続部に亀
裂を生じさせない半導体チップの構造を提供することを
目的とする。
のような方策をとれば半田の疲労寿命を長くできること
がわかる。 （Ａ）半導体チップのサイズを小さくする。 （Ｂ）基板の熱膨張係数を半導体チップに近ずける。 （Ｃ）半田の厚みを厚くする。 しかし、（Ａ）については、多くの機能要素が組み込ま
れてサイズがますます大きくなる状況の中で、現実的に
実現困難である。また、（Ｂ）の熱膨張係数の調整につ
いては、例えば基板にＳｉＣなどを用いれば、半導体チ
ップＳｉと熱膨張係数を近くすることができるが、コス
ト高となって実用的ではない。さらに、（Ｃ）の半田の
厚みの増大については、半田の表面張力と半導体チップ
の重量との関係からある限度以上に厚くすることができ
ない上に、半田を厚くし過ぎると熱抵抗が大きくなると
いう問題がある。そこで、本発明は、上記の問題点に鑑
み、コストと熱抵抗の上昇を招くことなく、半導体チッ
プのサイズの大きな場合でも、基板との間の接続部に亀
裂を生じさせない半導体チップの構造を提供することを
目的とする。
【０００６】
【課題を解決するための手段】このため本発明は、半導
体チップの底面に、その周縁部を切欠して接続強化空間
を形成したことを特徴とする半導体チップの構造とし
た。
体チップの底面に、その周縁部を切欠して接続強化空間
を形成したことを特徴とする半導体チップの構造とし
た。
【０００７】
【作用】このような構成の本発明にかかる半導体チップ
の底部は、基板の配線部に半田などの接着剤を介して接
続する。その接続後は、半導体チップと基板との接続部
は、周縁部では接続強化空間により厚くなり、剪断歪度
が小さく抑えられる。他方、半導体チップと基板との接
続部は、中心部では薄くなり熱抵抗の上昇が抑えられ
る。この部分では剪断歪は元来小さい。
の底部は、基板の配線部に半田などの接着剤を介して接
続する。その接続後は、半導体チップと基板との接続部
は、周縁部では接続強化空間により厚くなり、剪断歪度
が小さく抑えられる。他方、半導体チップと基板との接
続部は、中心部では薄くなり熱抵抗の上昇が抑えられ
る。この部分では剪断歪は元来小さい。
【０００８】
【実施例】次に、本発明の第１実施例について、図１お
よび図２を参照して説明する。第１実施例は、Ｓｉなど
の素材からなる半導体チップ１１の底面に、その周縁部
を切欠して突出部１２を形成し、その突出部１２の周囲
に半田付け時に半田の厚さを厚くすべき接続強化空間１
３を形成する。半導体チップ１１の上部には、半導体プ
ロセスによって所定の回路１４を形成する。このような
半導体チップ１１は、半田のような接着剤を介して基板
１のランド部４に接続すると、半田接続部１５を介して
半導体チップ１１が基板１に固定実装される。
よび図２を参照して説明する。第１実施例は、Ｓｉなど
の素材からなる半導体チップ１１の底面に、その周縁部
を切欠して突出部１２を形成し、その突出部１２の周囲
に半田付け時に半田の厚さを厚くすべき接続強化空間１
３を形成する。半導体チップ１１の上部には、半導体プ
ロセスによって所定の回路１４を形成する。このような
半導体チップ１１は、半田のような接着剤を介して基板
１のランド部４に接続すると、半田接続部１５を介して
半導体チップ１１が基板１に固定実装される。
【０００９】ここで、突出部１２は、図２で示すように
半導体チップ１１の底部全体より小さく、またその底面
の周縁部よりも内側に位置すればよく、半導体チップ１
１の外形とほぼ相似の形状とするのが好ましいが、その
形状は限定されない。また、半導体チップ１１と基板１
との接続に用いる接着剤は、上述の半田のみならずエポ
キシ樹脂剤などでもよい。
半導体チップ１１の底部全体より小さく、またその底面
の周縁部よりも内側に位置すればよく、半導体チップ１
１の外形とほぼ相似の形状とするのが好ましいが、その
形状は限定されない。また、半導体チップ１１と基板１
との接続に用いる接着剤は、上述の半田のみならずエポ
キシ樹脂剤などでもよい。
【００１０】次に、このように構成する第１実施例の製
造方法について、図３を参照して説明する。まずシリコ
ン基板２１の表面に、公知の半導体プロセスにより所定
の回路１４、およびダイシングライン２２を所定の位置
にそれぞれ形成する（図３の（Ａ）参照）。その結果、
ダイシングライン２２は各回路１４を囲むように縦横に
形成される。次に、シリコン基板２１の裏面には、ダイ
シングライン２２に対応する位置に所定幅の凹溝２３を
形成する（図３の（Ｂ）参照）。この凹溝２３の形成方
法としては、幅の広いダイシングソーによるハーフカッ
ト、ダイヤモンド砥石による研磨、フォトリソグラフィ
およびエッチングによる方法などが挙げられる。
造方法について、図３を参照して説明する。まずシリコ
ン基板２１の表面に、公知の半導体プロセスにより所定
の回路１４、およびダイシングライン２２を所定の位置
にそれぞれ形成する（図３の（Ａ）参照）。その結果、
ダイシングライン２２は各回路１４を囲むように縦横に
形成される。次に、シリコン基板２１の裏面には、ダイ
シングライン２２に対応する位置に所定幅の凹溝２３を
形成する（図３の（Ｂ）参照）。この凹溝２３の形成方
法としては、幅の広いダイシングソーによるハーフカッ
ト、ダイヤモンド砥石による研磨、フォトリソグラフィ
およびエッチングによる方法などが挙げられる。
【００１１】次に、シリコン基板２１をダイシングライ
ン２２に沿ってダイシングソーにより分割すると、図３
の（Ｃ）に示すように、突出部１２の周囲に接続強化空
間１３が形成された半導体チップ１１が多数得られる。
引き続き、同図の（Ｄ）のように、この半導体チップ１
１の底部を基板１上のランド部４に半田付けにより接続
すると、半田接続部１５を介して両者は接続される。
ン２２に沿ってダイシングソーにより分割すると、図３
の（Ｃ）に示すように、突出部１２の周囲に接続強化空
間１３が形成された半導体チップ１１が多数得られる。
引き続き、同図の（Ｄ）のように、この半導体チップ１
１の底部を基板１上のランド部４に半田付けにより接続
すると、半田接続部１５を介して両者は接続される。
【００１２】第１実施例は以上のように構成するので、
最も剪断歪の大きな半導体チップ１１の接続底部の周縁
部は、接続強化空間１３により半田の厚みが相対的に厚
くなる。このため、前記の式（１）、（２）からわかる
ように、剪断歪度Δγが小さく押さえられ、半田接続部
は長寿命を保持できる。一方、剪断歪の比較的小さな半
導体チップ１１の接続底部の周縁部を除く部分は、突出
部１２により半田の厚さが従来並に薄いため、半導体チ
ップ全体としては熱抵抗の上昇を押さえることができ
る。
最も剪断歪の大きな半導体チップ１１の接続底部の周縁
部は、接続強化空間１３により半田の厚みが相対的に厚
くなる。このため、前記の式（１）、（２）からわかる
ように、剪断歪度Δγが小さく押さえられ、半田接続部
は長寿命を保持できる。一方、剪断歪の比較的小さな半
導体チップ１１の接続底部の周縁部を除く部分は、突出
部１２により半田の厚さが従来並に薄いため、半導体チ
ップ全体としては熱抵抗の上昇を押さえることができ
る。
【００１３】次に、本発明の第２実施例について、図４
および図５を参照して説明する。第２実施例の半導体チ
ップ３１は、図４で示すように、その底部の周縁部を内
側にテーパ状に切欠して逆四角錐台状の突出部３２を形
成し、その突出部３２の外周に接続強化空間３３を形成
する。この半導体チップ３１は、半田付けにより基板１
のランド部４に接続すると、半田接続部１５を介して基
板１に固定実装される。
および図５を参照して説明する。第２実施例の半導体チ
ップ３１は、図４で示すように、その底部の周縁部を内
側にテーパ状に切欠して逆四角錐台状の突出部３２を形
成し、その突出部３２の外周に接続強化空間３３を形成
する。この半導体チップ３１は、半田付けにより基板１
のランド部４に接続すると、半田接続部１５を介して基
板１に固定実装される。
【００１４】このような構成の第２実施例の製造方法に
ついて、図６を参照して説明すると、まず、シリコン基
板２１の表面に所定の回路１４、およびダイシングライ
ン２２をそれぞれ形成する（図６の（Ａ）参照）。その
結果、ダイシングライン２２は各回路１４を囲むように
縦横に形成される。次に、シリコン基板２１の裏面に
は、ダイシングライン２２に対応する位置に所定の大き
さのＶ溝３４を形成する（図６の（Ｂ）参照）。このＶ
溝３４の形成は、ヒドラジン、ＫＯＨで代表されるアル
カリ異方性エッチング液を用いて行う。
ついて、図６を参照して説明すると、まず、シリコン基
板２１の表面に所定の回路１４、およびダイシングライ
ン２２をそれぞれ形成する（図６の（Ａ）参照）。その
結果、ダイシングライン２２は各回路１４を囲むように
縦横に形成される。次に、シリコン基板２１の裏面に
は、ダイシングライン２２に対応する位置に所定の大き
さのＶ溝３４を形成する（図６の（Ｂ）参照）。このＶ
溝３４の形成は、ヒドラジン、ＫＯＨで代表されるアル
カリ異方性エッチング液を用いて行う。
【００１５】次に、シリコン基板２１をダイシングライ
ン２２に沿って分割すると、図６の（Ｃ）に示すよう
に、突出部３２の周囲に接続強化空間３３が形成された
半導体チップ３１が得られる。引き続き、この半導体チ
ップ３１は、半田接続部１５を介して基板１のランド部
４に固定実装する（図６の（Ｄ）参照）。
ン２２に沿って分割すると、図６の（Ｃ）に示すよう
に、突出部３２の周囲に接続強化空間３３が形成された
半導体チップ３１が得られる。引き続き、この半導体チ
ップ３１は、半田接続部１５を介して基板１のランド部
４に固定実装する（図６の（Ｄ）参照）。
【００１６】次に、本発明の第３実施例について、図７
を参照して説明する。第３実施例は、パワーＩＣで代表
され、半導体チップの裏面に電極を形成する場合、また
は半田と半導体チップとのぬれ性を改善するために、半
導体チップの裏面に金属膜を形成する場合である。この
場合には、図７の（Ｄ）で示すように、半導体チップ５
１は、図１および図２で示した半導体チップ１１と同様
に、接続部の中央に突出部１２を設け、その突出部１２
の周囲には接続強化空間１３を形成する点で同じであ
る。しかし、上述のように、電極の形成またはぬれ性の
改善を図るために、半導体チップ５１の接続底部全体に
金属膜５２を形成する点が異なる。
を参照して説明する。第３実施例は、パワーＩＣで代表
され、半導体チップの裏面に電極を形成する場合、また
は半田と半導体チップとのぬれ性を改善するために、半
導体チップの裏面に金属膜を形成する場合である。この
場合には、図７の（Ｄ）で示すように、半導体チップ５
１は、図１および図２で示した半導体チップ１１と同様
に、接続部の中央に突出部１２を設け、その突出部１２
の周囲には接続強化空間１３を形成する点で同じであ
る。しかし、上述のように、電極の形成またはぬれ性の
改善を図るために、半導体チップ５１の接続底部全体に
金属膜５２を形成する点が異なる。
【００１７】このような構成の第３実施例の製造方法に
ついて、図７を参照して説明すると、まずシリコン基板
２１の表面に所定の回路１４、およびダイシングライン
２２をそれぞれ形成する（図７の（Ａ）参照）。次に、
シリコン基板２１の裏面には、ダイシングライン２２に
対応する位置に所定幅の凹溝２３を形成する（図７の
（Ｂ）参照）。さらに、シリコン基板２１の裏面全体に
は、蒸着やメッキなどにより金属膜５２を形成する（図
７の（Ｃ）参照）。次に、シリコン基板２１をダイシン
グライン２２に沿って分割すると、図７の（Ｄ）に示す
ように半導体チップ５１が得られる。引き続き、同図の
（Ｅ）のように、この半導体チップ５１は、半田接続部
１５を介して基板１のランド部４に固定実装する。
ついて、図７を参照して説明すると、まずシリコン基板
２１の表面に所定の回路１４、およびダイシングライン
２２をそれぞれ形成する（図７の（Ａ）参照）。次に、
シリコン基板２１の裏面には、ダイシングライン２２に
対応する位置に所定幅の凹溝２３を形成する（図７の
（Ｂ）参照）。さらに、シリコン基板２１の裏面全体に
は、蒸着やメッキなどにより金属膜５２を形成する（図
７の（Ｃ）参照）。次に、シリコン基板２１をダイシン
グライン２２に沿って分割すると、図７の（Ｄ）に示す
ように半導体チップ５１が得られる。引き続き、同図の
（Ｅ）のように、この半導体チップ５１は、半田接続部
１５を介して基板１のランド部４に固定実装する。
【００１８】
【発明の効果】以上のように本発明では、半導体チップ
の底面に、その周縁部を切欠して接続強化空間を形成し
たから、特に高価な材料を基板に用いる必要がなくなっ
て制作費用を抑制でき、しかも熱抵抗の上昇を招くこと
がなく、大きなサイズの半導体チップを実装しても接続
材料の疲労によって寿命低下が生じないという効果が得
られる。
の底面に、その周縁部を切欠して接続強化空間を形成し
たから、特に高価な材料を基板に用いる必要がなくなっ
て制作費用を抑制でき、しかも熱抵抗の上昇を招くこと
がなく、大きなサイズの半導体チップを実装しても接続
材料の疲労によって寿命低下が生じないという効果が得
られる。
【図１】本発明の第１実施例の断面図である。
【図２】その実施例の平面図である。
【図３】その実施例の製造方法の一例を示す工程図であ
る。
る。
【図４】本発明の第２実施例の断面図である。
【図５】その実施例の平面図である。
【図６】その実施例の製造方法の一例を示す工程図であ
る。
る。
【図７】本発明の第３実施例の製造方法の一例を示す工
程図である。
程図である。
【図８】従来例の断面図である。
【図９】従来例における半田疲労を示す説明図である。
１ 基板 ４ ランド部 １１，３１，５１ 半導体チップ １２，３２ 突出部 １３，３３ 接続強化空間 １５ 半田接続部 ２１ シリコン基板 ２３ 凹溝 ５２ 金属膜
Claims (1)
- 【請求項１】 半導体チップ実装用基板上に形成した配
線部に、接着剤を介して底面を接続すべき半導体チップ
において、 前記半導体チップの底面に、その周縁部を切欠して接続
強化空間を形成したことを特徴とする半導体チップの構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06177178A (ja) | 1992-12-01 | 1992-12-01 | 半導体チップの構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06177178A (ja) | 1992-12-01 | 1992-12-01 | 半導体チップの構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177178A true JPH06177178A (ja) | 1994-06-24 |
Family
ID=18377821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06177178A (ja) | 1992-12-01 | 1992-12-01 | 半導体チップの構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177178A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798078B2 (en) * | 2000-12-14 | 2004-09-28 | Yamaha Hatsudoki Kabushiki Kaisha | Power control device with semiconductor chips mounted on a substrate |
| JP2006351950A (ja) * | 2005-06-17 | 2006-12-28 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US7215013B2 (en) | 2004-06-09 | 2007-05-08 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor apparatus |
| JP2009253025A (ja) * | 2008-04-07 | 2009-10-29 | Toyota Central R&D Labs Inc | 半導体素子を金属層によって基板に接合したモジュール |
| JP2010238889A (ja) * | 2009-03-31 | 2010-10-21 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| WO2014155619A1 (ja) * | 2013-03-28 | 2014-10-02 | 株式会社安川電機 | 半導体装置、電力変換装置および半導体装置の製造方法 |
| WO2014185010A1 (ja) * | 2013-05-13 | 2014-11-20 | パナソニックＩｐマネジメント株式会社 | 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ |
| CN104364894A (zh) * | 2012-05-30 | 2015-02-18 | 奥林巴斯株式会社 | 摄像装置、半导体装置及摄像单元 |
| WO2015097982A1 (ja) * | 2013-12-26 | 2015-07-02 | パナソニック株式会社 | 半導体装置 |
| CN105097727A (zh) * | 2015-06-23 | 2015-11-25 | 苏州日月新半导体有限公司 | 半导体封装结构及其封装方法 |
| JP2019029394A (ja) * | 2017-07-26 | 2019-02-21 | 住友電気工業株式会社 | キャリア実装構造 |
| JP2021150537A (ja) * | 2020-03-19 | 2021-09-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2022180123A (ja) * | 2021-05-24 | 2022-12-06 | 日亜化学工業株式会社 | 発光装置および発光装置の製造方法 |
-
1992
- 1992-12-01 JP JP43A patent/JPH06177178A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798078B2 (en) * | 2000-12-14 | 2004-09-28 | Yamaha Hatsudoki Kabushiki Kaisha | Power control device with semiconductor chips mounted on a substrate |
| US7215013B2 (en) | 2004-06-09 | 2007-05-08 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor apparatus |
| JP2006351950A (ja) * | 2005-06-17 | 2006-12-28 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009253025A (ja) * | 2008-04-07 | 2009-10-29 | Toyota Central R&D Labs Inc | 半導体素子を金属層によって基板に接合したモジュール |
| JP2010238889A (ja) * | 2009-03-31 | 2010-10-21 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US10249672B2 (en) | 2012-05-30 | 2019-04-02 | Olympus Corporation | Image pickup apparatus, semiconductor apparatus, and image pickup unit |
| CN104364894A (zh) * | 2012-05-30 | 2015-02-18 | 奥林巴斯株式会社 | 摄像装置、半导体装置及摄像单元 |
| CN105190856A (zh) * | 2013-03-28 | 2015-12-23 | 株式会社安川电机 | 半导体装置、电力转换装置和半导体装置的制造方法 |
| WO2014155619A1 (ja) * | 2013-03-28 | 2014-10-02 | 株式会社安川電機 | 半導体装置、電力変換装置および半導体装置の製造方法 |
| JP5942212B2 (ja) * | 2013-05-13 | 2016-06-29 | パナソニックＩｐマネジメント株式会社 | 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ |
| US9362366B2 (en) | 2013-05-13 | 2016-06-07 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package |
| WO2014185010A1 (ja) * | 2013-05-13 | 2014-11-20 | パナソニックＩｐマネジメント株式会社 | 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ |
| WO2015097982A1 (ja) * | 2013-12-26 | 2015-07-02 | パナソニック株式会社 | 半導体装置 |
| CN105097727A (zh) * | 2015-06-23 | 2015-11-25 | 苏州日月新半导体有限公司 | 半导体封装结构及其封装方法 |
| JP2019029394A (ja) * | 2017-07-26 | 2019-02-21 | 住友電気工業株式会社 | キャリア実装構造 |
| JP2022062119A (ja) * | 2017-07-26 | 2022-04-19 | 住友電気工業株式会社 | キャリア実装構造 |
| JP2021150537A (ja) * | 2020-03-19 | 2021-09-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2022180123A (ja) * | 2021-05-24 | 2022-12-06 | 日亜化学工業株式会社 | 発光装置および発光装置の製造方法 |
| JP2024055970A (ja) * | 2021-05-24 | 2024-04-19 | 日亜化学工業株式会社 | 発光装置および発光装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4809135A (en) | Chip carrier and method of fabrication | |
| JPH06177178A (ja) | 半導体チップの構造 | |
| EP1041715A2 (en) | Electronic component | |
| JP2011205033A (ja) | 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器 | |
| JP4049035B2 (ja) | 半導体装置の製造方法 | |
| US6586829B1 (en) | Ball grid array package | |
| JPH05226501A (ja) | 半導体チップ実装用基板構造 | |
| US6718604B1 (en) | Mounting method for electronic device elements | |
| US5877516A (en) | Bonding of silicon carbide directly to a semiconductor substrate by using silicon to silicon bonding | |
| JPH06501816A (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JPH05226487A (ja) | 半導体装置 | |
| JPH07312474A (ja) | 電子部品の搭載構造 | |
| JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
| JP2004158739A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2000165185A (ja) | 弾性表面波素子およびその製造方法 | |
| GB2276977A (en) | Reducing thermal stress in I.C. chip mountings | |
| JPH06216194A (ja) | 半導体チップの実装構造 | |
| JP2522183B2 (ja) | 半導体装置 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JP2006261415A (ja) | 半導体装置の製造方法 | |
| JP2619155B2 (ja) | 混成集積回路装置 | |
| JP2646992B2 (ja) | チップキャリア | |
| JP2002299547A (ja) | 積層型半導体装置およびその製造方法 | |
| JPH07106467A (ja) | 光半導体装置およびその製造方法。 | |
| JP2822506B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000404 |