JPH06177786A - インパルス性雑音除去装置 - Google Patents
インパルス性雑音除去装置Info
- Publication number
- JPH06177786A JPH06177786A JP4327832A JP32783292A JPH06177786A JP H06177786 A JPH06177786 A JP H06177786A JP 4327832 A JP4327832 A JP 4327832A JP 32783292 A JP32783292 A JP 32783292A JP H06177786 A JPH06177786 A JP H06177786A
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- section
- value
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008030 elimination Effects 0.000 title description 3
- 238000003379 elimination reaction Methods 0.000 title description 3
- 230000003111 delayed effect Effects 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 10
- 238000005070 sampling Methods 0.000 abstract description 14
- 238000012937 correction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005562 fading Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 本発明はインパルス性雑音を除去する装置に
関し、復調出力信号に含まれるインパルス性雑音を的確
に判定し、ディジタル信号の処理で除去することができ
るインパルス性雑音除去装置を提供することを目的とす
る。 【構成】 ディジタル復調出力値を遅延出力する遅延回
路群と、前記遅延回路群の入力値と前記遅延回路群より
の異なる遅延出力値との減算を行なう複数の減算回路
と、前記減算回路よりの出力値が或る値以上であるか否
かを判別する閾値回路と、前記閾値回路出力信号より補
間区間を判定する補間判定手段と、前記補間区間判定手
段によって判定された補間区間に対すディジタル復調出
力値を補間する補間手段と、を備える。
関し、復調出力信号に含まれるインパルス性雑音を的確
に判定し、ディジタル信号の処理で除去することができ
るインパルス性雑音除去装置を提供することを目的とす
る。 【構成】 ディジタル復調出力値を遅延出力する遅延回
路群と、前記遅延回路群の入力値と前記遅延回路群より
の異なる遅延出力値との減算を行なう複数の減算回路
と、前記減算回路よりの出力値が或る値以上であるか否
かを判別する閾値回路と、前記閾値回路出力信号より補
間区間を判定する補間判定手段と、前記補間区間判定手
段によって判定された補間区間に対すディジタル復調出
力値を補間する補間手段と、を備える。
Description
【0001】
【産業上の利用分野】本発明はディジタル信号処理によ
ってFM信号を復調した復調ディジタル信号に混入され
ているインパルス性雑音を除去するインパルス性雑音除
去装置に関する。
ってFM信号を復調した復調ディジタル信号に混入され
ているインパルス性雑音を除去するインパルス性雑音除
去装置に関する。
【0002】
【従来の技術】周波数変調や位相変調(以後FM変調と
云う)は振幅変調に比べて雑音に対して強いという性質
を持っており、移動体と通信に多く使用されている。し
かし、FM変調を使用しても、移動体との通信において
は、建物等の反射によるマルチパスによって激しいフェ
ージングが発生し、復調出力にインパルス性雑音が発生
して通信の品質を低下させる。
云う)は振幅変調に比べて雑音に対して強いという性質
を持っており、移動体と通信に多く使用されている。し
かし、FM変調を使用しても、移動体との通信において
は、建物等の反射によるマルチパスによって激しいフェ
ージングが発生し、復調出力にインパルス性雑音が発生
して通信の品質を低下させる。
【0003】従来、このようなインパルス性雑音を除去
する装置としては図3に示すような構成の装置が使用さ
れていた。すなわち、アンテナ40で受信したFM波
を、周波数変換器(MIX)41で、局部発振器(OS
C)42よりの信号と乗算して中間周波数(IF)信号
を作る。
する装置としては図3に示すような構成の装置が使用さ
れていた。すなわち、アンテナ40で受信したFM波
を、周波数変換器(MIX)41で、局部発振器(OS
C)42よりの信号と乗算して中間周波数(IF)信号
を作る。
【0004】IF信号は分配器(HYB)43で2分配
され、一方はFM検波器44に入力してFM検波され、
他方はAM検波器45に入力してAM検波する。AM検
波器45の検波出力は閾値回路46に入力され、FM検
波器44に出力にインパルス性雑音が発生する区間を判
別して出力する。すなわち、フェージングよって受信レ
ベルが低下すると、或る決められたレベル以下であるこ
とを判別して出力する。
され、一方はFM検波器44に入力してFM検波され、
他方はAM検波器45に入力してAM検波する。AM検
波器45の検波出力は閾値回路46に入力され、FM検
波器44に出力にインパルス性雑音が発生する区間を判
別して出力する。すなわち、フェージングよって受信レ
ベルが低下すると、或る決められたレベル以下であるこ
とを判別して出力する。
【0005】補間回路47は閾値回路46よりの決めら
れたレベル以下である区間に対して、その前後の信号値
より補間信号を作って補間する。
れたレベル以下である区間に対して、その前後の信号値
より補間信号を作って補間する。
【0006】
【発明が解決しようとする課題】前述したように、従来
は受信した信号をAM検波して、フェージングによって
インパルス性雑音が発生すると思われる区間を判別し、
その判別された区間のFM復調出力を補間するようにし
ていた。
は受信した信号をAM検波して、フェージングによって
インパルス性雑音が発生すると思われる区間を判別し、
その判別された区間のFM復調出力を補間するようにし
ていた。
【0007】この方法では、閾値回路の閾値を決めるの
が困難であり、また、フェージングによって受信レベル
が低下してもFM復調出力にインパルス性雑音が生じて
いるとはかぎらず、過度な補正を行なうこともある。ま
た、今日ではFM信号の復調をディジタル信号処理によ
って行なわせ、復調装置の構成を簡易化させるとともに
調整を無くすことが行なわれている。このようなディジ
タル信号処理によるFM信号の復調の場合は、前述した
従来例の構成を用いると、装置構成が非常に複雑とな
る。
が困難であり、また、フェージングによって受信レベル
が低下してもFM復調出力にインパルス性雑音が生じて
いるとはかぎらず、過度な補正を行なうこともある。ま
た、今日ではFM信号の復調をディジタル信号処理によ
って行なわせ、復調装置の構成を簡易化させるとともに
調整を無くすことが行なわれている。このようなディジ
タル信号処理によるFM信号の復調の場合は、前述した
従来例の構成を用いると、装置構成が非常に複雑とな
る。
【0008】本発明はディジタル信号処理によってFM
信号を復調する装置に適合し、かつインパルス性雑音を
適確に判定して補間するインパルス性雑音除去装置を提
供することを目的とする。
信号を復調する装置に適合し、かつインパルス性雑音を
適確に判定して補間するインパルス性雑音除去装置を提
供することを目的とする。
【0009】
【課題を解決するための手段】前述の課題を解決するた
めに本発明が採用した手段を説明する。FM復調出力に
おけるインパルス性雑音除去装置であって、ディジタル
信号処理によって復調されたディジタル復調出力値を遅
延出力する遅延回路群と、前記遅延回路群の入力ディジ
タル復調値と前記遅延回路群よりの異なる遅延出力値と
の減算を行なう複数の減算回路と、前記減算回路よりの
出力値が或る値以上であるか否かを判別する閾値回路
と、前記閾値回路出力信号より補間区間を判定する補間
判定手段と、前記補間区間判定手段によって判定された
補間区間に対すディジタル復調出力値を補間する補間手
段と、を備える。
めに本発明が採用した手段を説明する。FM復調出力に
おけるインパルス性雑音除去装置であって、ディジタル
信号処理によって復調されたディジタル復調出力値を遅
延出力する遅延回路群と、前記遅延回路群の入力ディジ
タル復調値と前記遅延回路群よりの異なる遅延出力値と
の減算を行なう複数の減算回路と、前記減算回路よりの
出力値が或る値以上であるか否かを判別する閾値回路
と、前記閾値回路出力信号より補間区間を判定する補間
判定手段と、前記補間区間判定手段によって判定された
補間区間に対すディジタル復調出力値を補間する補間手
段と、を備える。
【0010】
【作用】FM信号をディジタル信号処理によって復調さ
れたディジタル信号は複数の遅延回路が直列に接続され
た遅延回路群に入力されて遅延させられる。減算回路で
は復調ディジタル信号値と遅延回路で遅延された信号値
との減算が行なわれる。
れたディジタル信号は複数の遅延回路が直列に接続され
た遅延回路群に入力されて遅延させられる。減算回路で
は復調ディジタル信号値と遅延回路で遅延された信号値
との減算が行なわれる。
【0011】閾値回路では減算回路で減算された出力値
が或る値以上であるか否かの判定を行なう。補間区間判
定手段では閾値回路での判定結果に基づいて補間区間を
判定する。補間手段では補間区間と判定された区間に対
して復調されたディジタル信号値を補間する。
が或る値以上であるか否かの判定を行なう。補間区間判
定手段では閾値回路での判定結果に基づいて補間区間を
判定する。補間手段では補間区間と判定された区間に対
して復調されたディジタル信号値を補間する。
【0012】以上のように、復調されたディジタル信号
を遅延させ、複数の異なる遅延出力との差が或る値以上
であるか否かを判定し、この判定出力より補正区間を決
めて補正するようにしたのでインパルス性雑音が生じた
区間を確実に補間することができ、またディジタル信号
処理に適合したインパルス性雑音を除去する装置を提供
することができる。
を遅延させ、複数の異なる遅延出力との差が或る値以上
であるか否かを判定し、この判定出力より補正区間を決
めて補正するようにしたのでインパルス性雑音が生じた
区間を確実に補間することができ、またディジタル信号
処理に適合したインパルス性雑音を除去する装置を提供
することができる。
【0013】
【実施例】本発明の一実施例を図1を参照して説明す
る。図1は本発明の実施例の構成図である。実施例の説
明の前に、まずFM信号復調原理について説明する。
る。図1は本発明の実施例の構成図である。実施例の説
明の前に、まずFM信号復調原理について説明する。
【0014】角度変調された信号C(t)は、一般に、 C(t)=Acos{2πfc t+θ(t)} ……(1) ただし、 A:搬送波の振幅 fc:搬送波周波数 で表わされる。
【0015】角度変調が位相変調(PM)ならばθ
(t)は θ(t)=Kp S(t) ……(2) ただし、 Kp :定数 S(t):変調信号 で表わされ、周波数変調(FM)ならば、位相θ(t)
の時間的変化、すなわち微分が周波数であるから、 θ(t)=Kf ∫S(t)dt ……(3) ただし、 Kf :定数 で表わされる式(1)で示される入力信号C(t)を、
サンプリング周波数fs でサンプリングしてディジタル
信号に変換すると、変換された信号C(nT)は C(nT)=Acos{2πfc nT+θ(nT)} ……(4) ただし T=1/fs (fs :サンプリング周波数) n=…,−2,−1,0,+1,+2,… そこで、入力搬送波に同期した直交する搬送波で乗算す
ると、乗算出力Ic (nT)およびQc (nT)は、 Ic (nT)=Acos{2πfc nT+θ(nT)} ・cos{2πfc nT} =A〔cos{2π(2fc )nT+θ(nT)} +cos{θ(nT)}〕/2 ……(5) Qc (nT)=Acos{2πfc nT+θ(nT)} ・sin{2πfc nT} =A〔sin{2π(2fc )nT+θ(nT)} +sin{θ(nT)}〕/2 ……(6) で表わされる。
(t)は θ(t)=Kp S(t) ……(2) ただし、 Kp :定数 S(t):変調信号 で表わされ、周波数変調(FM)ならば、位相θ(t)
の時間的変化、すなわち微分が周波数であるから、 θ(t)=Kf ∫S(t)dt ……(3) ただし、 Kf :定数 で表わされる式(1)で示される入力信号C(t)を、
サンプリング周波数fs でサンプリングしてディジタル
信号に変換すると、変換された信号C(nT)は C(nT)=Acos{2πfc nT+θ(nT)} ……(4) ただし T=1/fs (fs :サンプリング周波数) n=…,−2,−1,0,+1,+2,… そこで、入力搬送波に同期した直交する搬送波で乗算す
ると、乗算出力Ic (nT)およびQc (nT)は、 Ic (nT)=Acos{2πfc nT+θ(nT)} ・cos{2πfc nT} =A〔cos{2π(2fc )nT+θ(nT)} +cos{θ(nT)}〕/2 ……(5) Qc (nT)=Acos{2πfc nT+θ(nT)} ・sin{2πfc nT} =A〔sin{2π(2fc )nT+θ(nT)} +sin{θ(nT)}〕/2 ……(6) で表わされる。
【0016】式(5)および(6)の第1項の高調波成
分を除去すると、 I(nT)=Acos{θ(nT)}/2 ……(7) Q(nT)=Asin{θ(nT)}/2 ……(8) となる。
分を除去すると、 I(nT)=Acos{θ(nT)}/2 ……(7) Q(nT)=Asin{θ(nT)}/2 ……(8) となる。
【0017】I(nT)をQ(nT)で除算すると、除
算出力B(nT)は B(nT)=Q(nT)/I(nT) =〔Asin{θ(nT)}/2〕 /〔Acos{θ(nT)}/2〕 =tan{θ(nT)} ……(9) で表わされる。
算出力B(nT)は B(nT)=Q(nT)/I(nT) =〔Asin{θ(nT)}/2〕 /〔Acos{θ(nT)}/2〕 =tan{θ(nT)} ……(9) で表わされる。
【0018】式(9)のB(nT)に対する逆正接を求
めると逆正接値φ(nT)は φ(nT)=tan-1{B(nT)}=tan-1〔tan{θ(nT)}〕 =θ(nT) ……(10) で表わされる。
めると逆正接値φ(nT)は φ(nT)=tan-1{B(nT)}=tan-1〔tan{θ(nT)}〕 =θ(nT) ……(10) で表わされる。
【0019】θ(t)と変調信号S(t)との関係は式
(3)で表わさせるため、θ(t)を微分すればS
(t)が求められる。すなわち、 Kf S(t)=dθ(t)/dt ……(11) で表わされ、式(11)よりφ(t)=θ(t)である
から Kf S(t)=dφ(t)/dt ……(12) で表わされる。
(3)で表わさせるため、θ(t)を微分すればS
(t)が求められる。すなわち、 Kf S(t)=dθ(t)/dt ……(11) で表わされ、式(11)よりφ(t)=θ(t)である
から Kf S(t)=dφ(t)/dt ……(12) で表わされる。
【0020】そこで、dφ(t)/dtは dφ(t)/dt≒〔φ{nT}−φ{(n−1)T}〕/T …(13) として求めることができ、 S(t)=〔φ{nT}−φ{(n−1)T}〕/Kf T …(14) として求めることができる。
【0021】つぎに、図1を参照して実施例の構成につ
いて説明する。図1において、10は発振器(OS
C)、11は入力信号をディジタル信号に変換するアナ
ログディジタル変換器(A/D)、12は同相成分検出
器、13は直交成分検出器、14はTAN-1型復調器、
20および26はシフトレジスタ(SR)、21および
22は減算回路、23および24は閾値回路、25はオ
ア回路、27は補間区間判定部、28は補間値算出部、
29は補間回路である。
いて説明する。図1において、10は発振器(OS
C)、11は入力信号をディジタル信号に変換するアナ
ログディジタル変換器(A/D)、12は同相成分検出
器、13は直交成分検出器、14はTAN-1型復調器、
20および26はシフトレジスタ(SR)、21および
22は減算回路、23および24は閾値回路、25はオ
ア回路、27は補間区間判定部、28は補間値算出部、
29は補間回路である。
【0022】A/D11の入力には式(1)で示される
信号C(t)が入力される。OSC10では入力信号C
(t)の搬送波周波数fc の4倍の周波数を発振する。
A/D11では、OSC10の出力でサンプリングして
式(4)で示すディジタル値C(nT)に変換して出力
する。したがって、式(4)で示される時間Tは T=1/fs =1/4fc …(15) となる。
信号C(t)が入力される。OSC10では入力信号C
(t)の搬送波周波数fc の4倍の周波数を発振する。
A/D11では、OSC10の出力でサンプリングして
式(4)で示すディジタル値C(nT)に変換して出力
する。したがって、式(4)で示される時間Tは T=1/fs =1/4fc …(15) となる。
【0023】同相成分検出器12は式(5)および
(7)の処理を行ってI(nT)を、また直交成分検出
器13は式(6)および(8)の処理を行ってQ(n
T)を出力する。同相成分検出器12では、式(5)の
cos(2πfc nT)はTが1/4f c であるがら、 cos{2πfc nT}=cos{2πfc n/4fc } =cos{nπ/2} …(16) となり、cos{nπ/2}はn=0,1,2,…とす
ると、 cos{nπ/2}=1(n=0,4,8,…) =0(n=1,5,9,…) =−1(n=2,6,10,…) =0(n=3,7,11,…) …(17) となる。
(7)の処理を行ってI(nT)を、また直交成分検出
器13は式(6)および(8)の処理を行ってQ(n
T)を出力する。同相成分検出器12では、式(5)の
cos(2πfc nT)はTが1/4f c であるがら、 cos{2πfc nT}=cos{2πfc n/4fc } =cos{nπ/2} …(16) となり、cos{nπ/2}はn=0,1,2,…とす
ると、 cos{nπ/2}=1(n=0,4,8,…) =0(n=1,5,9,…) =−1(n=2,6,10,…) =0(n=3,7,11,…) …(17) となる。
【0024】したがって、式(5)の乗算結果は Ic (nT)=C(nT)(n=0,4,8,…) =0(n=1,5,9,…) =−C(nT)(n=2,6,10,…) =0(n=3,7,11,…) …(18) で表わされる。
【0025】したがって同相成分検出器12では、A/
D11よりの出力値C(nT)を、そのまま通過、通過
を阻止,反転して通過、および通過を阻止、を繰返して
Ic(nT)を作り、その後、図示しない低域通過型の
ディジタルフィルタを通して式(7)のI(nT)を出
力する。
D11よりの出力値C(nT)を、そのまま通過、通過
を阻止,反転して通過、および通過を阻止、を繰返して
Ic(nT)を作り、その後、図示しない低域通過型の
ディジタルフィルタを通して式(7)のI(nT)を出
力する。
【0026】一方、直交成分検出器13では、式(6)
のsin(2πfc nT)はT=1/4fc であるか
ら、 sin(2πfc nT)=sin{nπ/2} …(19) となり、n=0,1,2,…とすると、 sin{nπ/2}=0(n=0,4,8,…) =1(n=1,5,9,…) =0(n=2,6,10,…) =−1(n=3,7,11,…) …(20) となる。
のsin(2πfc nT)はT=1/4fc であるか
ら、 sin(2πfc nT)=sin{nπ/2} …(19) となり、n=0,1,2,…とすると、 sin{nπ/2}=0(n=0,4,8,…) =1(n=1,5,9,…) =0(n=2,6,10,…) =−1(n=3,7,11,…) …(20) となる。
【0027】したがって、式(6)の乗算結果は Qc (nT)=0(n=0,4,8,…) =C(nT)(n=1,5,9,…) =0(n=2,6,10,…) =−C(nT)(n=3,7,11,…) …(21) で表わされる。
【0028】したがって、直交成分検出器13では、A
/D11より出力値C(nT)を、通過を阻止,そのま
ま通過、通過を阻止、および反転して通過、を繰返して
Qc(nT)を作り、その後、図示しないディジタルフ
ィルタを通して式(8)のQ(nT)を出力する。
/D11より出力値C(nT)を、通過を阻止,そのま
ま通過、通過を阻止、および反転して通過、を繰返して
Qc(nT)を作り、その後、図示しないディジタルフ
ィルタを通して式(8)のQ(nT)を出力する。
【0029】TAN-1型復調器14では、同相成分検出
器12よりのI(nT)を直交成分検出器13よりのQ
(nT)による乗算を行ない、B(nT)を求める。す
なわち、式(9)で示す演算を行なう。その後、B(n
T)の逆正接φ(nT)を求める。逆正接の算出はプロ
セッサによる演算処理によって算出させることもできる
が、種々のB(nT)値をアドレスに対応させたメモリ
で構成させ、各メモリにはそのメモリのアドレスに対応
するB(nT)値の逆正接値を格納しておき、逆正接の
算出を、対応するアドレスに格納されているデータをリ
ードすることによって行なわせることもできる。
器12よりのI(nT)を直交成分検出器13よりのQ
(nT)による乗算を行ない、B(nT)を求める。す
なわち、式(9)で示す演算を行なう。その後、B(n
T)の逆正接φ(nT)を求める。逆正接の算出はプロ
セッサによる演算処理によって算出させることもできる
が、種々のB(nT)値をアドレスに対応させたメモリ
で構成させ、各メモリにはそのメモリのアドレスに対応
するB(nT)値の逆正接値を格納しておき、逆正接の
算出を、対応するアドレスに格納されているデータをリ
ードすることによって行なわせることもできる。
【0030】また、入力信号がFM信号である場合は式
(14)の演算を行ってS(nT)を出力する。TAN
-1型復調器14で復調された信号S(nT)はシフトレ
ジスタ(SR)20−1〜nに入力して遅延される。
(14)の演算を行ってS(nT)を出力する。TAN
-1型復調器14で復調された信号S(nT)はシフトレ
ジスタ(SR)20−1〜nに入力して遅延される。
【0031】遅延された信号S(nT)は減算器21で
1サンプリング前の信号と、また減算器22では3サン
プリング前の信号との減算が行なわれ、それぞれ、閾値
回路23および24で或る一定値内に有るか否かの判定
が行なわれる。判定結果はオア回路25に入力され、そ
のオア出力はSR26−1〜nに入力され、補間区間判
定部27で補間区間を判定する。
1サンプリング前の信号と、また減算器22では3サン
プリング前の信号との減算が行なわれ、それぞれ、閾値
回路23および24で或る一定値内に有るか否かの判定
が行なわれる。判定結果はオア回路25に入力され、そ
のオア出力はSR26−1〜nに入力され、補間区間判
定部27で補間区間を判定する。
【0032】補間区間判定部27での補間区間の判定は
オア回路25より出力される出力値“1”が連続する区
間を補間区間と判定する。その詳細を図2を参照して説
明する。図2(a)はTAN-1型復調器14より出力さ
れた信号値S(nT)でAで示す期間にインパルス性雑
音が含まれている。
オア回路25より出力される出力値“1”が連続する区
間を補間区間と判定する。その詳細を図2を参照して説
明する。図2(a)はTAN-1型復調器14より出力さ
れた信号値S(nT)でAで示す期間にインパルス性雑
音が含まれている。
【0033】図2(b)は図2(a)の期間Aを拡大し
たものである。図2(c)および(d)は、それぞれ減
算器21および22で減算した出力値を、また、±h1
および±h2はそれぞれ閾値回路23および24での閾
値を示している。
たものである。図2(c)および(d)は、それぞれ減
算器21および22で減算した出力値を、また、±h1
および±h2はそれぞれ閾値回路23および24での閾
値を示している。
【0034】すなわち、減算器21ではS{nT}−S
{(n+1)T}なる減算を、また減算器22ではS
{nT}−S{(n+3)T}なる減算を行なう。閾値
回路23および24での閾値±h1および±h2はイン
パルス性雑音が含まれない通常の信号に対しては減算器
23および24の出力値が、それぞれ±h1および±h
2内に入るよう設定される。したがって、h2はh1よ
り大に設定されている。
{(n+1)T}なる減算を、また減算器22ではS
{nT}−S{(n+3)T}なる減算を行なう。閾値
回路23および24での閾値±h1および±h2はイン
パルス性雑音が含まれない通常の信号に対しては減算器
23および24の出力値が、それぞれ±h1および±h
2内に入るよう設定される。したがって、h2はh1よ
り大に設定されている。
【0035】すなわち、信号S(t)に対してサンプリ
ングレートを十分高く取っているので、信号間の相関は
高く、一方雑音はある程度の時間差を設ければ相関は小
さくなり、複数の減算回路と閾値回路を設ければ、閾値
回路のいづれか一個の出力からは雑音であると検出され
る確率が高くなる。
ングレートを十分高く取っているので、信号間の相関は
高く、一方雑音はある程度の時間差を設ければ相関は小
さくなり、複数の減算回路と閾値回路を設ければ、閾値
回路のいづれか一個の出力からは雑音であると検出され
る確率が高くなる。
【0036】図2(e)および(f)はそれぞれ閾値回
路23および24で雑音であるか否かの判定結果を示
し、図2(g)はオア回路25の出力を示す。補間区間
判定部27ではオア回路25よりの出力“1”の連続区
間を補間区間として判定して出力する。すなわち、n=
3より9を補間区間として判定する。
路23および24で雑音であるか否かの判定結果を示
し、図2(g)はオア回路25の出力を示す。補間区間
判定部27ではオア回路25よりの出力“1”の連続区
間を補間区間として判定して出力する。すなわち、n=
3より9を補間区間として判定する。
【0037】また、補間区間判定部27では、例えば閾
値回路24のn=5、または閾値回路21のn=6での
判定出力が“0”となる場合もあり、このような場合に
対処するため、オア回路25の出力値の連続する“1”
の中に“0”が含まれる場合は、“0”を“1”に変換
して補間区間を判定する。
値回路24のn=5、または閾値回路21のn=6での
判定出力が“0”となる場合もあり、このような場合に
対処するため、オア回路25の出力値の連続する“1”
の中に“0”が含まれる場合は、“0”を“1”に変換
して補間区間を判定する。
【0038】補間値算出部28は補間区間判定部27で
判定された区間の補間値を算出する。すなわち、図2
(g)で示す場合は、補間区間判定部27はn=3〜9
を補間区間と判定し、補間値算出部28にn=2および
10に対する信号値S(2T)およびS(10T)をシ
フトレジスタ(SR)20より読出して、S(3T)〜
S(9T)の値を、例えば直線補間によって算出する。
判定された区間の補間値を算出する。すなわち、図2
(g)で示す場合は、補間区間判定部27はn=3〜9
を補間区間と判定し、補間値算出部28にn=2および
10に対する信号値S(2T)およびS(10T)をシ
フトレジスタ(SR)20より読出して、S(3T)〜
S(9T)の値を、例えば直線補間によって算出する。
【0039】補間回路29は、シフトレジスタ20−n
より出力されるS(3T)〜S(9T)に替えて、補間
値算出部28で算出されS(3T)〜S(9T)を補間
して出力する。なお実施例では、1サンプリング値およ
び3サンプリング値との差より雑音であるか否かを判定
するようにしたが、1サンプリング値および2サンプリ
ング値との差としても良いし、更に1,2および3サン
プリング値との差より判定させるようにしても良い。
より出力されるS(3T)〜S(9T)に替えて、補間
値算出部28で算出されS(3T)〜S(9T)を補間
して出力する。なお実施例では、1サンプリング値およ
び3サンプリング値との差より雑音であるか否かを判定
するようにしたが、1サンプリング値および2サンプリ
ング値との差としても良いし、更に1,2および3サン
プリング値との差より判定させるようにしても良い。
【0040】また、補間区間を図2で示した場合はn=
3〜9としたが、遅延回路で信号が遅延されることから
n=8および9には雑音が含まれないため、n=3〜7
を補間区間と判定させるようにしても良い。また、n=
3は雑音が含まれないと判定される確率が高いため、安
全を取って、例えば最初の“1”より2サンプリング前
からのn=1〜9、またはn=1〜7を補間区間と判定
するようにしても良い。
3〜9としたが、遅延回路で信号が遅延されることから
n=8および9には雑音が含まれないため、n=3〜7
を補間区間と判定させるようにしても良い。また、n=
3は雑音が含まれないと判定される確率が高いため、安
全を取って、例えば最初の“1”より2サンプリング前
からのn=1〜9、またはn=1〜7を補間区間と判定
するようにしても良い。
【0041】また、実施例では遅延回路としてシフトレ
ジスタを使用したが、RAMを使用し、書込および読出
しタイミングを制御することによって遅延回路を構成す
ることもできる。以上、本発明の一実施例について説明
したが、本発明はこの実施例に限定されるものではな
く、その発明の主旨に従って各種変形が可能である。
ジスタを使用したが、RAMを使用し、書込および読出
しタイミングを制御することによって遅延回路を構成す
ることもできる。以上、本発明の一実施例について説明
したが、本発明はこの実施例に限定されるものではな
く、その発明の主旨に従って各種変形が可能である。
【0042】
【発明の効果】以上説明したように、本発明によれば次
の効果が得られる。復調されたディジタル信号を遅延さ
せ、複数の異なる遅延出力との差が或る値以上であるか
否を判定し、この判定出力より補正区間を決めて補正す
るようにしたのでインパルス性雑音が生じた区間を確実
に補間することができ、またディジタル信号処理に適合
したインパルス性雑音を除去する装置を提供することが
できる。
の効果が得られる。復調されたディジタル信号を遅延さ
せ、複数の異なる遅延出力との差が或る値以上であるか
否を判定し、この判定出力より補正区間を決めて補正す
るようにしたのでインパルス性雑音が生じた区間を確実
に補間することができ、またディジタル信号処理に適合
したインパルス性雑音を除去する装置を提供することが
できる。
【図1】本発明の実施例の構成図である。
【図2】同実施例の補間区間判定の説明図である。
【図3】従来例の構成図である。
11 アナログディジタル変換器 12 同相成分検出器 13 直交成分検出器 14 TAN-1型復調器 20,26 シフトレジスタ(SR) 21,22 減算器 23,24 閾値回路 25 オア回路 27 補間区間判定部 28 補間値算出部 29 補間回路
Claims (1)
- 【請求項1】 FM復調出力におけるインパルス性雑音
除去装置であって、 ディジタル信号処理によって復調されたディジタル復調
出力値を遅延出力する遅延回路群と、 前記遅延回路群の入力ディジタル復調値と前記遅延回路
群よりの異なる遅延出力値との減算を行なう複数の減算
回路と、 前記減算回路よりの出力値が或る値以上であるか否かを
判別する閾値回路と、 前記閾値回路出力信号より補間区間を判定する補間判定
手段と、 前記補間区間判定手段によって判定された補間区間に対
すディジタル復調出力値を補間する補間手段と、 を備えたことを特徴とするインパルス性雑音除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32783292A JP3262608B2 (ja) | 1992-12-08 | 1992-12-08 | インパルス性雑音除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32783292A JP3262608B2 (ja) | 1992-12-08 | 1992-12-08 | インパルス性雑音除去装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177786A true JPH06177786A (ja) | 1994-06-24 |
| JP3262608B2 JP3262608B2 (ja) | 2002-03-04 |
Family
ID=18203484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32783292A Expired - Fee Related JP3262608B2 (ja) | 1992-12-08 | 1992-12-08 | インパルス性雑音除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3262608B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998005031A3 (en) * | 1996-07-25 | 1998-03-05 | Paavo Alku | A method and a device for the reduction impulse noise from a speech signal |
| WO2003007490A1 (en) * | 2001-07-13 | 2003-01-23 | Sanyo Electric Co., Ltd. | Noise cancellor |
| JP2006174227A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 受信機 |
| JP2009159353A (ja) * | 2007-12-27 | 2009-07-16 | Kenwood Corp | 無線機、制御方法及びプログラム |
| JP2011135564A (ja) * | 2009-11-30 | 2011-07-07 | Kenwood Corp | Fm検波器、信号補間方法、及びプログラム |
-
1992
- 1992-12-08 JP JP32783292A patent/JP3262608B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998005031A3 (en) * | 1996-07-25 | 1998-03-05 | Paavo Alku | A method and a device for the reduction impulse noise from a speech signal |
| WO2003007490A1 (en) * | 2001-07-13 | 2003-01-23 | Sanyo Electric Co., Ltd. | Noise cancellor |
| US7269237B2 (en) | 2001-07-13 | 2007-09-11 | Sanyo Electric Co., Ltd. | Noise canceller |
| JP2006174227A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 受信機 |
| JP2009159353A (ja) * | 2007-12-27 | 2009-07-16 | Kenwood Corp | 無線機、制御方法及びプログラム |
| JP2011135564A (ja) * | 2009-11-30 | 2011-07-07 | Kenwood Corp | Fm検波器、信号補間方法、及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3262608B2 (ja) | 2002-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3839212B2 (ja) | タイミング再生装置および復調器 | |
| EP0978972A2 (en) | Clock recovery circuit of demodulator | |
| US5889826A (en) | Apparatus and method for diversity combining | |
| JPH01274518A (ja) | 直接変換受信機 | |
| US6377634B1 (en) | Circuit for reproducing bit timing and method of reproducing bit timing | |
| EP0763919B1 (en) | QPSK demodulator with frequency and phase tracking | |
| US4989169A (en) | Digital tone detector using a ratio of two demodulators of differing frequency | |
| JPH06177786A (ja) | インパルス性雑音除去装置 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP2540931B2 (ja) | Psk信号復調方法 | |
| JP3449281B2 (ja) | マルチキャリア受信装置用同期回路及びマルチキャリア受信装置 | |
| JP4939437B2 (ja) | リミッタベースのアナログ復調器 | |
| JPH0583317A (ja) | デイジタル位相変調信号復調回路 | |
| JP2001007875A (ja) | 直交検波受信機における復調方法及び復調回路 | |
| US4513428A (en) | Simultaneous detection of time coincident signals in an adaptive doppler tracker | |
| JP2627270B2 (ja) | 復調位相誤差を減じるための回路 | |
| JP3088893B2 (ja) | データ受信装置 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP3212385B2 (ja) | クロック再生回路 | |
| JP2564968B2 (ja) | 交差偏波干渉補償器 | |
| JP3729369B2 (ja) | 直接変換fsk受信機 | |
| JPH1022861A (ja) | ダイレクトコンバージョン受信機 | |
| JPH04261248A (ja) | 一括復調装置 | |
| CA1277723C (en) | Digital filters and demodulators | |
| JP2811776B2 (ja) | 制御信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
| LAPS | Cancellation because of no payment of annual fees |