JPH0618015B2 - 電 流 安 定 化 回 路 - Google Patents
電 流 安 定 化 回 路Info
- Publication number
- JPH0618015B2 JPH0618015B2 JP57139245A JP13924582A JPH0618015B2 JP H0618015 B2 JPH0618015 B2 JP H0618015B2 JP 57139245 A JP57139245 A JP 57139245A JP 13924582 A JP13924582 A JP 13924582A JP H0618015 B2 JPH0618015 B2 JP H0618015B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- connection point
- emitter
- resistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Measurement Of Force In General (AREA)
- Control Of Electrical Variables (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Bipolar Integrated Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Control Of Eletrric Generators (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、電流安定化回路に関するものである。この電
流安定化回路は、第１の直列回路〈seriescircuit〉と
第２の直列回路とを有して成る電流安定化回路であっ
て、これらの直列回路はその各々が第１の接続点〈junc
tion point〉と第２の接続点との間に接続され、第１の
直列回路は、第１導電形〈a first conductivity typ
e〉の第１トランジスタの主電流路と、第１抵抗と、第
２抵抗とを有し、第２の直列回路は、そのエミッタ領域
が第１トランジスタのエミッタ領域よりも小さい第１導
電形の第２トランジスタの主電流路〈main current pat
h〉と、その値が第２抵抗の値に等しいことを適切する
第３抵抗とを有し、第１抵抗は、第１トランジスタのエ
ミッタと第１の接続点との間に配置され、第２抵抗は、
第１トランジスタのコレクタと第２の接続点との間に配
置され、第３抵抗は、第２トランジスタのコレクタと第
２の接続点との間に配置され、第１トランジスタのベー
ス接続部〈base connection〉と第２トランジスタのベ
ース接続部とは、第３の接続点に接続され、第４抵抗
が、第３の接続点と第１の接続点との間に配置され、反
転〈inverting〉入力端子と非反転〈non-inverting〉入
力端子と出力端子とを持つ差動増幅器〈differential a
mplifier〉が設けられ、該差動増幅器の反転入力端子
は、第２抵抗の、第２の接続点からは遠い力の端子に接
続され、該差動増幅器の非反転入力端子は、第３抵抗
の、第２の接続点からは遠い方の端子に接続され、該差
動増幅器の出力端子は、第３の接続点に結合し、また、
上記電流安定化回路は、第１の接続点と第２の接続点と
の間の電位差を維持するため、及び、安定した電流を第
１の接続点か第２の接続点のうちの一方から取り出すた
めに、電源電圧を供給する手段を有して成るものであ
る。
流安定化回路は、第１の直列回路〈seriescircuit〉と
第２の直列回路とを有して成る電流安定化回路であっ
て、これらの直列回路はその各々が第１の接続点〈junc
tion point〉と第２の接続点との間に接続され、第１の
直列回路は、第１導電形〈a first conductivity typ
e〉の第１トランジスタの主電流路と、第１抵抗と、第
２抵抗とを有し、第２の直列回路は、そのエミッタ領域
が第１トランジスタのエミッタ領域よりも小さい第１導
電形の第２トランジスタの主電流路〈main current pat
h〉と、その値が第２抵抗の値に等しいことを適切する
第３抵抗とを有し、第１抵抗は、第１トランジスタのエ
ミッタと第１の接続点との間に配置され、第２抵抗は、
第１トランジスタのコレクタと第２の接続点との間に配
置され、第３抵抗は、第２トランジスタのコレクタと第
２の接続点との間に配置され、第１トランジスタのベー
ス接続部〈base connection〉と第２トランジスタのベ
ース接続部とは、第３の接続点に接続され、第４抵抗
が、第３の接続点と第１の接続点との間に配置され、反
転〈inverting〉入力端子と非反転〈non-inverting〉入
力端子と出力端子とを持つ差動増幅器〈differential a
mplifier〉が設けられ、該差動増幅器の反転入力端子
は、第２抵抗の、第２の接続点からは遠い力の端子に接
続され、該差動増幅器の非反転入力端子は、第３抵抗
の、第２の接続点からは遠い方の端子に接続され、該差
動増幅器の出力端子は、第３の接続点に結合し、また、
上記電流安定化回路は、第１の接続点と第２の接続点と
の間の電位差を維持するため、及び、安定した電流を第
１の接続点か第２の接続点のうちの一方から取り出すた
めに、電源電圧を供給する手段を有して成るものであ
る。
（従来の技術） このような電流安定化回路は、Philips Technical Rev
iew Vol．38，1978/79．7/8，pp．188−189により知ら
れている。冒頭に説明した種類の電流安定化回路は、こ
の電流安定化回路によって発生される電流の温度依存性
を補償する手段を具えている。この手段は、温度係数が
無補償電流の温度係数とは逆である成分を、発生された
電流に加える前記第４抵抗を具えている。この補償によ
って、温度係数が特定の温度では零であるが、その他の
温度に対しては偏位が生じる電流を発生させることがで
きる。一般に、温度係数は前記温度の周辺でほぼ放物線
状の変化を示す。
iew Vol．38，1978/79．7/8，pp．188−189により知ら
れている。冒頭に説明した種類の電流安定化回路は、こ
の電流安定化回路によって発生される電流の温度依存性
を補償する手段を具えている。この手段は、温度係数が
無補償電流の温度係数とは逆である成分を、発生された
電流に加える前記第４抵抗を具えている。この補償によ
って、温度係数が特定の温度では零であるが、その他の
温度に対しては偏位が生じる電流を発生させることがで
きる。一般に、温度係数は前記温度の周辺でほぼ放物線
状の変化を示す。
（発明が解決しようとする課題） 良好な温度独立性が要求される特定の使用、たとえば正
確な測定装置またはＡＤコンパータに対しては、温度係
数は広い温度範囲にわたって零に等しいことが必要であ
る。
確な測定装置またはＡＤコンパータに対しては、温度係
数は広い温度範囲にわたって零に等しいことが必要であ
る。
本発明の目的は、これに対する解決を与えることであ
る。
る。
（課題を解決するための手段） この目的のために、本発明による電流安定化回路は、第
１トランジスタのエミッタと第１の接続点との間に、ダ
イオードとして配置された第１導電形の第３トランジス
タが少なくとも１つ設けられて、これはその極性を順方
向に向け〈poled in the forward direction〉且つ第１
抵抗と直列に接続され、第２トランジスタのエミッタ
は、ダイオードとして配置され且つその極性を順方向に
向けた第１導電形の第４トランジスタを少なくとも１つ
経由して第１の接続点に接続され、第５抵抗とその極性
を順方向に向けた１番目の半導体接合〈semicondutor
junction〉との直列配置が、第１の接続点と第３の接続
点との間に設けられ、また、第１トランジスタ、第２ト
ランジスタ、第３トランジスタ及び第４トランジスタの
エミッタ領域の比を、 p:1:r:s 但し、ｐ＞１ と置けば (pr/S) ＞１ の関係にあることを特徴とする。
１トランジスタのエミッタと第１の接続点との間に、ダ
イオードとして配置された第１導電形の第３トランジス
タが少なくとも１つ設けられて、これはその極性を順方
向に向け〈poled in the forward direction〉且つ第１
抵抗と直列に接続され、第２トランジスタのエミッタ
は、ダイオードとして配置され且つその極性を順方向に
向けた第１導電形の第４トランジスタを少なくとも１つ
経由して第１の接続点に接続され、第５抵抗とその極性
を順方向に向けた１番目の半導体接合〈semicondutor
junction〉との直列配置が、第１の接続点と第３の接続
点との間に設けられ、また、第１トランジスタ、第２ト
ランジスタ、第３トランジスタ及び第４トランジスタの
エミッタ領域の比を、 p:1:r:s 但し、ｐ＞１ と置けば (pr/S) ＞１ の関係にあることを特徴とする。
１番目の半導体接合と第５抵抗とを付加し、およびそれ
ぞれ第１および第２直列回路にダイオードとして配置さ
れたた第３および第４トランジスタを設けることによっ
て、第２補償成分が発生電流に加えられる。このため種
々の要素の値を正確に定める場合には、広い温度範囲に
わたって、零に等しい温度係数が得られる。
ぞれ第１および第２直列回路にダイオードとして配置さ
れたた第３および第４トランジスタを設けることによっ
て、第２補償成分が発生電流に加えられる。このため種
々の要素の値を正確に定める場合には、広い温度範囲に
わたって、零に等しい温度係数が得られる。
本発明による電流安定化回路の好適な実施例では、上記
差動増幅器は、いずれも第１導電形の第６トランジス
タ、第７トランジスタ、第８トランジスタ、第９トラン
ジスタ、第10トランジスタ、第11トランジスタ、第12ト
ランジスタ、第13トランジスタ、第14トランジスタ及び
第15トランジスタと、いずれも第１１導電形とは逆の第
２導電形の第16トランジスタ及び第17トランジスタと、
第６抵抗及び第７抵抗とを有し、第６トランジスタのベ
ース接続部と第７トランジスタのベース接続部とは、第
２抵抗の、第２の接続点からは遠い方の端子に接続さ
れ、第８トランジスタのベース接続部と第９トランジス
タのベース接続部とは、第３抵抗の、第２の接続点から
は遠い方の端子に接続され、 第６トランジスタのエミッタと、第７トランジスタのエ
ミッタと、第８トランジスタのエミッタと、第９トラン
ジスタのエミッタとは、第３の接続点に接続され、 第６トランジスタのエミッタ領域と第９トランジスタの
エミッタ領域とは、第７トランジスタのエミッタ領域及
び第８トランジスタのエミッタ領域よりはかなり大きい
ものであり、 第５トランジスタのコレクタと、第６トランジスタのコ
レクタと、第９トランジスタのコレクタと、第10トラン
ジスタのベース接続部と、第11トランジスタのベース接
続部とは、第２の接続点に接続され、 第10トランジスタのエミッタと第11トランジスタのエミ
ッタとは、第７トランジスタのコレクタと第８トランジ
スタのコレクタとにそれぞれ接続され、 第10トランジスタのコレクタと第11トランジスタのコレ
クタとはそれぞれ、第12トランジスタのエミッタと第13
トランジスタのエミッタとに接続され、 第12トランジスタのベースと第13トランジスタのベース
とはそれぞれ、第16トランジスタのコレクタと第17トラ
ンジスタのコレクタとに接続され、 第12トランジスタのコレクタと第13トランジスタのコレ
クタとはそれぞれ、第16トランジスタのエミッタと第17
トランジスタのエミッタとに接続され、 第17トランジスタのベースとコレクタとは、第16トラン
ジスタベースのベースに接続され、 第16トランジスタのエミッタは第６抵抗を、また第17ト
ランジスタのエミッタは第７抵抗をそれぞれ経由して、
いずれも第４の接続点に接続され、 第14トランジスタのベースは、第12トランジスタのエミ
ッタに接続され、 第15トランジスタのベースは、第14トランジスタのエミ
ッタに接続され、 第14トランジスタのコレクタ及び第15トランジスタのコ
レクタは、第４の接続点に接続され、 第15トランジスタのエミッタは第２の接続点に接続さ
れ、 第８抵抗が第２の接続点と第４の接続点との間に配置さ
れ、該第４の接続点は電源供給端子を形成することを特
徴とする。
差動増幅器は、いずれも第１導電形の第６トランジス
タ、第７トランジスタ、第８トランジスタ、第９トラン
ジスタ、第10トランジスタ、第11トランジスタ、第12ト
ランジスタ、第13トランジスタ、第14トランジスタ及び
第15トランジスタと、いずれも第１１導電形とは逆の第
２導電形の第16トランジスタ及び第17トランジスタと、
第６抵抗及び第７抵抗とを有し、第６トランジスタのベ
ース接続部と第７トランジスタのベース接続部とは、第
２抵抗の、第２の接続点からは遠い方の端子に接続さ
れ、第８トランジスタのベース接続部と第９トランジス
タのベース接続部とは、第３抵抗の、第２の接続点から
は遠い方の端子に接続され、 第６トランジスタのエミッタと、第７トランジスタのエ
ミッタと、第８トランジスタのエミッタと、第９トラン
ジスタのエミッタとは、第３の接続点に接続され、 第６トランジスタのエミッタ領域と第９トランジスタの
エミッタ領域とは、第７トランジスタのエミッタ領域及
び第８トランジスタのエミッタ領域よりはかなり大きい
ものであり、 第５トランジスタのコレクタと、第６トランジスタのコ
レクタと、第９トランジスタのコレクタと、第10トラン
ジスタのベース接続部と、第11トランジスタのベース接
続部とは、第２の接続点に接続され、 第10トランジスタのエミッタと第11トランジスタのエミ
ッタとは、第７トランジスタのコレクタと第８トランジ
スタのコレクタとにそれぞれ接続され、 第10トランジスタのコレクタと第11トランジスタのコレ
クタとはそれぞれ、第12トランジスタのエミッタと第13
トランジスタのエミッタとに接続され、 第12トランジスタのベースと第13トランジスタのベース
とはそれぞれ、第16トランジスタのコレクタと第17トラ
ンジスタのコレクタとに接続され、 第12トランジスタのコレクタと第13トランジスタのコレ
クタとはそれぞれ、第16トランジスタのエミッタと第17
トランジスタのエミッタとに接続され、 第17トランジスタのベースとコレクタとは、第16トラン
ジスタベースのベースに接続され、 第16トランジスタのエミッタは第６抵抗を、また第17ト
ランジスタのエミッタは第７抵抗をそれぞれ経由して、
いずれも第４の接続点に接続され、 第14トランジスタのベースは、第12トランジスタのエミ
ッタに接続され、 第15トランジスタのベースは、第14トランジスタのエミ
ッタに接続され、 第14トランジスタのコレクタ及び第15トランジスタのコ
レクタは、第４の接続点に接続され、 第15トランジスタのエミッタは第２の接続点に接続さ
れ、 第８抵抗が第２の接続点と第４の接続点との間に配置さ
れ、該第４の接続点は電源供給端子を形成することを特
徴とする。
差動増幅器の入力段を構成する二重構成の入力トランジ
スタにより、電流減少ＰＮＰ電流ミラーに与えることが
できる。したがって、これらのほとんど必然的な水平構
造ＰＮＰトランジスタからサブストレートへの漏れ電流
は、かなり減少する。この漏れ電流は、電流安定化回路
の良好な動作に悪影響を及ぼす。
スタにより、電流減少ＰＮＰ電流ミラーに与えることが
できる。したがって、これらのほとんど必然的な水平構
造ＰＮＰトランジスタからサブストレートへの漏れ電流
は、かなり減少する。この漏れ電流は、電流安定化回路
の良好な動作に悪影響を及ぼす。
（実施例） 第１図は、既知の電流安定化回路の回路図である。この
回路は、接続点１と２との間に設けられた２つの直列回
路ＡおよびＢを具えている。直列回路Ａはトランジスタ
Ｔ１、を具え、そのエミッタを抵抗Ｒ１を経て接続点１
に接続し、コレクタを抵抗Ｒ２を経て接続２に接続す
る。直列回路ＢはトランジスタＴ２を具え、そのエミッ
タを接続点１に直接に接続し、コレクタを抵抗Ｒ３を経
て接続点２に接続する。第１図に示すように、トランジ
スタＴ１およびＴ２のエミッタ面積の比はｐ （ｐ＞１）に等しいことに注意すべきである。トランジ
スタＴ１のベースとトランジスタＴ２のベースとを接続
点３に接続し、この接続点を抵抗Ｒ４を経て接続点１に
接続する。演算増幅器ＯＡの反転転入力端子(-)をトラ
ンジスタＴ１のコレクタに接続し、非反転入力端子(+)
をトランジスタＴ２のコレクタに接続する。
回路は、接続点１と２との間に設けられた２つの直列回
路ＡおよびＢを具えている。直列回路Ａはトランジスタ
Ｔ１、を具え、そのエミッタを抵抗Ｒ１を経て接続点１
に接続し、コレクタを抵抗Ｒ２を経て接続２に接続す
る。直列回路ＢはトランジスタＴ２を具え、そのエミッ
タを接続点１に直接に接続し、コレクタを抵抗Ｒ３を経
て接続点２に接続する。第１図に示すように、トランジ
スタＴ１およびＴ２のエミッタ面積の比はｐ （ｐ＞１）に等しいことに注意すべきである。トランジ
スタＴ１のベースとトランジスタＴ２のベースとを接続
点３に接続し、この接続点を抵抗Ｒ４を経て接続点１に
接続する。演算増幅器ＯＡの反転転入力端子(-)をトラ
ンジスタＴ１のコレクタに接続し、非反転入力端子(+)
をトランジスタＴ２のコレクタに接続する。
さらに、電流安定化回路の電源用、および安定化電流の
取出し用に、端子Ｑ１およびＱ２を設ける。この電流安
定化回路の動作は、次の通りである。
取出し用に、端子Ｑ１およびＱ２を設ける。この電流安
定化回路の動作は、次の通りである。
端子Ｑ１とＱ２との間には、正しい極性すなわちＱ１に
対しＱ２が正となる電圧が供給される。差動増幅器OAが
接続点１に対して接続点３を正にするものとすれば、２
つの直列回路に電流が流れるであろう。差動増幅器は非
常に高い利得を有するので、接続点３をバイアスするた
めには、差動増幅器OAの両入力端子間には非常に小さい
無視できるほどの電圧しか必要とされないであろう。そ
れ故トランジスタＴ１のコレクタ電圧とトランジスタＴ
２のコレクタ電圧とは互いに等しいものと仮定すること
ができるのである。したがって、抵抗Ｒ２の両端におけ
る電圧降下と抵抗Ｒ３との両端における電圧降下とは、
互いに等しくななる。もし抵抗Ｒ２とＲ３とが等しい値
を有するならば、直列回路ＡおよびＢの電流Ｉ１および
Ｉ２は互いに等しくなり、かつ端子Ｑ１およびＱ２に供
給される電圧とは無関係となるであろう。電流Ｉ１およ
びＩ２の大きさは、抵抗Ｒ１の値とエミッタ面積比ｐと
によって定められよう。端子１と３との間の電圧Ｖ
３は、ｋをボルツマン常数、Ｔを絶対温度、ｑを電子の
電荷量、Ｉ０をトランジスタＴ２の少数(minority)電流
とするとき、 という２つの関係に従わなければならない。
対しＱ２が正となる電圧が供給される。差動増幅器OAが
接続点１に対して接続点３を正にするものとすれば、２
つの直列回路に電流が流れるであろう。差動増幅器は非
常に高い利得を有するので、接続点３をバイアスするた
めには、差動増幅器OAの両入力端子間には非常に小さい
無視できるほどの電圧しか必要とされないであろう。そ
れ故トランジスタＴ１のコレクタ電圧とトランジスタＴ
２のコレクタ電圧とは互いに等しいものと仮定すること
ができるのである。したがって、抵抗Ｒ２の両端におけ
る電圧降下と抵抗Ｒ３との両端における電圧降下とは、
互いに等しくななる。もし抵抗Ｒ２とＲ３とが等しい値
を有するならば、直列回路ＡおよびＢの電流Ｉ１および
Ｉ２は互いに等しくなり、かつ端子Ｑ１およびＱ２に供
給される電圧とは無関係となるであろう。電流Ｉ１およ
びＩ２の大きさは、抵抗Ｒ１の値とエミッタ面積比ｐと
によって定められよう。端子１と３との間の電圧Ｖ
３は、ｋをボルツマン常数、Ｔを絶対温度、ｑを電子の
電荷量、Ｉ０をトランジスタＴ２の少数(minority)電流
とするとき、 という２つの関係に従わなければならない。
次に、もし Ｉ１＝Ｉ２ (2a) であるならば、(1)式および(2)式からら次の式が成立
つ。
つ。
電流の和Ｉ１＋Ｉ２の温度依存性を補償するために、第
３の要素Ｉ３を加えて出力電流Ｉｒｅｆ ＝I1+I2+I3の
温度係数をある特定の温度に対して零にすることができ
る。それが可能であることは以下のようにして示され
る： (3)式から、電流Ｉ１とＩ２との和は、温度の一次関数
としてこれに従属することがわかる。補償 電流Ｉ３の温度依存性は であり、これと(2)式とから となる。これを変形すれば である。一方、(2a)式と(3)式から(4c)式の右辺第１項
を書き替えると、 となる。ここでＣを定数、ｎを経験的なベキの指数、Ｖ
ｇをギャップ電圧として、半導体物理学においてよく知
られている公式 を用い、これを偏微分して(4c)式の右辺第２項を書き替
えると、 従って となる。そして(4e)，(4h)を代入して得られる(4c)式を
(4a)式に代入すると、 が得られる。ここで、(2)式と なる関係を用いると、(4i)式は となる。全電流Ｉｒｅｆの温度に対する導関数は であるから、(2a)式を用いて となり、更にこの式に(4e)式と(5)式を用いると、 となる。
３の要素Ｉ３を加えて出力電流Ｉｒｅｆ ＝I1+I2+I3の
温度係数をある特定の温度に対して零にすることができ
る。それが可能であることは以下のようにして示され
る： (3)式から、電流Ｉ１とＩ２との和は、温度の一次関数
としてこれに従属することがわかる。補償 電流Ｉ３の温度依存性は であり、これと(2)式とから となる。これを変形すれば である。一方、(2a)式と(3)式から(4c)式の右辺第１項
を書き替えると、 となる。ここでＣを定数、ｎを経験的なベキの指数、Ｖ
ｇをギャップ電圧として、半導体物理学においてよく知
られている公式 を用い、これを偏微分して(4c)式の右辺第２項を書き替
えると、 従って となる。そして(4e)，(4h)を代入して得られる(4c)式を
(4a)式に代入すると、 が得られる。ここで、(2)式と なる関係を用いると、(4i)式は となる。全電流Ｉｒｅｆの温度に対する導関数は であるから、(2a)式を用いて となり、更にこの式に(4e)式と(5)式を用いると、 となる。
温度に無関係な電流安定化回路を実現するためには、こ
の合計電流Ｉｒｅｆを温度Ｔで偏微分した導関数を０に
等しくしなければならない。
の合計電流Ｉｒｅｆを温度Ｔで偏微分した導関数を０に
等しくしなければならない。
ところで、この(5c)式が、従来技術による電流安定化回
路の場合のＩｒｅｆを温度Ｔで偏微分した導関数である
から、温度とは独立の電流安定化回路を実現するために
要求される条件は である。この条件から明らかなようにＲ４を適切に選択
することによって、 をある１つの特定の温度に対して零に等しくすることは
できる。しかし広い温度範囲にわたって を零にする試みはこの条件がある限り失敗しそうであ
る。本発明の目的は、広い温度範囲にわたって前記補償
が可能となる電流安定化回路を提供することにある。
路の場合のＩｒｅｆを温度Ｔで偏微分した導関数である
から、温度とは独立の電流安定化回路を実現するために
要求される条件は である。この条件から明らかなようにＲ４を適切に選択
することによって、 をある１つの特定の温度に対して零に等しくすることは
できる。しかし広い温度範囲にわたって を零にする試みはこの条件がある限り失敗しそうであ
る。本発明の目的は、広い温度範囲にわたって前記補償
が可能となる電流安定化回路を提供することにある。
第２図は、これを達成することのできる本発明電流安定
化回路の回路図を示す。第１図の既知の電流安定化回路
と比較して、ダイオードとして設けたトランジスタＴ３
およびＴ４を、トランジスタＴ１およびＴ２のエミッタ
回路にそれぞれ設け、エミッターホロワトランジスタＴ
５を加え、このトランジスタのベースを接続点３に接続
し、エミッタを第５抵抗Ｒ５を経て接続点１に接続す
る。この回路の出力電流Ｉｒｅｆは成分Ｉ１，Ｉ２，Ｉ
３，Ｉ４の和を有するので、要求条件は次式となる。
化回路の回路図を示す。第１図の既知の電流安定化回路
と比較して、ダイオードとして設けたトランジスタＴ３
およびＴ４を、トランジスタＴ１およびＴ２のエミッタ
回路にそれぞれ設け、エミッターホロワトランジスタＴ
５を加え、このトランジスタのベースを接続点３に接続
し、エミッタを第５抵抗Ｒ５を経て接続点１に接続す
る。この回路の出力電流Ｉｒｅｆは成分Ｉ１，Ｉ２，Ｉ
３，Ｉ４の和を有するので、要求条件は次式となる。
関係 は依然として有効であるが、２つの直列回路ＡおよびＢ
には２つのベース−エミッタ接合が設けられているの
で、前記(5)式は変更する必要がある。ここで、Ｖ３と
Ｉ１，Ｉ２およびＩ４との関係を求めると、 だから、(3a)式と(6b)とから であり、従って(5)式は、(4)式、(4a)いし(4j)式及び(6
d)式によって に置き換えられる。また、第３成分Ｉ４はトランジスタ
Ｔ５の主電流であり、これに対して次式が有効である。
には２つのベース−エミッタ接合が設けられているの
で、前記(5)式は変更する必要がある。ここで、Ｖ３と
Ｉ１，Ｉ２およびＩ４との関係を求めると、 だから、(3a)式と(6b)とから であり、従って(5)式は、(4)式、(4a)いし(4j)式及び(6
d)式によって に置き換えられる。また、第３成分Ｉ４はトランジスタ
Ｔ５の主電流であり、これに対して次式が有効である。
これを微分すると 従って(4e)，(4h)，(7a)，(7d)各式から となるので、次のことがわかる。
であり、、R5I4は少なくとも0.7Vのオーダにあるので、
(8)式の分母が１にほぼ等しいという仮定 が成り立ち、従って が成り立つ。
(8)式の分母が１にほぼ等しいという仮定 が成り立ち、従って が成り立つ。
全電流Ｉｒｅｆに対しては だから、(7)式と(9)式を組合わせると が得られ、 Ｉｒｅｆ＝2I1+I3+I4 (9c) を用いれば となる。
(6)式に従うためには、 であることが必要であり、従って温度とは独立の電流安
定化回路が実現する条件は、(10)式においてＴを変数と
する場合に次の２つの関係式 かつ が共に成り立つときのみである。これによって電流Ｉ
ｒｅｆのある特定の値に対して、抵抗Ｒ４およびＲ５の
特定の値が与えられる。このように、第２図の路におい
て上記２つの条件が共に満たされるように抵抗Ｒ４およ
びＲ５の各値を選定すれば、この第２図の回路からは、
温度に依存しない一定電流Ｉｒｅｆを得ることができ
る。
定化回路が実現する条件は、(10)式においてＴを変数と
する場合に次の２つの関係式 かつ が共に成り立つときのみである。これによって電流Ｉ
ｒｅｆのある特定の値に対して、抵抗Ｒ４およびＲ５の
特定の値が与えられる。このように、第２図の路におい
て上記２つの条件が共に満たされるように抵抗Ｒ４およ
びＲ５の各値を選定すれば、この第２図の回路からは、
温度に依存しない一定電流Ｉｒｅｆを得ることができ
る。
また、トランジスタＴ１，トランジスタＴ２，トランジ
スタＴ３及びトランジスタＴ４のエミッタ領域の比を、 A(T1)：A(T2)：A(T3)：A(T4)＝p:1:r:s (3′) とすると、上記(6a)式及び(6b)式は、 Ｖ３＝(kT/q)loge(I1/pI0) ＋(kT/q)loge(I1/rI0)+I1R1 (1′) 及び Ｖ３＝(kT/q)logｅ(I2/I0) ＋(kT/q)logｅ(I2/sI0) (2′) と書くことができるから、(1′)式と(2′)式を足し合わ
せれば Ｉ１Ｒ１＝(kT/q)loge(pr/s) (4′) となる。
スタＴ３及びトランジスタＴ４のエミッタ領域の比を、 A(T1)：A(T2)：A(T3)：A(T4)＝p:1:r:s (3′) とすると、上記(6a)式及び(6b)式は、 Ｖ３＝(kT/q)loge(I1/pI0) ＋(kT/q)loge(I1/rI0)+I1R1 (1′) 及び Ｖ３＝(kT/q)logｅ(I2/I0) ＋(kT/q)logｅ(I2/sI0) (2′) と書くことができるから、(1′)式と(2′)式を足し合わ
せれば Ｉ１Ｒ１＝(kT/q)loge(pr/s) (4′) となる。
電流Ｉ１を保証するためには、(4′)式から (pr/s)＞１ (5′) でなければならない。Ｔ１のエミッタ領域とＴ２のエミ
ッタ領域との比ｐは、 ｐ＞１ (6′) であって、ｒ（Ｔ３のエミッタ領域とＴ２のエミッタ領
域との比）及びｓ（Ｔ４のエミッタ領域とＴ２のエミッ
タ領域との比）は、(6′)式の条件の下で(5′)式を満足
させればよいので、Ｔ３のエミッタ領域とＴ４のエミッ
タ領域とは、その範囲にあることを要する。
ッタ領域との比ｐは、 ｐ＞１ (6′) であって、ｒ（Ｔ３のエミッタ領域とＴ２のエミッタ領
域との比）及びｓ（Ｔ４のエミッタ領域とＴ２のエミッ
タ領域との比）は、(6′)式の条件の下で(5′)式を満足
させればよいので、Ｔ３のエミッタ領域とＴ４のエミッ
タ領域とは、その範囲にあることを要する。
なお、第２図の回路において、トランジスタＴ１，
Ｔ２，Ｔ５のエミッタラインにおけるダイオード接合の
数を増加させても、この実施例におけるものと同様の効
果を得ることができる。
Ｔ２，Ｔ５のエミッタラインにおけるダイオード接合の
数を増加させても、この実施例におけるものと同様の効
果を得ることができる。
第３図は、本発明電流安定化回路の好適な実施例の回路
図を示す。トランジスタＴ１〜Ｔ５と抵抗Ｒ１〜Ｒ５と
を具える電流安定化回路の一部は、第２図の回路の対応
部と同一であり、したがってこれ以上の説明は不要であ
る。第３図の回路の特徴は、トランジスタＴ６〜Ｔ１７
と抵抗Ｒ６，Ｒ７とを具える差動増幅器の構成である。
トランジスタＴ６〜Ｔ９は、入力差動段を形成する。こ
の差動段では、トランジスタＴ７およびＴ８のエミッタ
面積よりもトランジスタＴ６およびＴ９エミッタ面積が
係数ｑだけ大きくなるように選択することによって電流
減少が得られる。トランジスタＴ６およびＴ７の共通ベ
ース接続は、差動増幅器の反転入力端子を構成し、トラ
ンジスタＴ１のコレクタに接続されている。トランジス
タＴ８およびＴ９の共通ベース接続は、差動増幅器の非
反転入力端子を構成する。接続点３でのインピーダンス
は、トランジスタＴ６〜Ｔ９に対する共通エミッタ抵抗
として働く。トランジスタＴ６およびＴ９の２つのコレ
クタ電流は共に接続点２から供給するが、これら電流は
逆位相関係にあるので信号的には接続点２に何ら影響を
与えない。
図を示す。トランジスタＴ１〜Ｔ５と抵抗Ｒ１〜Ｒ５と
を具える電流安定化回路の一部は、第２図の回路の対応
部と同一であり、したがってこれ以上の説明は不要であ
る。第３図の回路の特徴は、トランジスタＴ６〜Ｔ１７
と抵抗Ｒ６，Ｒ７とを具える差動増幅器の構成である。
トランジスタＴ６〜Ｔ９は、入力差動段を形成する。こ
の差動段では、トランジスタＴ７およびＴ８のエミッタ
面積よりもトランジスタＴ６およびＴ９エミッタ面積が
係数ｑだけ大きくなるように選択することによって電流
減少が得られる。トランジスタＴ６およびＴ７の共通ベ
ース接続は、差動増幅器の反転入力端子を構成し、トラ
ンジスタＴ１のコレクタに接続されている。トランジス
タＴ８およびＴ９の共通ベース接続は、差動増幅器の非
反転入力端子を構成する。接続点３でのインピーダンス
は、トランジスタＴ６〜Ｔ９に対する共通エミッタ抵抗
として働く。トランジスタＴ６およびＴ９の２つのコレ
クタ電流は共に接続点２から供給するが、これら電流は
逆位相関係にあるので信号的には接続点２に何ら影響を
与えない。
それぞれトランジスタＴ１０およびＴ１１の主電流路を
経て、トランジスタＴ７およびＴ８の減少コレクタ電流
は、それぞれトランジスタＴ１２およびＴ１３のエミッ
タから供給する。トランジスタＴ１０およびＴ１１のベ
ース接続を、接続点２に接続する。このため、これらト
ランジスタは、ほぼ一定のコレクターベース電圧を受け
る。トランジスタＴ１２，Ｔ１６と抵抗Ｒ６とは、トラ
ンジスタＴ１０のコレクタ負荷を形成する。抵抗Ｒ６を
経て、トランジスタＴ１２のコレクタとトランジスタＴ
１６のエミッタとを、接続点４に接続する。この接続点
は、また、電源端子Ｑ２として機能する。トランジスタ
Ｔ１６のコレクタをトランジスタＴ１２のベースに接続
する。トランジスタＴ１６のベースをトランジスタＴ
１７のベースに接続する。トランジスタＴ１７のベース
を、トランジスタＴ１７のコレクタとトランジスタＴ
１３のベースとに相互接続する。トランジスタＴ１３の
コレクタとトランジスタＴ１７のエミッタとを抵抗Ｒ７
を経て接続点４に接続する。トランジスタＴ１３，Ｔ
１７と抵抗Ｒ７とは共に、トランジスタＴ１１に対する
コレクタ負荷を形成する。トランジスタＴ７，Ｔ８およ
びＴ１０，Ｔ１１のコレクタ電流は、それぞれ前述した
ようにすでに減少しているので、ＰＮＰトランジスタＴ
１６およびＴ１７は、トランジスタＴ１２およびＴ１３
の電流利得の結果、非常に小さい電流を流す。既知のよ
うに、普通の集積技術では、ＰＮＰトランジスタに対し
て水平構造が採用されている。この水平構造は、普通の
電流通過の場合には、サブスレートへの寄生漏れ電流を
示す。この回路において、トランジスタＴ１６およびＴ
１７を流れる電流を最小にすることにより、サブストレ
ートへの漏れ電流を、許容値にまで制限することができ
る。このことは、もし制限しなければ、漏れ電流が電流
回路の満足すべき動作を害するので必要である。コレク
タ負荷として設けられているトランジスタＴ１２，Ｔ
１６と抵抗Ｒ６との動作を次に説明する。トランジスタ
Ｔ１６のベースは一定電圧に保たれているものとする
と、たとえば、トランジスタＴ１０のコレクタ電流の増
加は、抵抗Ｒ６に増大した電圧降下を生じさせる。その
結果、トランジスタＴ１６のベースーエミッタ電圧は減
少し、トランジスタＴ１６はトランジスタＴ１２のベー
スに小さな電流を供給する。したがって、トランジスタ
Ｔ１２のエミッタに高いインピーダンスが得られる。こ
のインピーダンスは、次のようにすることによってさら
に増加させることができる。すなわち、トランジスタＴ
１６のベースをトランジスタＴ１７のベースとコレクタ
とに接続し、これによりトランジスタＴ１６のベースが
トランジスタＴ７，Ｔ１０，Ｔ１２を経てトランジスタ
Ｔ１６のエミッタに発生する信号とは逆の位相の信号を
受信するようにし、これにより前述の効果を加える。そ
の結果、トランジスタＴ１２，Ｔ１３，Ｔ１６，Ｔ１７
と抵抗Ｒ６，Ｒ７とを具える分割回路を、電流ミラー回
路とみなすことができる。トランジスタＴ１１によって
導出される電流は、トランジスタＴ１２のエミッタに
“鏡反転(mirror-inverted)”して発生する。トランジ
スタＴ１２のエミッタを、トランジスタＴ１４のベース
に接続する。トランジスタ１４は、トランジスタＴ１５
と共に、いわゆるダーリントン回路を構成する。トラン
ジスタＴ１５のエミッタを、接続点２に接続して、差動
増幅器の出力信号がこのの接続点に現われるようにす
る。このような出力信号を、抵抗Ｒ２，Ｒ３とトランジ
スタＴ６，Ｔ９（エミッターホロワとして働く）とを経
て、接続点３に接続する。したがって、トランジスタＴ
６およびＴ９の共通エミッタ接続を、第２図の回路に準
りた差動増幅器の出力端子とみなすことができる。
経て、トランジスタＴ７およびＴ８の減少コレクタ電流
は、それぞれトランジスタＴ１２およびＴ１３のエミッ
タから供給する。トランジスタＴ１０およびＴ１１のベ
ース接続を、接続点２に接続する。このため、これらト
ランジスタは、ほぼ一定のコレクターベース電圧を受け
る。トランジスタＴ１２，Ｔ１６と抵抗Ｒ６とは、トラ
ンジスタＴ１０のコレクタ負荷を形成する。抵抗Ｒ６を
経て、トランジスタＴ１２のコレクタとトランジスタＴ
１６のエミッタとを、接続点４に接続する。この接続点
は、また、電源端子Ｑ２として機能する。トランジスタ
Ｔ１６のコレクタをトランジスタＴ１２のベースに接続
する。トランジスタＴ１６のベースをトランジスタＴ
１７のベースに接続する。トランジスタＴ１７のベース
を、トランジスタＴ１７のコレクタとトランジスタＴ
１３のベースとに相互接続する。トランジスタＴ１３の
コレクタとトランジスタＴ１７のエミッタとを抵抗Ｒ７
を経て接続点４に接続する。トランジスタＴ１３，Ｔ
１７と抵抗Ｒ７とは共に、トランジスタＴ１１に対する
コレクタ負荷を形成する。トランジスタＴ７，Ｔ８およ
びＴ１０，Ｔ１１のコレクタ電流は、それぞれ前述した
ようにすでに減少しているので、ＰＮＰトランジスタＴ
１６およびＴ１７は、トランジスタＴ１２およびＴ１３
の電流利得の結果、非常に小さい電流を流す。既知のよ
うに、普通の集積技術では、ＰＮＰトランジスタに対し
て水平構造が採用されている。この水平構造は、普通の
電流通過の場合には、サブスレートへの寄生漏れ電流を
示す。この回路において、トランジスタＴ１６およびＴ
１７を流れる電流を最小にすることにより、サブストレ
ートへの漏れ電流を、許容値にまで制限することができ
る。このことは、もし制限しなければ、漏れ電流が電流
回路の満足すべき動作を害するので必要である。コレク
タ負荷として設けられているトランジスタＴ１２，Ｔ
１６と抵抗Ｒ６との動作を次に説明する。トランジスタ
Ｔ１６のベースは一定電圧に保たれているものとする
と、たとえば、トランジスタＴ１０のコレクタ電流の増
加は、抵抗Ｒ６に増大した電圧降下を生じさせる。その
結果、トランジスタＴ１６のベースーエミッタ電圧は減
少し、トランジスタＴ１６はトランジスタＴ１２のベー
スに小さな電流を供給する。したがって、トランジスタ
Ｔ１２のエミッタに高いインピーダンスが得られる。こ
のインピーダンスは、次のようにすることによってさら
に増加させることができる。すなわち、トランジスタＴ
１６のベースをトランジスタＴ１７のベースとコレクタ
とに接続し、これによりトランジスタＴ１６のベースが
トランジスタＴ７，Ｔ１０，Ｔ１２を経てトランジスタ
Ｔ１６のエミッタに発生する信号とは逆の位相の信号を
受信するようにし、これにより前述の効果を加える。そ
の結果、トランジスタＴ１２，Ｔ１３，Ｔ１６，Ｔ１７
と抵抗Ｒ６，Ｒ７とを具える分割回路を、電流ミラー回
路とみなすことができる。トランジスタＴ１１によって
導出される電流は、トランジスタＴ１２のエミッタに
“鏡反転(mirror-inverted)”して発生する。トランジ
スタＴ１２のエミッタを、トランジスタＴ１４のベース
に接続する。トランジスタ１４は、トランジスタＴ１５
と共に、いわゆるダーリントン回路を構成する。トラン
ジスタＴ１５のエミッタを、接続点２に接続して、差動
増幅器の出力信号がこのの接続点に現われるようにす
る。このような出力信号を、抵抗Ｒ２，Ｒ３とトランジ
スタＴ６，Ｔ９（エミッターホロワとして働く）とを経
て、接続点３に接続する。したがって、トランジスタＴ
６およびＴ９の共通エミッタ接続を、第２図の回路に準
りた差動増幅器の出力端子とみなすことができる。
第３図の電流源回路を始動させるために、接続点４と２
との間に始動抵抗Ｒ８を設ける。
との間に始動抵抗Ｒ８を設ける。
第１図は、既知の電流安定化回路の回路図、 第２図は、本発明電流安定化回路の回路図、 第３図は、本発明の好適な実施例の回路図である。 １，２，３，４……接続点 Ｔ……トランジスタ Ｒ……抵抗 Ｑ１，Ｑ２……端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヘンドリクス・ヨハネス・シヨウウエナ− ス オランダ国アインド−フエン・フルウネワ ウドセウエツヒ１
Claims (3)
- 【請求項１】第１の直列回路(A)と第２の直列回路(B)と
を有して成る電流安定化回路であって、これらの直列回
路はその各々が第１の接続点(1)と第２の接続点(2)との
間に接続され、 第１の直列回路(A)は、第１導電形の第１トランジスタ
(T1)の主電流路と、第１抵抗(R1)と、第２抵抗(R2)とを
有し、 第２の直列回路(B)は、そのエミッタ領域が第１トラン
ジスタ(T1)のエミッタ領域よりも小さい第１導電形の第
２トランジスタ(T2)の主電流路と、その値が第２抵抗(R
2)の値に等しいことを適切とする第３抵抗(R3)とを有
し、 第１抵抗(R1)は、第１トランジスタ(T1)のエミッタと第
１の接続点(1)との間に配置され、 第２抵抗(R2)は、第１トランジスタ(T1)のコレクタと第
２の接続点(2)との間に配置され、 第３抵抗(R3)は、第２トランジスタ(T2)のコレクタと第
２の接続点(2)との間に配置され、 第１トランジスタ(T1)のベース接続部と第２トランジス
タ(T2)のベース接続部とは、第３の接続点(3)に接続さ
れ、 第４抵抗(R4)が、第３の接続点(3)と第１の接続点(1)と
の間に配置され、 反転入力端子(-)と非反転入力端子(+)と出力端子とを持
つ差動増幅器(OA)が設けられ、 該差動増幅器の反転入力端子(-)は、第２抵抗(R2)の、
第２の接続点(2)からは遠い方の端子に接続され、 該差動増幅器の非反転入力端子(+)は、第３抵抗(R3)
の、第２の接続点(2)からは遠い方の端子に接続され、 該差動増幅器の出力端子は、第３の接続点(3)に結合
し、 また、上記電流安定化回路は、第１の接続点(1)と第２
の接続点(2)との間の電位差を維持するため、及び、安
定した電流を第１の接続点(1)か第２の接続点(2)のうち
の一方から取り出すために、電源電圧を供給する手段(Q
1,Q2)を有して成る電流安定化回路において、 第１トランジスタ(T1)のエミッタと第１の接続点(1)と
の間に、ダイオードとして配置された第１導電形の第３
トランジスタ(T3)が少なくとも１つ設けられて、これは
その極性を順方向に向け且つ第１抵抗(R1)と直列に接続
され、 第２トランジスタ(T2)のエミッタは、ダイオードとして
配置され且つその極性を順方向に向けた第１導電形の第
４トランジスタ(T4)を少なくとも１つ経由して第１の接
続点(1)に接続され、 第５抵抗(R5)とその極性を順方向に向けた１番目の半導
体接合との直列配置が、第１の接続点(1)と第３の接続
点(3)との間に設けられ、また 第１トランジスタ(T1)、第２トランジスタ(T2)、第３ト
ランジスタ(T3)及び第４トランジスタ(T4)のエミッタ領
域の比を、 p:1:r:s 但し、ｐ＞１ と置けば (pr/S)＞１ の関係にあることを特徴とする電流安定化回路。 - 【請求項２】上記１番目の半導体接合は、第５トランジ
スタ(T5)のベース・エミッタ接合を含み、該第５トラン
ジスタ(T5)のベースは第３の接続点(3)に接続され、ま
たコレクタは第２の接続点(2)に接続されることを特徴
とする特許請求の範囲第１項に記載の電流安定化回路。 - 【請求項３】上記差動増幅器は、いずれも第１導電形の
第６トランジスタ(T6)、第７トランジスタ(T7)、第８ト
ランジスタ(T8)、第９トランジスタ(T9)、第10トランジ
スタ(T10)、第11トランジスタ(T11)、第12トランジスタ
(T12)、第13トランジスタ(T13)、第14トランジスタ
(T14)及び第15トランジスタ(T15)と、いずれも第１導電
形とは逆の第２導電形の第16トランジスタ(T16)及び第1
7トランジスタ(T17)と、第６抵抗(R6)及び第７抵抗(R7)
とを有し、 第６トランジスタ(T6)のベース接続部と第７トランジス
タ(T7)のベース接続部とは、第２抵抗(R2)の、第２の接
続点(2)からは遠い方の端子に接続され、 第８トランジスタ(T8)のベース接続部と第９トランジス
タ(T9)のベース接続部とは、第３抵抗(R3)の、第２の接
続点(2)からは遠い方の端子に接続され、 第６トランジスタ(T6)のエミッタと、第７トランジスタ
(T7)のエミッタと、第８トランジスタ(T8)のエミッタ
と、第９トランジスタ(T9)のエミッタとは、第３の接続
点(3)に接続され、 第６トランジスタ(T6)のエミッタ領域と第９トランジス
タ(T9)のエミッタ領域とは、第７トランジスタ(T7)のエ
ミッタ領域及び第８トランジスタ(T8)のエミッタ領域よ
りはかなり大きいものであり、 第５トランジスタ(T5)のコレクタと、第６トランジスタ
(T6)のコレクタと、第９トランジスタ(T9)のコレクタ
と、第10トランジスタ(T10)のベース接続部と、第11ト
ランジスタ(T11)のベース接続部とは、第２の接続点(2)
に接続され、 第10トランジスタ(T10)のエミッタと第11トランジスタ
(T11)のエミッタとは、第７トランジスタ(T7)のコレク
タと第８トランジスタ(T8)のコレクタとにそれぞれ接続
され、 第10トランジスタ(T10)のコレクタと第11トランジスタ
（Ｔ１１）のコレクタとはそれぞれ、第12トランジスタ
(T12)のエミッタと第13トランジスタ(T13)のエミッタと
に接続され、 第12トランジスタ(T12)のベースと第13トランジスタ(T
13)のベースとはそれぞれ、第16トランジスタ(T16)のコ
レクタと第17トランジスタ(T17)のコレクタとに接続さ
れ、 第12トランジスタ(T12)のコレクタと第13トランジスタ
(T13)のコレクタとはそれぞれ、第16トランジスタ(T16)
のエミッタと第17トランジスタ(T17)のエミツタとに接
続され、 第17トランジスタ(T17)のベースとコレクタとは、第16
トランジスタ(T16)のベースに接続され、 第16トランジスタ(T16)のエミッタは第６抵抗(R6)を、
また第17トランジスタ(T17)のエミッタは第７抵抗(R7)
をそれぞれ経由して、いずれも第４の接続点(4)に接続
され、 第14トランジスタ(T14)のベースは、第12トランジスタ
(T12)のエミッタに接続され、 第15トランジスタ(T15)のベースは、第14トランジスタ
(T14)のエミッタに接続され、 第14トランジスタ(T14)のコレクタ及び第15トランジス
タ(T15)のコレクタは、第４の接続点(4)に接続され、 第15トランジスタ(T15)のエミッタは第２の接続点(2)に
接続され、 第８抵抗(R8)が第２の接続点(2)と第４の接続点(4)との
間に配置され、該第４の接続点(4)は電源供給端子(Q2)
を形成する ことを特徴とする特許請求の範囲第１項又は第２項に記
載の電流安定化回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8103813A NL8103813A (nl) | 1981-08-14 | 1981-08-14 | Stroomstabilisatieschakeling. |
| NL8103813 | 1981-08-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5839317A JPS5839317A (ja) | 1983-03-08 |
| JPH0618015B2 true JPH0618015B2 (ja) | 1994-03-09 |
Family
ID=19837927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57139245A Expired - Lifetime JPH0618015B2 (ja) | 1981-08-14 | 1982-08-12 | 電 流 安 定 化 回 路 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4446419A (ja) |
| EP (1) | EP0072589B1 (ja) |
| JP (1) | JPH0618015B2 (ja) |
| AU (1) | AU548863B2 (ja) |
| CA (1) | CA1186375A (ja) |
| DE (1) | DE3274685D1 (ja) |
| ES (2) | ES8306270A1 (ja) |
| HK (1) | HK58388A (ja) |
| IE (1) | IE53955B1 (ja) |
| NL (1) | NL8103813A (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59107612A (ja) * | 1982-12-10 | 1984-06-21 | Hitachi Ltd | レシオメトリック定電流装置 |
| JPS59189421A (ja) * | 1983-04-13 | 1984-10-27 | Nec Corp | 基準電圧回路 |
| EP0139425B1 (en) * | 1983-08-31 | 1989-01-25 | Kabushiki Kaisha Toshiba | A constant current source circuit |
| US4602207A (en) * | 1984-03-26 | 1986-07-22 | At&T Bell Laboratories | Temperature and power supply stable current source |
| US4602208A (en) | 1985-03-29 | 1986-07-22 | Texas Instruments Incorporated | Temperature compensated current switch |
| DE3610158A1 (de) * | 1986-03-26 | 1987-10-01 | Telefunken Electronic Gmbh | Referenzstromquelle |
| IT1213095B (it) * | 1986-05-20 | 1989-12-07 | S G S Microelettrica S P A | Specchio di corrente ad alta capacita'.! |
| US4714872A (en) * | 1986-07-10 | 1987-12-22 | Tektronix, Inc. | Voltage reference for transistor constant-current source |
| US4893030A (en) * | 1986-12-04 | 1990-01-09 | Western Digital Corporation | Biasing circuit for generating precise currents in an integrated circuit |
| US4792748A (en) * | 1987-11-17 | 1988-12-20 | Burr-Brown Corporation | Two-terminal temperature-compensated current source circuit |
| US4924113A (en) * | 1988-07-18 | 1990-05-08 | Harris Semiconductor Patents, Inc. | Transistor base current compensation circuitry |
| US4978868A (en) * | 1989-08-07 | 1990-12-18 | Harris Corporation | Simplified transistor base current compensation circuitry |
| US5237481A (en) * | 1991-05-29 | 1993-08-17 | Ixys Corporation | Temperature sensing device for use in a power transistor |
| US5256985A (en) * | 1992-08-11 | 1993-10-26 | Hewlett-Packard Company | Current compensation technique for an operational amplifier |
| US5668468A (en) * | 1996-01-11 | 1997-09-16 | Harris Corporation | Common mode stabilizing circuit and method |
| SE518159C2 (sv) * | 1997-01-17 | 2002-09-03 | Ericsson Telefon Ab L M | Anordning för att bestämma storleken på en ström |
| US6005374A (en) * | 1997-04-02 | 1999-12-21 | Telcom Semiconductor, Inc. | Low cost programmable low dropout regulator |
| GB2355552A (en) | 1999-10-20 | 2001-04-25 | Ericsson Telefon Ab L M | Electronic circuit for supplying a reference current |
| JP4066849B2 (ja) * | 2003-02-28 | 2008-03-26 | セイコーエプソン株式会社 | 電流生成回路、電気光学装置および電子機器 |
| US20090278603A1 (en) * | 2004-10-13 | 2009-11-12 | Koninklijke Philips Electronics N.V. | All n-type transistor high-side current mirror |
| US8587287B2 (en) * | 2010-07-01 | 2013-11-19 | Conexant Systems, Inc. | High-bandwidth linear current mirror |
| TWI633410B (zh) | 2017-05-12 | 2018-08-21 | 立積電子股份有限公司 | 電流鏡裝置及相關放大電路 |
| US11714444B2 (en) * | 2021-10-18 | 2023-08-01 | Texas Instruments Incorporated | Bandgap current reference |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2412393C3 (de) * | 1973-03-20 | 1979-02-08 | N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) | Stromstabilisierungsschaltung |
| NL7512311A (nl) * | 1975-10-21 | 1977-04-25 | Philips Nv | Stroomstabilisatieschakeling. |
| US4263519A (en) * | 1979-06-28 | 1981-04-21 | Rca Corporation | Bandgap reference |
| US4300091A (en) * | 1980-07-11 | 1981-11-10 | Rca Corporation | Current regulating circuitry |
-
1981
- 1981-08-14 NL NL8103813A patent/NL8103813A/nl not_active Application Discontinuation
-
1982
- 1982-07-19 US US06/399,170 patent/US4446419A/en not_active Expired - Lifetime
- 1982-07-28 EP EP82200964A patent/EP0072589B1/en not_active Expired
- 1982-07-28 DE DE8282200964T patent/DE3274685D1/de not_active Expired
- 1982-08-11 AU AU87052/82A patent/AU548863B2/en not_active Ceased
- 1982-08-11 IE IE1935/82A patent/IE53955B1/en unknown
- 1982-08-12 JP JP57139245A patent/JPH0618015B2/ja not_active Expired - Lifetime
- 1982-08-12 ES ES514948A patent/ES8306270A1/es not_active Expired
- 1982-08-12 CA CA000409316A patent/CA1186375A/en not_active Expired
- 1982-08-12 ES ES1982274684U patent/ES274684Y/es not_active Expired
-
1988
- 1988-08-04 HK HK583/88A patent/HK58388A/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US4446419A (en) | 1984-05-01 |
| NL8103813A (nl) | 1983-03-01 |
| IE821935L (en) | 1983-02-14 |
| EP0072589A2 (en) | 1983-02-23 |
| EP0072589B1 (en) | 1986-12-10 |
| HK58388A (en) | 1988-08-12 |
| IE53955B1 (en) | 1989-04-26 |
| AU8705282A (en) | 1983-05-12 |
| DE3274685D1 (en) | 1987-01-22 |
| EP0072589A3 (en) | 1984-04-04 |
| ES514948A0 (es) | 1983-05-01 |
| ES274684U (es) | 1984-05-16 |
| CA1186375A (en) | 1985-04-30 |
| JPS5839317A (ja) | 1983-03-08 |
| ES274684Y (es) | 1984-12-16 |
| AU548863B2 (en) | 1986-01-02 |
| ES8306270A1 (es) | 1983-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US4626770A (en) | NPN band gap voltage reference | |
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| JPH0681013U (ja) | 電流源回路 | |
| US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
| US4354122A (en) | Voltage to current converter | |
| JPH0136346B2 (ja) | ||
| JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| US5113146A (en) | Amplifier arrangement | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| US5144169A (en) | Operational amplifier circuit | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPS6154286B2 (ja) | ||
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| US6255868B1 (en) | Buffer circuit and hold circuit | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPH04338812A (ja) | 基準電圧発生回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP2626196B2 (ja) | 差動増幅回路 | |
| JP3204387B2 (ja) | 発振回路 | |
| JPH10335942A (ja) | 周波数変換回路 |