JPH0136346B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は整流回路とその整流回路に使用するバ
イアス信号発生器に関し、特に演算増幅器を用い
たループ伝送限度をもつ改良型電流モード整流装
置（以下単に演算整流装置という）とその整流装
置にバイアスを加えるための改良型バイアス信号
発生器に関する。

米国特許第4097767号に演算増幅器を用いた電
流モード演算整流装置が開示されている。

この特許に開示されている整流装置は、(1)
NPNトランジスタだけを使用できるので、集積
回路（IC）技術により製造が容易であること、
(2)整合した抵抗又は正確な抵抗比の必要がないこ
と、(3)ただ１個の演算増幅器を使用するため、増
幅器の整合や調節が不必要であること、(4)整流装
置を交流信号の整流に使用するとき、演算増幅器
の入力端子間に存在することがあるオフセツト
（offset）電圧によつて影響を受けないこと、(5)
希望する形に、マイクロアンペアからミリアンペ
アまでの範囲で広帯域整流ができること、(6)演算
増幅器については、比較的ゆるやかなスルーレー
ト（slewrate）要求で動作することなどの特色を
もつ。

整流装置には一段の演算増幅器を備えており、
演算増幅器の負極性入力端子で入力情報信号を受
信し、正極性入力端子はシステム接地に接続す
る。

演算増幅器の出力は、NPNトランジスタのベ
ースに結合し、トランジスタのエミツタは演算増
幅器の負極性入力に結合し、コレクタは整流装置
の出力端子に結合する。これによつて入力信号の
１表示又は１極性（負極性）に対する第１の負帰
還路をつくる。演算増幅器の入力端子はまた第２
のNPNトランジスタのコレクタに結合し、その
トランジスタのエミツタは演算増幅器の出力端子
に結合し、ベースはシステム接地に接続する。演
算増幅器の入力端子に加わる入力信号が他の表示
又は他の極性（すなわち正極性）のとき、第２の
トランジスタのコレクタ・エミツタ通路が演算増
幅器に対する第２の負帰還路となる。第３の
NPNトランジスタのコレクタを整流装置の出力
端子に結合し、エミツタを第２のトランジスタの
エミツタと演算増幅器の出力端子に結合する。米
国特許第4097767号に開示されたように、第３の
トランジスタのベースはシステムに接続すること
ができる。第３トランジスタのコレクタ・エミツ
タ通路には、第２トランジスタの通電電流に対応
した電流が流れる。第３トランジスタを通る電流
は、第２トランジスタを通る電流に対して、ほぼ
大きさ等しく方向反対で鏡像的な関係をもつ電流
となる。トランジスタの利得特性がわずかに相異
するため、整流装置の入力端子に等振幅反対極性
の２信号を加えても、それぞれの出力電流は、ま
つたく同一とはならない。

そこで、米国特許第4097767号に開示されたよ
うに、第３トランジスタのベースに適当なバイア
スを加えることによつて利得の対称性を保ち、誤
差を実質的に除くことができる。

この整流回路は、極めて有用であることが確め
られたが、第２トランジスタを通るループ伝送が
電流増加とともに限度を越えて増加する。電流増
加の条件に関連した安定化問題は解決できない
が、最もはつきりした解決方法は遅い回路動作特
性（帯域幅を限定することになる）をもたせるこ
とである。

本発明の一つの目的は、米国特許第4097767号
に開示された電流モード演算整流装置を改良する
ことである。

本発明の別の目的は、米国特許第4097767号で
開示された入力信号が両極性をもつ電流モード演
算整流装置のループ伝送を限定することである。

さらに本発明の他の目的は、米国特許第
4097767号に開示された整流装置によつて、正極
性入力信号の整流における限定されないループ伝
送に関する安定問題を除去する改良型電流モード
演算整流装置を得ることである。

これらいくつかの目的は、米国特許第4097767
号に開示された演算整流装置を改良して、各導電
路を通る伝送信号を利得１に限定することによつ
て達成できる。

また本発明では、米国特許第4097767号に開示
されているように、演算増幅器のスルーレート要
求を緩和するため、第１トランジスタのベース・
エミツタ通路と第２トランジスタのコレクタ・エ
ミツタ通路を通るバイアス電流（I_circ）を流すた
めにバイアス電圧を使用する。しかしながらI_circ
によつて、第１トランジスタのコレクタと第３ト
ランジスタのコレクタ・エミツタ通路に誘導電流
を生じるために回路の出力に電流誤差（I_circ誤
差）を生じる。

1980年４月４日に出願し、現在係属中の米国特
許出願第137427号（以下係属中の特許出願とい
う）に述べたように、米国特許第4097767号に開
示された型式のバイアス信号発生器によつて、バ
イアス電圧レベルを増加すると、与えられた回路
特性について、増幅器のスルーレートと利得帯域
幅の要求を緩和するが、I_circ誤差もまた増加す
る。I_circ誤差の最大レベルはクロスオーバー領域
（cross―overregion）の近くに生じるので、出力
端子におけるI_circ誤差は正確な整流が望まれる最
小信号より５倍ないし10倍小さくなくてはならな
い。

そこで、バイアスレベルを選択して、最大の
I_circ誤差が生じてもクロスオーバー領域を越えな
いようにする。米国特許第4097767号に開示され
たバイアス信号発生器を使用するときの１つの問
題は、I_circ誤差が温度によつて変化するので、周
囲温度が変化すると最大I_circ誤差を越えると可能
性があることである。

係属中の特許出願に示したバイアス信号発生器
は、この問題を次の(1)及び(2)によつて解決する。

(1) 温度の関数としてのバイアス電圧の変化を、
第１トランジスタと第２トランジスタのベー
ス・エミツタ接合によつて生じ、電流及び温度
に左右される電圧降下の変化に整合させること
（係属中の特許出願ではバイアス信号発生器の
温度係数を負荷の温度係数と整合させることを
参照のこと） (2) I_circ及びI_circ誤差を温度と無関係にすること。

しかしながら、係属中の特許出願に開示した型
式のバイアス信号発生器を集積回路ICの形に実
施するには若干の問題がある。バイアス信号発生
器を第１トランジスタのベースと第２、及び第３
のトランジスタの共通エミツタとの間に接続する
とき、システム接地に対してかなりの静電容量を
もつ（最も重要なのは各トランジスタと基板との
間の寄生容量）。この静電容量は、整流装置の反
転入力路及び非反転入力路のループ伝送に影響を
及ぼす。整流回路のループ伝送にバイアス信号発
生器が及ぼす影響から、演算増幅器は、安定度を
確実にするため（帯域幅について）かなり低下さ
せることが必要になる。

そこで係属中の特許出願に示した形式のバイア
ス信号発生器を各良したものをつくるのが本発明
の別の目的である。また電流モード演算整流装置
にバイアスを与えるための改良されたバイアス装
置をつくつて、与えられた性能レベルに対する整
流装置のスルーレート要求を軽減させることも本
発明の一つの目的である。

なおまた米国特許第4097767号に開示された形
式の電流モード演算整流装置にバイアスを与える
ための改良バイアス装置をつくつて演算増幅器の
有限スルーレートによる整流誤差を大いに軽減す
ることも本発明の目的である。さらに、電流モー
ド演算整流装置にバイアスを与えるために係属中
の特許出願に示した形式のバイアス信号発生器を
改良して容易にICの形に製作できるようにする
ことも本発明の目的である。

本発明のこれらの目的は係属中の特許出願に示
した型式を改良したバイアス信号発生器を、本発
明の演算整流装置に使用することによつて達成で
きる。改良したバイアス信号発生器は係属中の特
許出願に記述したものと類似の方法でバイアス電
圧を発生する手段を含む。第１抵抗手段を含む第
１インピーダンス負荷にバイアス電圧を加える。
第１抵抗手段は、第２インピーダンス負荷の第２
抵抗手段に結合しており、前記バイアス電圧に応
じて前記第１抵抗手段に発生する電流が第２抵抗
手段に電流を発生させて、第２インピーダンス負
荷に電流電圧を発生させる。

前記演算整流装置の第１トランジスタのベース
と第２及び第３トランジスタの共通エミツタの間
に第２負荷インピーダンスを結合して、バイアス
電圧を発生する手段を（温度に関係ないI_circも設
定して）実質的な改善を行つて整流装置のAC接
地に接続することができる。

この発明の他の目的の一部は明かであろうが、
一部は以下に説明する。従つてこの発明は、以下
の詳細な説明と特許請求の範囲に示した出願の範
囲における構成をもち、要素を組合せ、部品を配
列した装置を含むものである。

本発明の他の目的、特徴は添付図面を参照した
以下の詳細な説明により明らかとなるであろう。

図中、同一番号及び記号は類似機能を有するも
のを示す。

第１図に示す、米国特許第4097767号に開示さ
れた型式の演算増幅器を用いた整流装置には、高
利得の反転増幅器１０が含まれる。増幅器１０の
非反転入力端子１２はシステム接地に接続し、反
転入力端子１４は交流電流入力信号I_INを受信す
る整流装置の入力端子１６に接続する。電流入力
端子１６は抵抗８を通して電圧入力端子６に接続
する。増幅器１０は演算増幅器で構成された増幅
段として使用される。第１の伝送路は図示した実
施例のトランジスタＱ１によつてつくる。トラン
ジスタＱ１はNPNトランジスタでそのベース１
８はバイアス信号発生器１９を通して増幅器１０
の出力に結合し、そのエミツタ２２は整流装置の
入力端子１６に直接結合し、コレクタ２４は整流
装置の出力端子２６に結合する。出力端子２６は
演算増幅器の仮想接地２８に結合され、仮想接地
はシステム接地に対し一定のDC電圧レベルをも
つので図示のような電流I₂が流れる。DC電圧レ
ベルは大地に対し正電位をもつ。例えば、仮想接
地２８に対する電圧レベルとして満足な値は、シ
ステム接地に対し0.5ボルトの直流電圧である。
トランジスタＱ１は高利得のトランジスタが望ま
しい。例えば利得100は満足すべき値である。も
つとも現在のIC技術を使えばより高利得なもの
が実現できる。

第２の伝送路は、トランジスタＱ２及びＱ３に
よつてつくる。どちらもNPNトランジスタで、
それぞれのベース３０と３２はシステム接地に接
続され、それぞれのエミツタ３４と３６はともに
増幅器１０の出力端子２０に接続される。トラン
ジスタＱ２のコレクタ３８は増幅器１０の反転入
力端子１４に接続され、トランジスタＱ３のコレ
クタ４０は出力端子２６に接続される。トランジ
スタＱ２とＱ３は、同一のベース・エミツタ電圧
で同一のコレクタ電流を得るように、電流利得、
V_be／I_c特性等がよく整合していることが望まし
い。

動作時には、I_INが正極性のとき、増幅器１０
の出力は負電圧となる。そのときトランジスタＱ
２のベースはエミツタに対し正電位となるので、
トランジスタＱ２は増幅器１０の反転入力端子１
４から増幅器の出力端子２０へと電流I_IN(+)を流
す。トランジスタＱ２のエミツタはトランジスタ
Ｑ３のエミツタと接続されておりまたベースはと
もに接続され（接地へ）ているので、トランジス
タＱ３のベース３２はエミツタ３６に対し正電位
となるので、トランジスタＱ３も電流I_2Aを流す。
トランジスタＱ２とＱ３は整合していて常時同一
のベース・エミツタ電圧となるので、I_IN(+)の瞬
時レベルはI_2Aの瞬時レベルと等しい。従つてI_2A
はI_IN(+)と鏡像的関係を有する電流となる。トラ
ンジスタＱ２及びＱ３のベース電流を無視する
と、増幅器１０の出力へ流れる電流の瞬時値は
I_IN(+)とI_2Aの瞬時値の和に等しい。

I_IN(+)の瞬時値は、I_2Aの瞬時値に等しいので、
出力端子２６における出力電流は、入力電流が正
極性のときは、入力電流に追髄する。この期間
中、トランジスタＱ１のベースに加わる増幅器１
０の出力信号は負極性であるので、トランジスタ
Ｑ１は通電しない。

交流入力電流I_INが負極性のとき、増幅器１０
は正極性の出力電圧を生じる。トランジスタＱ２
のエミツタ３４はベース３０に対して正電位とな
り、トランジスタＱ３のエミツタ３６もベース３
２に対し正電位となるので、トランジスタＱ２，
Ｑ３はいずれも通電しない。

しかしながら、トランジスタＱ１のベース１８
はエミツタ２２に対し正電位となるので、コレク
タ・エミツタ電流がトランジスタＱ１を通して流
れる。トランジスタＱ１のエミツタから反転入力
端子１４に流れるエミツタ電流I_IN(-)は、増幅器
１０の出力端子からトランジスタＱ１のベースに
流れるベース電流I_bと仮想接地２８から流れるエ
ミツタ電流I_2Bとの和に等しい。ベース電流I_bの値
はトランジスタＱ１の利得に依存するので、トラ
ンジスタＱ１に高利得トランジスタを選定するこ
とによつてI_bによる誤差は無視できる。

例えば、利得が１００の場合I_bはI_IN(-)の約１％
になるので、I_2BはI_IN(-)の99％となる。

従つてこの例では、端子２６に現われる出力電
流の瞬時値は、入力電流I_INが正極性のときは、
ほぼ入力電流I_INの瞬時値と等しく、入力電流が
負極性のときは入力電流I_INの瞬時値の約99％に
等しく極性反対となる。米国特許第4097767号の
開示されたように、トランジスタＱ２及びＱ３の
ベースバイアス電圧を適当に調節することによつ
てI_bによる利得誤差を修正することができる。

バイアスの信号発生器１９をなくして、トラン
ジスタＱ１のベース１８を直接、増幅器１０の出
力端子２０に接続するときは、入力信号I_INの極
性の変化に対応して一方の伝送路が通電を停止
し、他方の伝送路が通電を開始するまでの時間は
増幅器１０のスルーレイト（slew rate）によつ
てきまる。入力信号I_INが比較的大きな正負の値
に振動するとき、又は入力信号I_INがゆるやかに
変動するときは、スルーレートはあまり重要では
ない。しかし入力信号が比較的小さな値でかつ高
い周波数である場合は、増幅器１０の端子２０に
おける出力信号が一方の伝送路が導通するような
一方極性の十分大きな値から他方の伝送路が導通
するような反対極性の十分大きな値までに変化す
るために必要とする時間は重要である。なぜなら
この時間内に入力信号に含まれる情報が失われる
からである。

そこで、スルーレートの要求を軽減するため
に、増幅器１０の出力端子２０とトランジスタＱ
１のベース１８との間にバイアス信号発生器１９
を取付けた。バイアス電圧は、トランジスタＱ１
のベース・エミツタ通路を経て、トランジスタＱ
２のコレクタ・エミツタ通路を流れる循環電流
I_cricを生じる。この循環電流I_circは整流装置の入
力端子に加わる信号の値には影響を及ぼさない
が、回路の出力端子２６にI_circの２倍の大きさの
電流誤差を生じる。それゆえ、バイアス信号発生
器１９には兼合いがある。クロスオーバー・バイ
アス電圧を与えることによつて、増幅器はよりよ
い高周波動作を可能にするためにより小さな電圧
範囲内のスルーレートを必要とする。しかし循環
電流I_circを誘導するので回路の出力端子２６に誤
差信号も誘導する。バイアス信号発生器１９のバ
イアス電圧レベルを増加すると、与えられた回路
特性に対する増幅器１０のスルーレートと利得帯
域幅要求は減少するが出力端子２６にはI_circによ
る誤差信号が増加する。

それゆえ、バイアス信号発生器１９によるバイ
アス電圧は、端子２６におけるI_circ誤差が最大許
容レベルとなる点まで増加することが望ましい。
このレベルは正確な整流を必要とする最小信号よ
りも５倍ないし10倍低くなければならない。入力
電流が増加するとI_circ誤差は減少する。よつて
I_circ誤差は小さな信号レベルで問題である。

米国特許第4097767号に開示された型のバイア
ス発生器を使用しても問題がある。周囲温度が変
化するとバイアス発生器１９に影響してバイアス
電流を変化して端子２６のI_circ誤差を変化させ
る。従つて、温度変化がI_circ誤差に好ましくない
変化を生じてI_circが小さな信号レベルと同等か同
等以上となる。さらにバイアス電圧出力が温度に
影響されないようにバイアス信号発生器１９を温
度に無影響にした場合でも、トランジスタＱ１及
びＱ２への温度の影響、特にこれら２つのトラン
ジスタのベース・エミツタ電圧とコレクタ電流の
関係は、温度変化によるコレクタ電流の大巾な変
化（50℃の範囲で100倍も）を生じる。

そこで、改良したバイアス信号発生器が係属中
の特許出願に開示された。そのバイアス信号発生
器は、温度係数がトランジスタＱ１及びＱ２によ
る負荷のV_be／I_c特性の温度係数と整合しており、
またＱ１及びＱ２を通つて温度に無関係なI_circを
発生するものである。

係属中の特許出願に開示されたバイアス信号発
生器は第２図に示す通りで、トランジスタＱ１の
ベース１８とトランジスタＱ２のエミツタ３４と
の間を回路負荷として端子１００と１０２に結合
する。説明用として、トランジスタＱ１のベー
ス・エミツタ通路とトランジスタＱ２のコレク
タ・エミツタ通路は第２図ではダイオードの形で
示した。端子１００はトランジスタＱ４のベース
に接続する。トランジスタＱ４のコレクタは一定
振幅の電流I_Bを供給する電流源１０４に接続し、
トランジスタＱ４のエミツタはダイオードＱ５の
アノードに接続する。ダイオードＱ５のカソード
は、演算増幅器の出力回路やシステム接地のよう
な低インピーダンス節（node）に接続する。端
子１００はまたダイオードＱ６のアノードに接続
するが、そのアノードはトランジスタＱ４のベー
スと、一定レベルの電流I_Aを供給する電流源１０
６の出力に接続する。ダイオードＱ６のカソード
はダイオードＱ７のカノードに接続し、ダイオー
ドＱ７のカソードは２つの抵抗器１１０と１１２
の接合点１１４に接続する。抵抗器１１０の接合
点１１４の反対側は端子１０２に接続し、抵抗器
１１２の反対側はダイオードＱ５のカソードと低
インピーダンス節に接続する。接合点１１４はま
た電流I_Aを供給する電流源１０８に接続し、電流
源１０８の他端は接地する。電流源１０４はまた
トランジスタＱ８とＱ９のダーリントン
（Darlington）対に接続する。特に、電流源１０
４はトランジスタＱ８のベースに接続し、トラン
ジスタＱ８のエミツタはトランジスタＱ９のベー
スに接続する。トランジスタＱ８及びＱ９のコレ
クタはともに正極性の直流電圧源に接続し、トラ
ンジスタＱ９のエミツタは端子１０２と抵抗器１
１０に接続する。トランジスタＱ１０のベースは
トランジスタＱ９のエミツタに接続し、トランジ
スタＱ１０のコレクタはトランジスタＱ８のベー
スにそのエミツタはダイオードＱ１１を通り低イ
ンピーダンス節を経てダイオードＱ５のカソード
に接続する。実施例に示したダイオードＱ５，Ｑ
６，Ｑ７はNPNトランジスタであるが、それぞ
れのコレクタをベースに結線し、ダイオード接続
で使用する。第２図に示したバイアス信号発生器
の適切な動作は、互い整合したV_be／I_C特性をも
つトランジスタＱ４，Ｑ５，Ｑ６，Ｑ７と第１図
に示した演算整流回路のトランジスタＱ１，Ｑ
２，Ｑ３に依存し、またすべてのトランジスタを
同一温度にさらすことが必要である。この構成は
現在のIC技術に容易に適合する。

同様にトランジスタＱ８，Ｑ９，Ｑ１０も
NPNトランジスタであるので全体の回路がIC技
術で構成できる。

動作中、電流源１０４からの電流I_Bは、電流源
１０６及び１０８のそれぞれからの電流I_Aと異
り、I_B＝nI_Aとなる。ここにｎは１以外の整数又
は帯分数である。抵抗器と電流源の値を適当に選
択することによつて、ダイオードＱ５のベースに
負帰還が加わる結果、実質上電流源１０４からか
らのすべての電流は、トランジスタＱ４とダイオ
ードＱ５を通して流れることは以下の説明でさら
に明らかにする。同様に、電流源１０６から演算
整流装置の回路に流れる電流は無視できるものな
ので、実質上電流源１０６から流れるすべての電
流はダイオードＱ６とＱ７の連結回路を通して流
れることになる。

係属中の特許出願に示したように、端子１００
と１０２の間に発生するバイアス電圧は、ダイオ
ードＱ６の電圧降下とダイオードＱ７の電圧降下
を加えた値から抵抗器１１０の電圧降下を減じた
値に等しい。

いまI_B＝nI_Aのとき、抵抗器１１２端の電圧降
下は、ダイオード連結の端子電圧（ダイオードＱ
６とＱ７による電圧降下）から差引くときは、ダ
イオード連結に係数ｎだけ少い電流を流すことに
なる。またこの場合、抵抗器１１０端電圧を前記
ダイオード連結の端子電圧から差引くときは、ダ
イオード連絡に流れる電流はn^kだけ減少するもの
となる。出力端子１００と１０２に現われる電圧
は、ダイオードＱ６とＱ７のダイオード連結の電
圧降下から抵抗１１０の電圧降下を差引いたもの
であり、またダイオードＱ６及びＱ７は、トラン
ジスタＱ１及びＱ２に整合したものであるので、
ダイオードＱ６及びＱ７連結を通る電流は、I_Aに
比べてn^kだけ少いものとなる。

例えば、I_A＝10マイクロアンペア、I_B＝50マイ
クロアンペア、抵抗112＝１キロオーム、抵抗110
＝６キロオームのとき、I_circの値は600マイクロ
アンペアとなる。この場合、ｎ＝５、ｋ＝６でト
ランジスタＱ１及びＱ２を通つて流れるI_circ電流
は、10マイクロアンペアより5⁶（15625）小さなも
のとなる。

抵抗１１０端の電圧降下はあらかじめ定まつて
いる温度係数にしたがい、温度の影響を受ける。
電圧は抵抗器１１０と１１２を通つて流れる電流
に比例し、また抵抗器１１２の電圧降下にも比例
する。抵抗器１１２の電圧降下は、ダイオードＱ
６及びＱ７端の電圧降下とトランジスタＱ４及び
ダイオードＱ５端の電圧降下の差に等しい。ダイ
オード対Ｑ６及びＱ７端の電圧降下の変化は温度
に対し直線的関係をもち、またトランジスタＱ４
及びダイオードＱ５端の電圧降下の変化も温度に
対し直接的関係をもつので、抵抗１１２端の電圧
降下は温度に対し直線的に変化する。ダイオード
Ｑ５，Ｑ６及びＱ７はトランジスタをダイオード
モードに接続したものであり、またトランジスタ
Ｑ４及びダイオードＱ５，Ｑ６，Ｑ７はV_be／I_c
特性がトランジスタＱ１及びＱ２に整合してお
り、しかもこれらは同一の周囲温度で動作するの
で、温度変化による端子１００と１０２間のバイ
アス電圧の変化は、ダイオードＱ６及びＱ７端の
電圧の変化から抵抗器１１０端の電圧降下の変化
を差引いたものに等しい。このようにして、バイ
アス信号発生器１９の電圧―電流温度影響関数
は、負荷回路の電圧―電流温度影響関数と整合す
る。同様にI_circも抵抗器１１０と１１２の比、I_A
及びI_AとI_Bの比の関数となつて、温度によつて変
化しない。したがつて温度によるバイアス電圧の
変化はI_circに影響しないので、I_circは最大許容レ
ベルに調定しておく。

トランジスタＱ８及びＱ９は抵抗器１１０及び
１１２に電流を流して必要な電圧降下を生じる。
特にトランジスタＱ８及びＱ９は負帰還を与える
とともに電流源１０４と抵抗器１１０及び１１２
との間の緩衝器として動作する。抵抗器１１２を
流れる電流が標準の電圧降下を生じるのに不十分
なときは、電流源１０４から電流トランジスタＱ
８のベースに分流し、トランジスタＱ９を十分導
電状態にして抵抗器１１０及び１１２に必要な電
流を流す。トランジスタＱ１０は電流源１０４か
らトランジスタＱ８及びＱ９に流れる電流を制限
してラツチング（latching）状態をさけるように
する。この状態は端子１００及び１０２に接続さ
れる負荷とダイオードＱ５を接続する低インピー
ダンス節（第２図中接地として示した）の形の特
別の状態で発生することがある。

バイアス信号発生器には多くの変更を加えるこ
とができる。例えば電流源１０６と接合点１１４
の間に接続するダイオードの数やトランジスタＱ
４のエミツタと接地としての低インピーダンス節
との間のダイオードの数は第２図に示した数から
変えることができる。特に電流源１０６と接合点
１１４の間に使用する第１連のダイオードの数
は、端子１００及び１０２に加わる負荷回路の半
導体素子の数に等しい。同様にトランジスタＱ４
のエミツタと接地として示した低インピーダンス
節との間の第２連のダイオードの数は端子１００
及び１０２に加わる負荷回路の半導体素子の数よ
り１つ少い。トランジスタＱ４のベース・エミツ
タはダイオードとしての機能をもつからである。
さらに各連のダイオードは種類が類似のものであ
り、端子１００及び１０２に加わる負荷回路のダ
イオードにも整合するものである。

第１図及び第２図に示す回路は極めて有用なも
のであることが証明された。しかしながらいくつ
かの問題にも出会つた。その１つとしては、演算
整流装置のトランジスタＱ２を通るループ伝送
は、電流の増加に伴つて無制限に増加することが
ある。また第２図に示したバイアス信号発生器に
ついては、回路をIC化して、端子１００及び１
０２をそれぞれトランジスタＱ１のベースとトラ
ンジスタＱ２及びＱ３の共通エミツタに接続する
とき、システム接地に対して多くの静電容量が生
じた。これらの静電容量は整流装置の反転路と非
反転路の両方のループ伝送に影響を及ぼす。そこ
で第１図に示す演算整流装置は第３図及び第４図
に示すように改良することができ、また第２図の
バイアス信号発生器は第５図に示すように改良す
ることができる。これらの改良については以下の
説明で十分理解されるであろう。

第１図に示す演算増幅器については、端子６又
は１６の負極性の入力信号を加えるとトランジス
タＱ１は通電して帰還を生じる。増幅器１０の負
極性入力と入力端子１６との間の開放ループ伝送
利得は−Ａ（ｓ）に等しい。ここにＡ（ｓ）は増幅
器１０のトランスフア（変換）関数である。トラ
ンジスタＱ１はループの帰還路では、エミツタホ
ロアとして動作するので最大１の帰還を生じるか
らである。しかしながら、端子６又は１６に、正
極性の入力信号が加わると、トランジスタＱ２が
帰還用に使用される。この場合ループの利得は増
幅器１０の利得にR_sg_nを掛算したものに等しい。
ここにR_sは信号源の抵抗すなわち抵抗器８であ
り、g_nはトランジスタＱ２の相互コンダクタン
スである。トランジスタＱ２は共通ベーストラン
ジスタとして動作する。従つてループ利得は、−
Ａ（ｓ）・R_s・G_nとなる。g_nは入力電流のレベル
に比例して変化する。従つて正極性入力信号の増
加とともに、理論的には限度なく利得が増加す
る。これは問題であつて、利得R_s・g_nに利得−
Ａ（ｓ）を掛算するとあまりにも大きな利得／位
相変化を生じる。すなわち、利得１の点に達する
前に位相変化が大きすぎるか、ループの位相180゜
の点で利得が大きすぎる。よつて第１図実施例
は、この発明にしたがつて変更することにした。

特に第３図については、トランジスタＱ２はベ
ース３０とコレクタ３８を接続したダイオード接
続としてトランジスタが利得１で動作するように
した。その結果、利得は（−Ａ（ｓ）・g_n・
R_s）／（１＋g_nR_s）となる。入力電流が増加す
るとg_nは増加するがループ利得は、任意の大き
なg_nの値に対しても−Ａ（ｓ）が限度となる。第
３図の実施例ではトランジスタＱ１，Ｑ２，Ｑ３
の間の利得対称性を調整するものはない。しかし
米国特許第4097767号に開示されたように、場合
によつては、小さな誤差を除くために利得対称性
を調整する手段を備えることが望ましいことがあ
る。さもないと第３図の整流装置で入力端子１６
の入力電流の正負の振れが大きいとき誤差を生じ
る。第４図ではトランジスタＱ２のベース３０は
抵抗器４２を通してコレクタに接続し、トランジ
スタＱ３のベース３２は、抵抗分割器に接続す
る。抵抗分割器は一端をシステム接地に接続する
抵抗器４４と直流電圧バイアスの加つたポテンシ
ヨメータに接続する抵抗器４６を接続したもので
ある。大きな入力電流（すなわちトランジスタＱ
２及びＱ３への大きなベース電流）に対する適切
な利得対称を得るために抵抗器４２は抵抗器４４
とおおむね等しくなければならない。入力電流が
正負の偏りで非対称なものの整流はポテンシヨメ
ータ４８を適当に調整して修正する。第４図の演
算整流装置に第５図に示す改良されたバイアス信
号発生器を使用することによつて整流装置の動作
はさらに改善される。特に第２図の回路を第１図
の回路と共にIC化するとき、バイアス信号発生
器に付髄する多くの静電容量（最も重要なのはコ
レクタと基板間の寄生容量）が整流装置の反転路
及び非反転路を通る電流伝送に影響する。バイア
ス信号発生器が元来の整流装置のループ伝送に及
ぼす影響から演算整流装置は安定度を保つために
かなり性能を低下せざるを得なかつた。

そこで第５図に示すように、バイアス発生器に
第２図と同様な方法でバイアス電圧を発生する手
段をもたせることにした。しかしバイアス電圧は
全体として第１の抵抗手段を含む第１のインピー
ダンス負荷に加える。第１の抵抗手段は第２イン
ピーダンス負荷の第２抵抗手段に結合して、バイ
アス電圧に応じて第１の抵抗手段に発生する電流
が第２の抵抗手段に電流を発生し、第２インピー
ダンス負荷にバイアス電圧を発生する。第２イン
ピーダンス負荷をトランジスタＱ１のベースとト
ランジスタＱ２及びＱ３の共通エミツタ間に結合
して、バイアス信号発生器の本体（すなわちバイ
アス電圧の発生及び第１インピーダンス負荷のた
めの手段）はAC接地に接続できる。

第５図の回路図では、バイアス信号発生器の回
路を第２図の回路図から変更してある。特にトラ
ンジスタＱ１２はアノード（コレクタ・ベース）
を電流源１０６に接続しそのカソード（エミツ
タ）を端子１００及びダイオード接続トランジス
タＱ６のアノードに接続する。電流源１０４とト
ランジスタＱ４のコレクタは直接NPNトランジ
スタＱ９のベースに接続する。トランジスタＱ９
のコレクタはシステム接地に接続し、エミツタは
ダイオードD₁のアノードに接続する。ダイオー
ドD₁のカソードは抵抗器１１０及び端子１０２
に接続する。電流源１０８、抵抗器１１２及びダ
イオード接続NPNトランジスタＱ５のカソード
はすべて負電圧電源に接続する。ダイオード接続
のトランジスタＱ１２のアノードはNPNトラン
ジスタＱ１３のベースに接続する。トランジスタ
Ｑ１３のエミツタは抵抗器１１４の形の第１抵抗
手段を通して端子１０２に接続し、そのコレクタ
はダイオード接続にしたPNPトランジスタＱ１
４のカソードとPNPトランジスタＱ１５のベー
スに接続する。PNPトランジスタＱ１４のアノ
ードは抵抗器１１６を通つてトランジスタＱ１の
ベース１８に接続する。ベース１８と抵抗器１１
６の接合点が新しいバイアス発生器の一つの出力
端子となる。後記する理由から好ましい実施例で
は抵抗器１１４は抵抗器１１６と同じ値とする。
トランジスタＱ１５のコレクタは負電源電圧に接
続し、そのエミツタ（新しいバイアス発生器の他
の一つの端子となる）は、トランジスタＱ２及び
Ｑ３の共通エミツタならびに電流源１０６Ａの出
力に接続する。電流源１０６Ａは、電流源１０６
と同一の電流を供給する。PNPトランジスタＱ
１４とＱ１５はそのV_be／I_c特性が整合しており、
またNPNトランジスタＱ１２とＱ１３もその
V_be／I_c特性が整合しているものとする。トラン
ジスタＱ８は省略することができる。誤差信号が
トランジスタＱ９のベースに発生するときは、ト
ランジスタＱ４のベースにも現われるのが特色な
ので、実際の効果は打消されることが判明したか
らである。トランジスタＱ１０及びＱ１１も省略
することができる。これらを使用することを必要
とした以前の条件がなくなつたからである。構成
した電流源１０４，１０６及び１０８、ダイオー
ド接続トランジスタＱ５，Ｑ６，Ｑ７、トランジ
スタＱ４、抵抗器１１０及び１１２等が、第２図
の回路と類似の方法で端子１００と１０２の両端
にバイアス電圧を発生する手段として機能する。
ダイオード接続トランジスタＱ１２、トランジス
タのベース・エミツタ接合のトランジスタＱ１３
及び抵抗１１４からなる第１インピーダンス負荷
に対してバイアス電圧は発生する。このインピー
ダンス負荷に加わるバイアス電圧は、抵抗器１１
６に電流を発生させる。抵抗器１１４と１１６は
同じ抵抗値であるので抵抗器１１４を流れる電流
は、実質的にトランジスタＱ１３及び抵抗器１１
６を流れるので、バイアス電圧は第２インピーダ
ンス負荷に対しても発生する。第２インピーダン
ス負荷は、ダイオード接続のトランジスタＱ１
４、トランジスタＱ１５のベース・エミツタ接合
及び抵抗器１１６から構成される。このインピー
ダンス負荷は、トランジスタＱ１のベースとトラ
ンジスタＱ２及びＱ３の共通エミツタの間に接続
されてこの間にバイアス電圧を加えるのである。

特に動作中、端子１００及び１０２に発生する
電圧信号は希望するバイアス電圧に等しいことは
係属中の特許出願に示した通りである。端子１０
０及び１０２の両端に発生する電圧は、トランジ
スタＱ１２及びＱ１３のベース・エミツタ接合及
び抵抗器１１４の間に現われるトランジスタＱ１
３のベース・エミツタ接合には、導通となるよう
順方向バイアスを加える。抵抗器１１４に発生す
る電圧は、抵抗器１１４とトランジスタＱ１３に
電流を流し、また抵抗器１１６とダイオード接続
トランジスタＱ１４にも電流を流す。トランジス
タＱ１２とＱ１３を整合させまたトランジスタＱ
１４とＱ１５も整合させることによつて、トラン
ジスタＱ１２とトランジスタＱ１３のコレクタ・
エミツタ路に流れる電流の不整合によるトランジ
スタＱ１２とトランジスタＱ１３とのそれぞれの
電圧降下の不整合はトランジスタＱ１４とＱ１５
の電圧降下の同様な不整合と相殺できる。トラン
ジスタＱ１５を流れるバイアス電流はI_Aに等し
く、電流の不整合が二重となるからである。従つ
て、第１インピーダンス負荷と第２インピーダン
ス負荷は常に整合しており、抵抗器１１６、トラ
ンジスタＱ１４及びＱ１５にわたつて発生する電
圧は必要なバイアス電圧に等しい。この電圧の温
度によつて変化する程度は、トランジスタＱ１及
びＱ２のベース・エミツタ接合の電圧降下による
電圧―温度関数と一致する。さらにトランジスタ
Ｑ１５をエミツタホロアとして接続してトランジ
スタＱ２及びＱ３のエミツタに対する電流利得を
β（トランジスタＱ１５の電流利得）プラス１と
して、トランジスタＱ２及びＱ３のエミツタから
大きな電流を引出して、２つのトランジスタによ
る鏡像電流により大きな電流能力を得るものとす
る。第２図に示したトランジスタＱ８を削除した
ため、トランジスタＱ９のコレクタと端子１０２
との間に必要な電圧降下を与えるためにダイオー
ドD₁を使用した。

この発明によつて多くの利点が実現できる。第
３図から第５図までに示した通りトランジスタＱ
２をダイオードとして接続することによつて増幅
器１０を各帰還ループによる伝送は利得１に制限
するので、第１図の実施例のように正極性信号の
整流における無制限伝送による安定度問題を除く
ことができる。されに第５図に示すバイアス信号
発生器を使用することによつて、抵抗器１１６を
通してバイアス信号発生器を接続し、特にIC化
をはかる上で第２図実施例に改良を加えた。なお
第５図に示す整流装置の増幅器は、第２図に示し
たものより迅速に動作する。

上記の装置に対してこの発明に含まれる範囲を
逸脱しない限りある程度の変更は可能であり、上
記の記述又は添付図面に示したすべての内容は、
一例であつて本発明はこれに制限されるものでは
ない。

【図面の簡単な説明】

第１図は米国特許第4097767号に開示された従
来の演算整流装置の回路図、第２図は係属中の米
国特許出願に開示されたバイアス信号発生器の回
路図、第３図は本発明による電流モード演算整流
装置の実施例の回路図、第４図は本発明による電
流モード演算整流装置の別の実施例の回路図、第
５図は本発明によるバイアス信号発生器を第４図
の整流装置に用いた実施例の回路図である。

Claims (1)

1. 【特許請求の範囲】 １ 入力端子に加えられる交流電流入力信号を整
   流する整流装置であつて、 前記整流装置の入力端子に接続された一つの反
   転入力端子と一つの出力端子をもつ増幅器段と、 前記整流装置の入力端子と出力端子との間に接
   続された第１のトランジスタを有する第１の伝送
   路であつて、前記第１トランジスタのベースは前
   記増幅器段の出力に接続され、エミツタとコレク
   タは前記整流装置の入力端子と出力端子間に接続
   され、前記トランジスタは、前記入力信号が第１
   の極性のとききだけ第１の電流を前記第１伝送路
   に沿つて前記整流装置の入力端子と出力端子間に
   流すよう前記増幅器段の出力信号によつて制御さ
   れるようにされた前記第１伝送路と、 エミツタとコレクタが前記増幅器段の反転入力
   端子と出力端子間に接続された第２のトランジス
   タと、エミツタとコレクタが前記増幅器段の出力
   端子と前記整流装置の出力端子との間に接続され
   た第３のトランジスタを有する第２の伝送路であ
   つて、前記第２及び第３トランジスタは、前記入
   力信号が前記第１極性と逆の極性のときだけ、第
   ２の電流を前記第２伝送路に沿つて前記増幅器段
   の反転入力端子と出力端子間に流しかつ前記第２
   電流と逆極性でほぼ同一の値を有する反転電流を
   同時に前記第２伝送路に沿つて前記整流装置の出
   力端子と前記増幅器段の出力端子間に流すよう前
   記増幅器段の出力信号によつて制御されるように
   された前記第２伝送路とを備え、 前記第１及び第２トランジスタは前記第１及び
   第２電流の電流利得が最大１になるよう接続され
   たされた前記整流装置において、 更に、前記第１トランジスタＱ１のベースと前
   記増幅器段１０の出力端子２０との間に接続され
   ると共に前記第２及び第３トランジスタＱ２，Ｑ
   ３のエミツタ間に接続されたバイアス発生器１９
   を備え、 前記バイアス発生器は、第１の抵抗手段（114）
   を有する第１のインピーダンス負荷（Ｑ１２，Ｑ
   １３，Ｑ１４）と、前記整流装置に結合され、前
   記第１抵抗手段（114）に結合された第２抵抗手
   段（116）を有する第２インピーダンス負荷（Ｑ
   １４，Ｑ１５，１１６）と、前記第１抵抗手段に
   電流が発生すると該電流に応答して前記第２抵抗
   手段に電流を発生しかつ前記第２インピーダンス
   負荷にバイアス電圧を発生させるよう前記第１イ
   ンピーダンス負荷に電圧を発生させる電圧発生手
   段（D1、Q4、Q5、Q6、Q7、Q9、Q12、104、
   106、108、110、112）とを有し、 前記電圧発生手段は、前記第１インピーダンス
   負荷に発生する電圧レベルを設定する電圧レベル
   設定手段を有し、 前記電圧レベル設定手段は、第１の基準電圧を
   決定する手段（106、Q6、Q7）と、第２の基準
   電圧を決定する手段（104、Q4、Q5）と、前記
   第１及び第２基準電圧を比較することにより、少
   なくとも二つのトランジスタのベースエミツタ接
   合間の電圧降下の差に関連する差電圧を前記接合
   での温度変化の関数として提供する差電圧供給手
   段（112）とを有することを特徴とする前記整流
   装置。 ２ 特許請求の範囲第１項において、前記電圧レ
   ベル設定手段は更に、前記差電圧に定数Ｋを乗じ
   たものに等しい複合信号を発生する手段と、前記
   複合信号を前記第１基準信号とともに加算して前
   記第１基準電圧を形成する手段とを有することを
   特徴とする前記整流装置。 ３ 特許請求の範囲第１項又は第２項において、
   前記第１基準電圧を決定する手段は、第１の所定
   レベルを有する第１の電流源１０６と、少なくと
   も一つの半導体トランジスタのベースエミツタ接
   合間の第１の電圧降下を定めるため前記第１電流
   源から電流を導くための第１の半導体手段（Q6、
   Q7）とを有し、前記第２基準電圧を決定する手
   段は、少なくとも一つの他の半導体トランジスタ
   Ｑ４のベースエミツタ接合間の第２の電圧降下を
   定めるための第２の電流源１０４を有し、前記差
   電圧供給手段は前記第１電圧降下を前記第２電圧
   降下から差引き前記差電圧を定める差手段（112）
   を有することを特徴とする前記整流装置。 ４ 特許請求の範囲第１項から第３項までのいず
   れかにおいて、前記差手段は第１の抵抗１１２を
   有し、前記複合信号を発生する手段は前記第１抵
   抗に発生する電流が第２抵抗１１０から供給され
   るよう前記第１抵抗１１２に接続された前記第２
   抵抗を有し、前記定数Ｋは前記第２抵抗の前記第
   １抵抗に対する比で定義されることを特徴とする
   前記整流装置。 ５ 特許請求の範囲第３項において、前記第２電
   源１０４の電流I_Bは前記第１電源１０６の電流I_A
   のｎ（ｎは１以外の定数）倍であることを特徴と
   する前記整流装置。 ６ 特許請求の範囲第１項から第５項までのいず
   れかにおいて、前記第１インピーダンス負荷は、
   同様の導電性を有しV_be／I_c伝送特性が実質的に
   整合した第１及び第２のトランジスタ素子Ｑ１
   ２，Ｑ１３を更に有し、前記第２インコーダンス
   負荷は、同様の導電性を有しV_be／I_c伝送特性が
   実質的に整合した第３及び第４のトランジスタ素
   子Ｑ１４，Ｑ１５を有し、前記第２及び第３トラ
   ンジスタ素子は同様の基準電流を導くよう接続さ
   れ、前記第２トランジスタ素子Ｑ１３と前記第１
   抵抗１１４は前記第１抵抗１１４に発生した電流
   を導くよう接続され、前記第３トランジスタ素子
   Ｑ１４と前記第２抵抗１１６は前記第２抵抗に発
   生した電流を導くよう接続されていることを特徴
   とする前記整流装置。 ７ 特許請求の範囲第６項において、前記第１及
   び第２抵抗１１４，１１６は同一の抵抗値を有す
   ることを特徴とする前記電流装置。