JPH06181281A - 多層リードフレーム - Google Patents

多層リードフレーム

Info

Publication number
JPH06181281A
JPH06181281A JP4353401A JP35340192A JPH06181281A JP H06181281 A JPH06181281 A JP H06181281A JP 4353401 A JP4353401 A JP 4353401A JP 35340192 A JP35340192 A JP 35340192A JP H06181281 A JPH06181281 A JP H06181281A
Authority
JP
Japan
Prior art keywords
layer
power supply
lead frame
ground
ground layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4353401A
Other languages
English (en)
Inventor
Toshiichi Takenouchi
敏一 竹之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP4353401A priority Critical patent/JPH06181281A/ja
Publication of JPH06181281A publication Critical patent/JPH06181281A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 安定したかつ十分な容量のデカップリングコ
ンデンサを形成できる多層リードフレームを提供する。 【構成】 信号層、電源層、接地層を信号層のインナー
リードに重ねて絶縁層を介して積層してなる多層リード
フレームにおいて、前記電源層12と接地層14の絶縁
層18を介して重なっている部位に設けられた透孔20
内に電源層12と接地層14間のデカップリングコンデ
ンサをなすチップコンデンサ22が配設されていること
を特徴としている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層リードフレームに関
する。
【0002】
【従来の技術】図8に示すように、信号層10、電源層
12、接地層14を絶縁シート16、18を介して3層
構造に積層した多層リードフレームが知られている。な
お図示しないが電源層12、接地層14は信号層10中
の所定のリードに接続されている。この多層リードフレ
ームによれば、電源、接地の各層を別途設けることによ
り多ピン化が図れるのみならず、パッケージ内に信号層
10と別に面積の大きな電源層12と接地層14をもっ
ているため、信号層10に対してはストリップ・ライン
としてクロストークを抑えられるうえ、電源系に対して
はインダクタンスが低いため電源ノイズを小さくできる
利点がある。
【0003】
【発明が解決しようとする課題】ところで電源ノイズを
小さくするには、電源層12と接地層14との間にデカ
ップリングコンデンサを形成するのがよい。そのために
従来においては電源層12と接地層14の間を誘電率の
大きな絶縁シート18を介して積層するようにしてお
り、電源層12と接地層14との重なっている部位にデ
カップリングコンデンサが形成されるようにしている。
しかしながら絶縁シート18を層表面にPVD法やCV
D法等の気相成長方法、またはスパッタリング等により
薄膜状に被着してデカップリングコンデンサを形成した
場合、コンデンサのもつ容量を正確に調整して設けるこ
とが困難であった。また高誘電体セラミックスをスパッ
タリングなどにより層表面に薄膜状に形成することも検
討したが、コストが高くなるという問題点がある。
【0004】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、安定し
たかつ十分な容量のデカップリングコンデンサを形成で
きる多層リードフレームを提供するにある。
【0005】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、信号層、電源
層、接地層を信号層のインナーリードに重ねて絶縁層を
介して積層してなる多層リードフレームにおいて、前記
電源層と接地層の絶縁層を介して重なっている部位に設
けられた透孔内に電源層と接地層間のデカップリングコ
ンデンサをなすチップコンデンサが配設されていること
を特徴としている。前記チップコンデンサを電源層、絶
縁層、接地層に亙って設けられた前記透孔内に配置し、
電源層、接地層に導電性接着材により電極を電気的に導
通して固定するようにするとよい。前記チップコンデン
サを電源層と接地層のうち外側の層と絶縁層に亙って設
けられた前記透孔内に配置し、内側の層に対しては、多
数の小孔を有し該小孔内にテープ表裏に若干突出する金
属導体が埋め込まれた熱可塑性の接着テープを介して該
接着テープにより熱圧着し、かつ前記金属導体により電
極を電気的に導通すると共に、外側の層に対しては導電
性接着材により電極を電気的に導通して固定するように
できる。前記チップコンデンサを電源層と接地層との間
の絶縁シートに設けられた前記透孔内に配置し、電源
層、接地層に対して、多数の小孔を有し該小孔内にテー
プ表裏に若干突出する金属導体が埋め込まれた熱可塑性
の絶縁テープを介して該絶縁テープにより熱圧着し、か
つ前記金属導体により電極を電気的に導通させるように
することができる。
【0006】
【作用】本発明に係る多層リードフレームによれば、あ
らかじめ容量が調整されているチップコンデンサを用い
るため、デカップリングコンデンサとしての容量を正確
に調整して必要な大きさに設けることができる。また電
源層、接地層間に設けた透孔内にチップコンデンサを配
設しているので、特別なスペースも要さず、デカップリ
ングコンデンサを内蔵する多層リードフレームを提供で
きる。さらに熱可塑性接着テープを用いてチップコンデ
ンサを固定するときは、容易に固定が行え、またはんだ
等の流れやすい導電性接着材を用いる場合のような電極
間のショートを防止し得る。
【0007】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は第1の実施例を示す。多
層リードフレームの基本的構成は従来と同じであり、信
号層10、電源層、12、接地層14が絶縁シート1
6、18を介して3層に積層して形成されている。接地
層14、絶縁シート18、電源層12の重なっている部
位には、図2にも示すように、封止樹脂との密着性を向
上させるために封止樹脂が入り込める多数の透孔20が
形成されている。この透孔20のうち任意の透孔20に
図3に示すようなチップコンデンサ22が配設されてい
る。24、26はチップコンデンサの電極である。チッ
プコンデンサ22は誘電体にチタン酸バリウム等の高誘
電体のものが用いられ、小型でかつ容量の大きなものが
使用できる。チップコンデンサ22は前記透孔20内に
挿入されると共に、電極24、26が導電性接着材28
により各々電源層12、接地層14に電気的に導通さ
れ、かつ固定される。
【0008】本実施例は上記のように構成されている。
本実施例では、あらかじめ容量が調整されているチップ
コンデンサ22を用いるため、デカップリングコンデン
サとしての容量を正確に調整して必要な大きさに設ける
ことができる。例えば直径が1mmのチップコンデンサ
の容量は約200pF、2mmでは900pF、3mm
では2000pF、4mmでは3000pF、5mmで
は5000pF程度であるので、デカップリングコンデ
ンサとして要求される10000pFの容量を達成する
にはチップコンデンサのそれぞれの径に応じて所要の個
数のチップコンデンサ22を使用すればよい。また本実
施例では封止樹脂が入り込む透孔20を利用してチップ
コンデンサ22を配設しているので、特別なスペースも
要さず、デカップリングコンデンサを内蔵する多層リー
ドフレームを提供できる。
【0009】図4は第2の実施例を示す。本実施例では
図5、あるいは図6に示すようなビア付き熱可塑性接着
テープ30を用いている。この熱可塑性接着テープ30
は、ポリイミド等の熱可塑性接着フィルムからなる基材
31に多数の小孔32が形成され、この小孔32に基材
31の表裏面に若干突出するように金等の金属導体33
(ビア)が埋め込まれてなる。なお図6に示すものでは
金属導体のニッケル表面に金めっきを施したものが用い
られている。本実施例では電源層12には透孔を設け
ず、絶縁シート18、接地層14に前記透孔20を設け
ている。そしてこの透孔20内にチップコンデンサ22
を配置すると共に、電極24と電源層12との間は前記
の熱可塑性接着テープ30を用いて固定し、電極26と
接地層14との間は前記実施例と同様に導電性接着材2
8を用いて電気的に導通をとり、かつ固定している。熱
可塑性接着テープ30は加熱、加圧されることにより図
4から明確なように、基材31が軟化して電源層12、
電極24に接触するようになり、冷却されると接着力が
増して両者を接着する。同時に金属導体33が電源層1
2、電極24に当接し両者間の電気的導通がとられる。
本実施例では、透孔22の内底面側の電源層12と電極
24との間の固定を熱可塑性接着テープ30を用いてい
るので、容易に両者間の固定が行え、またはんだ等の流
れやすい導電性接着材を用いる場合のような電極間のシ
ョートを防止し得る。
【0010】図7は第3の実施例を示す。本実施例では
電極26と接地層14との間の固定も上記の熱可塑性接
着シート30を用いて行っている。すなわち、透孔20
は絶縁シート18のみに設け、多層リードフレームの組
立工程においてこの透孔20内にチップコンデンサ22
を配置して、信号層10、電源層12、接地層14を絶
縁シート16、18を挟んで重ね合わせ、加熱、加圧し
て各層間を絶縁シート16、18により熱圧着すると共
に、チップコンデンサ22も熱可塑性接着テープ30に
より電源層12、接地層14とに熱圧着し、さらに両電
極を電源層12、接地層14に電気的に導通させるよう
にしている。本実施例では、導電性接着材の流れだしは
全くないと同時に、各層10、12、14の加熱加圧工
程と同時にチップコンデンサ22の固定も行える。上記
各実施例では信号層10、電源層12、接地層14の順
に積層したが、信号層10、接地層14、電源層12の
順に積層し、この接地層14と電源層12との間に前記
と同様にしてデカップリングコンデンサを形成するよう
にしてもよい。
【0011】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【0012】
【発明の効果】本発明に係る多層リードフレームによれ
ば、あらかじめ容量が調整されているチップコンデンサ
を用いるため、デカップリングコンデンサとしての容量
を正確に調整して設けることができる。また電源層、接
地層間に設けた透孔内にチップコンデンサを配設してい
るので、特別なスペースも要さず、デカップリングコン
デンサを内蔵する多層リードフレームを提供できる。さ
らに熱可塑性接着テープを用いてチップコンデンサを固
定するときは、容易に固定が行え、またはんだ等の流れ
やすい導電性接着材を用いる場合のような電極間のショ
ートを防止し得る。
【図面の簡単な説明】
【図1】第1の実施例を示した部分断面図である。
【図2】第1の実施例の多層リードフレームの底面図で
ある。
【図3】チップコンデンサの斜視図である。
【図4】第2の実施例を示す部分断面図である。
【図5】熱可塑性接着テープの断面図である。
【図6】熱可塑性接着テープの断面図である。
【図7】第3の実施例を示す断面図である。
【図8】従来の多層リードフレームを示す斜視図であ
る。
【符号の説明】
10 信号層 12 電源層 14 接地層 16 絶縁シート 18 絶縁シート 20 透孔 22 チップコンデンサ 24 電極 26 電極 28 導電性接着材 30 熱可塑性接着テープ 33 金属導体

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 信号層、電源層、接地層を信号層のイン
    ナーリードに重ねて絶縁層を介して積層してなる多層リ
    ードフレームにおいて、 前記電源層と接地層の絶縁層を介して重なっている部位
    に設けられた透孔内に電源層と接地層間のデカップリン
    グコンデンサをなすチップコンデンサが配設されている
    ことを特徴とする多層リードフレーム。
  2. 【請求項2】 前記チップコンデンサは電源層、絶縁
    層、接地層に亙って設けられた前記透孔内に配置され、
    電源層、接地層に導電性接着材により電極が電気的に導
    通されて固定されていることを特徴とする請求項1記載
    の多層リードフレーム。
  3. 【請求項3】 前記チップコンデンサは電源層と接地層
    のうち外側の層と絶縁層に亙って設けられた前記透孔内
    に配置され、内側の層に対しては、多数の小孔を有し該
    小孔内にテープ表裏に若干突出する金属導体が埋め込ま
    れた熱可塑性の接着テープを介して該接着テープにより
    熱圧着され、かつ前記金属導体により電極が電気的に導
    通されていると共に、外側の層に対しては導電性接着材
    により電極が電気的に導通されて固定されていることを
    特徴とする請求項1記載の多層リードフレーム。
  4. 【請求項4】 前記チップコンデンサは電源層と接地層
    との間の絶縁シートに設けられた前記透孔内に配置さ
    れ、電源層、接地層に対して、多数の小孔を有し該小孔
    内にテープ表裏に若干突出する金属導体が埋め込まれた
    熱可塑性の絶縁テープを介して該絶縁テープにより熱圧
    着され、かつ前記金属導体により電極が電気的に導通さ
    れていることを特徴とする請求項1記載の多層リードフ
    レーム。
JP4353401A 1992-12-11 1992-12-11 多層リードフレーム Pending JPH06181281A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4353401A JPH06181281A (ja) 1992-12-11 1992-12-11 多層リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4353401A JPH06181281A (ja) 1992-12-11 1992-12-11 多層リードフレーム

Publications (1)

Publication Number Publication Date
JPH06181281A true JPH06181281A (ja) 1994-06-28

Family

ID=18430593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4353401A Pending JPH06181281A (ja) 1992-12-11 1992-12-11 多層リードフレーム

Country Status (1)

Country Link
JP (1) JPH06181281A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771146B1 (ko) * 2006-11-30 2007-10-29 한국과학기술원 단층 커패시터를 이용하는 시스템 인 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771146B1 (ko) * 2006-11-30 2007-10-29 한국과학기술원 단층 커패시터를 이용하는 시스템 인 패키지

Similar Documents

Publication Publication Date Title
JPS6037610A (ja) 容量性多層導体バーおよびその製造法
JPS61108160A (ja) コンデンサ内蔵型半導体装置及びその製造方法
US4748537A (en) Decoupling capacitor and method of formation thereof
JPH06243729A (ja) 平面状フレックス回路
JP2966067B2 (ja) 多層リードフレーム
US6357106B1 (en) Method for mounting parts and making an IC card
JP3051569B2 (ja) 多層リードフレーム
JPS59203305A (ja) ハイキヤパシタンス積層母線
JPH06334105A (ja) 多層リードフレーム
JPH06181281A (ja) 多層リードフレーム
JP3252635B2 (ja) 積層電子部品
JP2587851Y2 (ja) 積層コンデンサ
JP3156655B2 (ja) 電気二重層コンデンサ及びその製造方法
JPH065771A (ja) 多層リードフレーム及び半導体装置
JP4413305B2 (ja) Icカード
KR101145231B1 (ko) 압전 발음기
KR100366114B1 (ko) 반도체장치와그의제조방법
JPH077125A (ja) 多層リードフレーム
JPH05160334A (ja) 多層リードフレーム及びこれに用いるコンデンサー部品並びに半導体装置
JPH07161583A (ja) 積層型電子部品
JPS6340824Y2 (ja)
JP2570968B2 (ja) 半導体装置用リードフレーム
JPH0224264Y2 (ja)
JPH0628954Y2 (ja) 超音波モータ
JPH06310649A (ja) リードフレーム及びこれを用いた半導体装置並びにリードフレームの製造方法