JPS6340824Y2 - - Google Patents
Info
- Publication number
- JPS6340824Y2 JPS6340824Y2 JP11282987U JP11282987U JPS6340824Y2 JP S6340824 Y2 JPS6340824 Y2 JP S6340824Y2 JP 11282987 U JP11282987 U JP 11282987U JP 11282987 U JP11282987 U JP 11282987U JP S6340824 Y2 JPS6340824 Y2 JP S6340824Y2
- Authority
- JP
- Japan
- Prior art keywords
- strip
- width
- high dielectric
- conductor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 45
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 18
- 125000006850 spacer group Chemical group 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 16
- 239000000853 adhesive Substances 0.000 description 15
- 230000001070 adhesive effect Effects 0.000 description 15
- 239000006071 cream Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011247 coating layer Substances 0.000 description 6
- 239000000843 powder Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Insulated Conductors (AREA)
Description
【考案の詳細な説明】
本考案は、絶縁材と帯状導体とを交互に積層成
形した回路基板用積層母線内に高誘電体チツプか
らなるコンデンサを直接埋設するようにし殊に作
業性の良好なコンデンサ内蔵型積層母線に関す
る。
形した回路基板用積層母線内に高誘電体チツプか
らなるコンデンサを直接埋設するようにし殊に作
業性の良好なコンデンサ内蔵型積層母線に関す
る。
I.C等の大規模集積化並びに回路基板に対する
これら電子部品の高密度実装化に伴ない、これに
より構成される電子回路への電源給配電路及び信
号電路は、高周波ノイズ等からの悪影響を受ける
ことの無いように低いインダクタンスと高い分布
容量を持つ低特性インピーダンスを備えるような
ものが強く要望されるようになつて来た。積層母
線は、その導体間に誘電率の良好なフイルム状の
絶縁材を介在せしめる構造を持つ点で斯かる電源
給配電路若しくは信号電路に適用して最適と云え
るものではあるが、介装すべき絶縁材として通常
使用される誘電材料では得られる分布容量に限度
がある。そこで、この間の問題を解決する一便法
として、上記介在絶縁材に特殊な高誘電材料を使
用するような試みもなさえているが、これは主に
コスト的な面で実用に供し難いものがある。
これら電子部品の高密度実装化に伴ない、これに
より構成される電子回路への電源給配電路及び信
号電路は、高周波ノイズ等からの悪影響を受ける
ことの無いように低いインダクタンスと高い分布
容量を持つ低特性インピーダンスを備えるような
ものが強く要望されるようになつて来た。積層母
線は、その導体間に誘電率の良好なフイルム状の
絶縁材を介在せしめる構造を持つ点で斯かる電源
給配電路若しくは信号電路に適用して最適と云え
るものではあるが、介装すべき絶縁材として通常
使用される誘電材料では得られる分布容量に限度
がある。そこで、この間の問題を解決する一便法
として、上記介在絶縁材に特殊な高誘電材料を使
用するような試みもなさえているが、これは主に
コスト的な面で実用に供し難いものがある。
本考案は、電子回路の電源システムに用いられ
るこの種の積層母線内に多数の高誘電体チツプか
らなるコンデンサを直接的に組入れることによ
り、極めて良好な電源システムを設計可能な回路
基板用コンデンサ内蔵型積層母線、殊には製品の
低コスト化を達成可能な高い作業性をもつ新規な
回路基板用コンデンサ内蔵型積層母線を提供する
ものである。
るこの種の積層母線内に多数の高誘電体チツプか
らなるコンデンサを直接的に組入れることによ
り、極めて良好な電源システムを設計可能な回路
基板用コンデンサ内蔵型積層母線、殊には製品の
低コスト化を達成可能な高い作業性をもつ新規な
回路基板用コンデンサ内蔵型積層母線を提供する
ものである。
本考案のコンデンサ内蔵型積層母線は、絶縁性
接着材を介して帯状導体間に介装すべき高誘電体
チツプの形状を層間絶縁材および帯導体の幅と同
等かまたはそれより大きな幅となるように形成す
る。該チツプ幅が帯状導体および層間絶縁材と同
幅である場合には、該導体および絶縁材の長手方
向の側縁に切欠部分を適宜形成するかまたは高誘
電体チツプが位置する領域に適数個の孔を設け、
斯かる切欠部分または孔に半田若しくは半田クリ
ームの如き導電性部材を付着させることにより該
チツプの両面とそれに隣接する帯状導体との接合
処理を簡便に行なえるようになる。また、高誘電
体チツプの幅が層間絶縁材および帯状導体の幅よ
り大きい場合には、該チツプの突出部分で上記の
如き接合処理を容易に行なえるもので、いずれに
しても上記チツプとこれを挟むように実質的に配
置される帯状導体とで形成される平板状のコンデ
ンサに対する組立作業性が著しく高められるもの
である。ここで、高誘電体チツプとしては例えば
薄いセラミツク板を適用することが出来るが、こ
のような部材は一般的にもろく割れ易い資質であ
る為、組立て時等の作業に際しては慎重な取扱い
を要するが、本考案の上記の如きチツプ形態を採
用することにより、その組立て並びに帯状導体間
との電気的接続処理等の作業性は良好であつて、
特性の優れたコンデンサ内蔵型積層母線を得るこ
とができる。
接着材を介して帯状導体間に介装すべき高誘電体
チツプの形状を層間絶縁材および帯導体の幅と同
等かまたはそれより大きな幅となるように形成す
る。該チツプ幅が帯状導体および層間絶縁材と同
幅である場合には、該導体および絶縁材の長手方
向の側縁に切欠部分を適宜形成するかまたは高誘
電体チツプが位置する領域に適数個の孔を設け、
斯かる切欠部分または孔に半田若しくは半田クリ
ームの如き導電性部材を付着させることにより該
チツプの両面とそれに隣接する帯状導体との接合
処理を簡便に行なえるようになる。また、高誘電
体チツプの幅が層間絶縁材および帯状導体の幅よ
り大きい場合には、該チツプの突出部分で上記の
如き接合処理を容易に行なえるもので、いずれに
しても上記チツプとこれを挟むように実質的に配
置される帯状導体とで形成される平板状のコンデ
ンサに対する組立作業性が著しく高められるもの
である。ここで、高誘電体チツプとしては例えば
薄いセラミツク板を適用することが出来るが、こ
のような部材は一般的にもろく割れ易い資質であ
る為、組立て時等の作業に際しては慎重な取扱い
を要するが、本考案の上記の如きチツプ形態を採
用することにより、その組立て並びに帯状導体間
との電気的接続処理等の作業性は良好であつて、
特性の優れたコンデンサ内蔵型積層母線を得るこ
とができる。
上記特徴に加え、本考案のコンデンサ内蔵型積
層母線を製造する場合には、前記高誘電体チツプ
をスペーサを介在させるかまたはさせないで多数
個のそれを予めリリースペーパー付きのテープ状
層間絶縁用接着材で挟み込んで実質的に高い誘電
率を備えた層間部材として簡便に形成可能であ
る。次いで、リリースペーパーを剥ぎ取つて帯状
導体をそれぞれ上記チツプの両面側に接着した段
階で斯かる積層体の外装を樹脂コーテイング処理
に付し高能率で製品の生産性をを向上させ得る。
層母線を製造する場合には、前記高誘電体チツプ
をスペーサを介在させるかまたはさせないで多数
個のそれを予めリリースペーパー付きのテープ状
層間絶縁用接着材で挟み込んで実質的に高い誘電
率を備えた層間部材として簡便に形成可能であ
る。次いで、リリースペーパーを剥ぎ取つて帯状
導体をそれぞれ上記チツプの両面側に接着した段
階で斯かる積層体の外装を樹脂コーテイング処理
に付し高能率で製品の生産性をを向上させ得る。
以下、図面に示す実施例に従つて本考案を更に
詳細に説明する。
詳細に説明する。
第1図〜第4図は、本考案の一方のコンデンサ
内蔵型積層母線の実施例を図解したもので、高誘
電体チツプの幅を帯状導体の幅より大きくしたも
のを適用する点に大きな特徴がある。すなわち、
第1図および第2図において、1および2は銅板
からなる帯状の導体で、それらの各長手方向の一
方側には回路基板に実装する為の多数の端子1
A,2Aが適宜のピツチ及び必要なオフセツトを
備えるべく形成されている。これら両導体1およ
び2の間には高誘電体チツプとしてのセラミツク
板3と絶縁スペーサ4とを交互に多少の間隙を設
けるかまたは設けずに絶縁性接着材5を用いて介
装結着させるものである。この場合、少なくとも
セラミツク板3は導体1,2の幅より大きな幅を
備えるように形成し、帯状導体1,2の長手方向
上端縁に突き出たそれぞれのセラミツク板3の両
面部分に半田または半田クリーム6を付着して各
帯状導体1,2の上端縁とセラミツク板3の上端
部における各面とを個別に結合するようにする。
両帯状導体1,2はこのようにその間にスペーサ
4とセラミツク板6とを介在させるから、各端子
1A,2Aは回路基板に対する実装時に支障を与
えないように第2図の如くそれらの基部で一線に
並ぶように曲げるのが好ましい。7は斯かる積層
体の外装に形成した絶縁性コーテイング層を示
す。コーテイング層7の形成は、端子1A,2A
を保持しながらポリエステル樹脂、ブタジエル樹
脂、アクリル樹脂或いはエポキシ樹脂等の資質か
らなる絶縁性粉体樹脂に臨ませ、端子1A,2A
部分を除いた積層体の外周部位にこの粉体樹脂を
一様に付着させた後、加熱して該粉体樹脂の溶融
固着化を行なつて絶縁性コーテイング層7を高能
率で形成可能である。
内蔵型積層母線の実施例を図解したもので、高誘
電体チツプの幅を帯状導体の幅より大きくしたも
のを適用する点に大きな特徴がある。すなわち、
第1図および第2図において、1および2は銅板
からなる帯状の導体で、それらの各長手方向の一
方側には回路基板に実装する為の多数の端子1
A,2Aが適宜のピツチ及び必要なオフセツトを
備えるべく形成されている。これら両導体1およ
び2の間には高誘電体チツプとしてのセラミツク
板3と絶縁スペーサ4とを交互に多少の間隙を設
けるかまたは設けずに絶縁性接着材5を用いて介
装結着させるものである。この場合、少なくとも
セラミツク板3は導体1,2の幅より大きな幅を
備えるように形成し、帯状導体1,2の長手方向
上端縁に突き出たそれぞれのセラミツク板3の両
面部分に半田または半田クリーム6を付着して各
帯状導体1,2の上端縁とセラミツク板3の上端
部における各面とを個別に結合するようにする。
両帯状導体1,2はこのようにその間にスペーサ
4とセラミツク板6とを介在させるから、各端子
1A,2Aは回路基板に対する実装時に支障を与
えないように第2図の如くそれらの基部で一線に
並ぶように曲げるのが好ましい。7は斯かる積層
体の外装に形成した絶縁性コーテイング層を示
す。コーテイング層7の形成は、端子1A,2A
を保持しながらポリエステル樹脂、ブタジエル樹
脂、アクリル樹脂或いはエポキシ樹脂等の資質か
らなる絶縁性粉体樹脂に臨ませ、端子1A,2A
部分を除いた積層体の外周部位にこの粉体樹脂を
一様に付着させた後、加熱して該粉体樹脂の溶融
固着化を行なつて絶縁性コーテイング層7を高能
率で形成可能である。
セラミツク板3はもろく割れ易い性質である
為、本考案では、第3図の如く、リリースペーパ
ー8を有する二枚のテープ状絶縁性接着材5でセ
ラミツク板3および絶縁性スペーサ4を両面から
単に挟み込むように構成した。このような手法は
第4図に概念的に示した工程図から明らかなとお
り、各工程の作業性を著しく簡便化でき、作業能
率の向上を図れる。絶縁性スペーサ4はこの実施
例に従えばセラミツク板3と交互に配列するよう
にしているが、該スペーサ4の大きさを変更する
か若しくはこのスペーサ4を使用せずセラミツク
板3のみを介装することなどによつて、所望の分
布容量を形成可能である。
為、本考案では、第3図の如く、リリースペーパ
ー8を有する二枚のテープ状絶縁性接着材5でセ
ラミツク板3および絶縁性スペーサ4を両面から
単に挟み込むように構成した。このような手法は
第4図に概念的に示した工程図から明らかなとお
り、各工程の作業性を著しく簡便化でき、作業能
率の向上を図れる。絶縁性スペーサ4はこの実施
例に従えばセラミツク板3と交互に配列するよう
にしているが、該スペーサ4の大きさを変更する
か若しくはこのスペーサ4を使用せずセラミツク
板3のみを介装することなどによつて、所望の分
布容量を形成可能である。
すなわち、第4図1に示すように、帯状導体
1,2の幅および長さに合致したリリースペーパ
ー8を有するテーパ状の絶縁性接着材5を予め多
数用意し、同図2の如く、それらの一枚づつにセ
ラミツク板3と絶縁性スペーサ4とを交互に貼り
付ける。この場合、セラミツク板3とスペーサ4
との相互間に僅かの間隙が出来るように配列し、
後工程で行なうキユアリング時に生じる接着材5
の熱収縮を吸収し得るように対処するのが好まし
い。次いで、それらの上面に同図3のように他の
リリースペーパー8付きの接着材5を貼り合わせ
ると第3図に示すような状態を得ることができ
る。リリースペーパー8はこの間の工程で各接着
材5の他面にゴミ、油などの異物の付着する虞を
防止すると共に上記貼り合わせ作業を容易化する
ものである。上記のセラミツク板3、スペーサ4
および接着材5の貼り合わせ作業は、各部材を第
1図〜第3図の配置形態を取るように適当な治具
等の併用による手作業或いは自動的な貼り合わせ
処理を行なうことが可能である。このような貼り
合わせ処理を了えた段階で一方面のリリースペー
パー8を剥ぎ取つて露出した接着材5の面に同図
4のとおり一方の帯状導体1を接合し、同図5の
如く、同様に他方面のリリースペーパー8の剥ぎ
取りと他の帯状導体2の接合処理を行ない、爾
後、この積層体を強固に接合させる為に加熱プレ
スに挿入して加圧加熱しながらキユアリング処理
に付す。このような積層体に対する一体化工程の
後に、第1図および第2図に示した如く、それぞ
れ突出したセラミツク板3の上端部分において隣
接する各導体1,2の上端縁との電気的接続を行
なう為に半田または半田クリーム6の付着処理を
施すこととなる。最後に、同図6のように積層体
の外装として粉体絶縁樹脂による既述の如きコー
テイング層7を形成して製品を高能率で製造する
ことが出来る。
1,2の幅および長さに合致したリリースペーパ
ー8を有するテーパ状の絶縁性接着材5を予め多
数用意し、同図2の如く、それらの一枚づつにセ
ラミツク板3と絶縁性スペーサ4とを交互に貼り
付ける。この場合、セラミツク板3とスペーサ4
との相互間に僅かの間隙が出来るように配列し、
後工程で行なうキユアリング時に生じる接着材5
の熱収縮を吸収し得るように対処するのが好まし
い。次いで、それらの上面に同図3のように他の
リリースペーパー8付きの接着材5を貼り合わせ
ると第3図に示すような状態を得ることができ
る。リリースペーパー8はこの間の工程で各接着
材5の他面にゴミ、油などの異物の付着する虞を
防止すると共に上記貼り合わせ作業を容易化する
ものである。上記のセラミツク板3、スペーサ4
および接着材5の貼り合わせ作業は、各部材を第
1図〜第3図の配置形態を取るように適当な治具
等の併用による手作業或いは自動的な貼り合わせ
処理を行なうことが可能である。このような貼り
合わせ処理を了えた段階で一方面のリリースペー
パー8を剥ぎ取つて露出した接着材5の面に同図
4のとおり一方の帯状導体1を接合し、同図5の
如く、同様に他方面のリリースペーパー8の剥ぎ
取りと他の帯状導体2の接合処理を行ない、爾
後、この積層体を強固に接合させる為に加熱プレ
スに挿入して加圧加熱しながらキユアリング処理
に付す。このような積層体に対する一体化工程の
後に、第1図および第2図に示した如く、それぞ
れ突出したセラミツク板3の上端部分において隣
接する各導体1,2の上端縁との電気的接続を行
なう為に半田または半田クリーム6の付着処理を
施すこととなる。最後に、同図6のように積層体
の外装として粉体絶縁樹脂による既述の如きコー
テイング層7を形成して製品を高能率で製造する
ことが出来る。
上記実施例において、高誘電体チツプとしての
セラミツク板3の幅の帯状導体1,2の幅より大
きく形成してそれらの上端部分の領域でコンデン
サを構成するに必要な電気的接続処理を行なうよ
うにしたが、このような手法に代えて第5図〜第
8図の如き接続方法も極めて有利である。すなわ
ち、その第一の手法としては、第5図および第6
図に示すように、セラミツク板3Aおよびスペー
サ4Aの幅を帯状導体1,2の幅と同幅に形成
し、然もセラミツク板3Aが配列される領域の帯
状導体1,2並びに接着材5Aの例えば長手方向
の中央部分に図示のような共通の穴9を適宜数設
け、前記実施例のような各部材の貼り合わせ処理
後に穴9に半田または半田クリームの如き導電部
材10を詰め込んで各導体1,2とセラミツク板
3Aとの各対面域で導通を取ることである。ま
た、第二の手法としては、第7図および第8図の
ように、同じくセラミツク板3A、スペーサ4A
の幅を帯状導体3Aおよび接着材4Aのそれと同
幅に形成すると共に、セラミツク板3Aが配列さ
れる位置の導体1,2と接着材5Aとの上端部に
共通の切欠部11を形成してセラミツク板3Aの
上端部分を一部露出させ、次いで第1図、第2図
に示した既述の手法で半田または半田クリーム1
2を付着させて両者間の導通を図ることである。
これらの手法はいずれも実質的には前記実施例と
同一な工程で高能率に製造できるが、殊に第5図
〜第8図の構造によれば、セラミツク板3Aおよ
びスペーサ4Aの素材節約化と各部材の貼り合わ
せ処理が容易に行なえるという利点を有用する。
これらの実施例でも既述の如く、スペーサ4Aを
排してセラミツク板3Aのみにするか、或いはス
ペーサ4Aとセラミツク板3Aの長さ寸法を任意
変更するか又はそれらの厚さを変更するかそれら
いずれか一方若しくは全てを考慮に入れて仕様に
最適な分布容量を製品に具備させるように構成で
きる。
セラミツク板3の幅の帯状導体1,2の幅より大
きく形成してそれらの上端部分の領域でコンデン
サを構成するに必要な電気的接続処理を行なうよ
うにしたが、このような手法に代えて第5図〜第
8図の如き接続方法も極めて有利である。すなわ
ち、その第一の手法としては、第5図および第6
図に示すように、セラミツク板3Aおよびスペー
サ4Aの幅を帯状導体1,2の幅と同幅に形成
し、然もセラミツク板3Aが配列される領域の帯
状導体1,2並びに接着材5Aの例えば長手方向
の中央部分に図示のような共通の穴9を適宜数設
け、前記実施例のような各部材の貼り合わせ処理
後に穴9に半田または半田クリームの如き導電部
材10を詰め込んで各導体1,2とセラミツク板
3Aとの各対面域で導通を取ることである。ま
た、第二の手法としては、第7図および第8図の
ように、同じくセラミツク板3A、スペーサ4A
の幅を帯状導体3Aおよび接着材4Aのそれと同
幅に形成すると共に、セラミツク板3Aが配列さ
れる位置の導体1,2と接着材5Aとの上端部に
共通の切欠部11を形成してセラミツク板3Aの
上端部分を一部露出させ、次いで第1図、第2図
に示した既述の手法で半田または半田クリーム1
2を付着させて両者間の導通を図ることである。
これらの手法はいずれも実質的には前記実施例と
同一な工程で高能率に製造できるが、殊に第5図
〜第8図の構造によれば、セラミツク板3Aおよ
びスペーサ4Aの素材節約化と各部材の貼り合わ
せ処理が容易に行なえるという利点を有用する。
これらの実施例でも既述の如く、スペーサ4Aを
排してセラミツク板3Aのみにするか、或いはス
ペーサ4Aとセラミツク板3Aの長さ寸法を任意
変更するか又はそれらの厚さを変更するかそれら
いずれか一方若しくは全てを考慮に入れて仕様に
最適な分布容量を製品に具備させるように構成で
きる。
本考案は、以上の説明から分るとおり、セラミ
ツク板からなる高誘電体チツプを必要に応じて絶
縁性スペーサと共に予めリリースペーパー付きの
絶縁性接着材で挟み込んで実質的に一体的な高誘
電率を有する層間絶縁体を簡単に構成できるの
で、複数の高誘電体チツプの組立時に於ける作業
性を好適に高め得る。そして、個々の高誘電体チ
ツプを各帯状導体との接合処理は、帯状導体に対
する高誘電体チツプの付き出し部分か該導体に設
けた切欠又は透孔の部分に半田又は半田クリーム
の如き導電部材を付着させることにより簡便高能
率に行える。また、斯かる積層母線の外装は粉体
樹脂による絶縁コーテイング層で得られる為、外
装形成作業を高能率に達成し、製品の低コスト化
を一層高めることが出来る等、電子部品の高密度
実装に伴なう回路基板への良質な電源供給もしく
は信号授受の電路手段として非常に優れたコンデ
ンサ内蔵型積層母線を提供できる。
ツク板からなる高誘電体チツプを必要に応じて絶
縁性スペーサと共に予めリリースペーパー付きの
絶縁性接着材で挟み込んで実質的に一体的な高誘
電率を有する層間絶縁体を簡単に構成できるの
で、複数の高誘電体チツプの組立時に於ける作業
性を好適に高め得る。そして、個々の高誘電体チ
ツプを各帯状導体との接合処理は、帯状導体に対
する高誘電体チツプの付き出し部分か該導体に設
けた切欠又は透孔の部分に半田又は半田クリーム
の如き導電部材を付着させることにより簡便高能
率に行える。また、斯かる積層母線の外装は粉体
樹脂による絶縁コーテイング層で得られる為、外
装形成作業を高能率に達成し、製品の低コスト化
を一層高めることが出来る等、電子部品の高密度
実装に伴なう回路基板への良質な電源供給もしく
は信号授受の電路手段として非常に優れたコンデ
ンサ内蔵型積層母線を提供できる。
第1図は本考案の一実施例によるコンデンサ内
蔵型積層母線の概念的な部分切欠平面図、第2図
は第1図のX−X線拡大断面図、第3図は第1図
および第2図に示したセラミツク板と絶縁性スペ
ーサとをリリースペーパーを有する接着材で両面
から挟持する態様を示す部分切欠拡大斜視図、第
4図1〜6は第1図のコンデンサ内蔵型積層母線
に対する製造工程図、第5図は本考案の他の実施
例によるコンデンサ内蔵型積層母線の帯状導体と
セラミツク板との導通構造を示す部分平面図、第
6図は第5図のY−Y線拡大断面図、第7図は同
じく他の導通構造を示す部分平面図、そして第8
図は第7図のZ−Z線拡大断面図である。 1,2:帯状導体、3:セラミツク板、4:絶
縁性スペーサ、5:絶縁性接着材、6:半田また
は半田クリーム、7:絶縁性コーテイング層、
8:リリースペーパー、9:穴、10:導電部
材、11:切欠部、12:半田または半田クリー
ム。
蔵型積層母線の概念的な部分切欠平面図、第2図
は第1図のX−X線拡大断面図、第3図は第1図
および第2図に示したセラミツク板と絶縁性スペ
ーサとをリリースペーパーを有する接着材で両面
から挟持する態様を示す部分切欠拡大斜視図、第
4図1〜6は第1図のコンデンサ内蔵型積層母線
に対する製造工程図、第5図は本考案の他の実施
例によるコンデンサ内蔵型積層母線の帯状導体と
セラミツク板との導通構造を示す部分平面図、第
6図は第5図のY−Y線拡大断面図、第7図は同
じく他の導通構造を示す部分平面図、そして第8
図は第7図のZ−Z線拡大断面図である。 1,2:帯状導体、3:セラミツク板、4:絶
縁性スペーサ、5:絶縁性接着材、6:半田また
は半田クリーム、7:絶縁性コーテイング層、
8:リリースペーパー、9:穴、10:導電部
材、11:切欠部、12:半田または半田クリー
ム。
Claims (1)
- それぞれ端子を突出形成した複数の帯状導体を
それぞれ層間絶縁材を介して積層し、かつ、外装
を絶縁被覆するようにした回路基板用積層母線に
おいて、上記層間絶縁材の間に介装されかつ上記
帯状導体の幅と同幅又はそれより大きな幅を有す
る多数の平板状高誘電体チツプを設け、該高誘電
体チツプの幅が上記帯状導体の幅より大きな場合
にはこれら各高誘電体チツプの上記帯状導体に対
する付き出し部分で、また、上記高誘電体チツプ
の幅が上記帯状導体の幅と同幅の場合には該帯状
導体に設けた切欠或いは透孔の部分においてそれ
ぞれ導電性部材を設けて各高誘電体チツプと帯状
導体とを接合するように構成したことを特徴とす
るコンデンサ内蔵型積層母線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11282987U JPS6340824Y2 (ja) | 1987-07-23 | 1987-07-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11282987U JPS6340824Y2 (ja) | 1987-07-23 | 1987-07-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6345916U JPS6345916U (ja) | 1988-03-28 |
| JPS6340824Y2 true JPS6340824Y2 (ja) | 1988-10-25 |
Family
ID=30994070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11282987U Expired JPS6340824Y2 (ja) | 1987-07-23 | 1987-07-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340824Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6682894B2 (ja) * | 2016-02-10 | 2020-04-15 | 富士電機株式会社 | 絶縁ブスバー、絶縁ブスバーの製造方法及び電子機器 |
-
1987
- 1987-07-23 JP JP11282987U patent/JPS6340824Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6345916U (ja) | 1988-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4029759B2 (ja) | 多層回路基板およびその製造方法 | |
| JP2875076B2 (ja) | フレキシブル配線基板 | |
| JPS6021451B2 (ja) | コンデンサ内蔵型積層母線 | |
| JP4341588B2 (ja) | 多層基板及びその製造方法 | |
| US6545227B2 (en) | Pocket mounted chip having microstrip line | |
| EP0287681A1 (en) | Multi-layer printed circuit board and a method of fabricating the same | |
| JPS6340824Y2 (ja) | ||
| JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
| JPH0435092A (ja) | 多層配線基板およびその製造方法 | |
| TWI886784B (zh) | 雙側疊板方法 | |
| JP2001085801A (ja) | 高電流・高電圧用回路基板及びその製造方法 | |
| JP3509315B2 (ja) | 回路基板の製造方法 | |
| CN119031575B (zh) | 多层电路板、焊接结构及其制备方法 | |
| JPH0955336A (ja) | 複合電子部品 | |
| TWI886783B (zh) | 單側疊板方法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPH01289151A (ja) | 集積回路装置 | |
| JP3723991B2 (ja) | フラットケーブル及びフラットケーブルの接続方法 | |
| JPS64657Y2 (ja) | ||
| JPH08172275A (ja) | 共焼成モジュールを集積化するための層状構造 | |
| CN120072792A (zh) | 一种半导体封装基板及其制备方法 | |
| JPS5878315A (ja) | コンデンサ内蔵型積層母線 | |
| CN120456457A (zh) | 双侧叠板方法 | |
| JPS5821198Y2 (ja) | 印刷配線 | |
| JPH02297995A (ja) | 金属板付きプリント回路基板の製造方法 |