JPH06181423A - ディジタルフィルタ - Google Patents
ディジタルフィルタInfo
- Publication number
- JPH06181423A JPH06181423A JP33313092A JP33313092A JPH06181423A JP H06181423 A JPH06181423 A JP H06181423A JP 33313092 A JP33313092 A JP 33313092A JP 33313092 A JP33313092 A JP 33313092A JP H06181423 A JPH06181423 A JP H06181423A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- recursive
- time
- digital filter
- ghost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】本発明は、再帰経路に所定の演算部を有する再
帰型のディジタルフィルタに関し、入力信号が周期的で
あって各周期どうしの入力信号の相関が高い場合に再帰
経路に配置されたＦＩＲフィルタ等の遅延の影響をキャ
ンセルする。 【構成】再帰経路の途中にデータを所定時間待機させる
データ待機手段を備えた。
帰型のディジタルフィルタに関し、入力信号が周期的で
あって各周期どうしの入力信号の相関が高い場合に再帰
経路に配置されたＦＩＲフィルタ等の遅延の影響をキャ
ンセルする。 【構成】再帰経路の途中にデータを所定時間待機させる
データ待機手段を備えた。
Description
【０００１】
【産業上の利用分野】本発明は、再帰経路に所定の演算
部を有する再帰型のディジタルフィルタに関し、入力信
号が周期的であって各周期どうしの入力信号の相関が高
い場合に有効に作用するディジタルフィルタに関する。
部を有する再帰型のディジタルフィルタに関し、入力信
号が周期的であって各周期どうしの入力信号の相関が高
い場合に有効に作用するディジタルフィルタに関する。
【０００２】
【従来の技術】ディジタル信号処理において、入力信号
が周期的であり、各周期どうしの入力信号の相関が高い
場合がある。その例としては、例えば、テレビ放送にお
いて高層ビルなどの放射電波によって生じるゴースト現
象（同じ画像が互いにずれた位置に二重，三重に重なっ
て映る現象）を除去するゴーストキャンセラや、自動車
のエンジン騒音を低減させるためのノイズキャンセラ等
が挙げられる。
が周期的であり、各周期どうしの入力信号の相関が高い
場合がある。その例としては、例えば、テレビ放送にお
いて高層ビルなどの放射電波によって生じるゴースト現
象（同じ画像が互いにずれた位置に二重，三重に重なっ
て映る現象）を除去するゴーストキャンセラや、自動車
のエンジン騒音を低減させるためのノイズキャンセラ等
が挙げられる。
【０００３】ゴーストキャンセラの場合、伝送路、例え
ばテレビ局とテレビ受信機との間の電波による伝送路の
伝達関数Ｈ（ｚ）は
ばテレビ局とテレビ受信機との間の電波による伝送路の
伝達関数Ｈ（ｚ）は
【０００４】
【数１】
【０００５】ただし、（ｚ-1）は遅延演算子，ａk は係
数である。で与えられる。ここで、この伝達関数Ｈ
（ｚ）はＨ（ｚ）＝１であることが望ましいが、ゴース
トなどの影響により非零の係数ａk が発生する。図４は
従来の再帰型フィルタの一例を示した図である。このフ
ィルタには再帰経路にＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐａ
ｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタが配置されてお
り、この図４にはこのＦＩＲフィルタおけるフィルタリ
ング演算に起因する時間遅れの項をｚ-dとして明示して
ある。
数である。で与えられる。ここで、この伝達関数Ｈ
（ｚ）はＨ（ｚ）＝１であることが望ましいが、ゴース
トなどの影響により非零の係数ａk が発生する。図４は
従来の再帰型フィルタの一例を示した図である。このフ
ィルタには再帰経路にＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐａ
ｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタが配置されてお
り、この図４にはこのＦＩＲフィルタおけるフィルタリ
ング演算に起因する時間遅れの項をｚ-dとして明示して
ある。
【０００６】図５は、ＦＩＲフィルタの構成を示した回
路ブロック図である。入力信号ｕがシフトレジスタを構
成する複数のタップに順次入力され、クロックに同期し
て１つ先のタップに順送りされる。これら複数のタップ
に入力された各入力データｕは、各タップに備えられた
各乗算器に入力される。また各タップには各係数レジス
タが備えられ、これら各係数レジスタには各所定のフィ
ルタ係数ｗが格納されており、これら各係数ｗも対応す
る各乗算器に入力される。各乗算器では、クロックに同
期して、各入力信号ｕに各フィルタ係数ｗが乗算され、
その後加算器により互いに加算され、出力信号ｙ（ｎ）
として、
路ブロック図である。入力信号ｕがシフトレジスタを構
成する複数のタップに順次入力され、クロックに同期し
て１つ先のタップに順送りされる。これら複数のタップ
に入力された各入力データｕは、各タップに備えられた
各乗算器に入力される。また各タップには各係数レジス
タが備えられ、これら各係数レジスタには各所定のフィ
ルタ係数ｗが格納されており、これら各係数ｗも対応す
る各乗算器に入力される。各乗算器では、クロックに同
期して、各入力信号ｕに各フィルタ係数ｗが乗算され、
その後加算器により互いに加算され、出力信号ｙ（ｎ）
として、
【０００７】
【数２】
【０００８】が出力される。図４に戻り、再帰型フィル
タの例としてゴーストキャンセラについて説明を続行す
る。ゴーストキャンセラには、伝送路Ｈ（ｚ）の逆変換
Ｈ-1（ｚ）を、図４に示すような再帰型フィルタを含む
フィルタが用いられる。
タの例としてゴーストキャンセラについて説明を続行す
る。ゴーストキャンセラには、伝送路Ｈ（ｚ）の逆変換
Ｈ-1（ｚ）を、図４に示すような再帰型フィルタを含む
フィルタが用いられる。
【０００９】図４に示すＦＩＲフィルタのフィルタ係数
をｂk とすると、図４に示す再帰型フィルタ全体の伝達
関数Ｇ（ｚ）は、以下のように得ることができる。
をｂk とすると、図４に示す再帰型フィルタ全体の伝達
関数Ｇ（ｚ）は、以下のように得ることができる。
【００１０】
【数３】
【００１１】ここでｂk ＝−ａk の条件を満足するよう
にフィルタ係数ｂk を定めることにより、 Ｇ（ｚ）＝Ｈ-1（ｚ） …（４） となり、このゴーストキャンセラにより、（１）式にお
ける係数ａk の影響をキャンセルすることができる。
にフィルタ係数ｂk を定めることにより、 Ｇ（ｚ）＝Ｈ-1（ｚ） …（４） となり、このゴーストキャンセラにより、（１）式にお
ける係数ａk の影響をキャンセルすることができる。
【００１２】
【発明が解決しようとする課題】以上は、理想的なＦＩ
Ｒフィルタを用いた再帰型フィルタの場合であって、実
際のＦＩＲフィルタでは、タップ数が増大すると、乗算
及び加算の部分に遅延ｚ -dが生じてしまう。例えば一例
としてタップ数が約３００の場合ｄ＝８〜９程度とな
る。
Ｒフィルタを用いた再帰型フィルタの場合であって、実
際のＦＩＲフィルタでは、タップ数が増大すると、乗算
及び加算の部分に遅延ｚ -dが生じてしまう。例えば一例
としてタップ数が約３００の場合ｄ＝８〜９程度とな
る。
【００１３】このとき、再帰型フィルタの伝達関数Ｇ
（ｚ）は、上記（３）式に代わり、
（ｚ）は、上記（３）式に代わり、
【００１４】
【数４】
【００１５】と表現される。この場合ｂk ＝−ａk であ
っても、ｚ-1〜ｚ-dに対応する係数ｂ -1〜ｂ-dが存在し
ないことになる。このような場合は、そのほかの係数ｂ
1 ，ｂ 2 ，…，ｂN を調整してＧ（ｚ）をＨ-1（ｚ）に
近づけるよう、それらの係数ｂ 1 ，ｂ2 ，…，ｂN が推
定されるが、この場合、ｚに関する次数の異なる関数の
パラメータを推定することになり一般的にその推定に時
間を要することになる。またＧ（ｚ）を十分な精度でＨ
-1（ｚ）に近づけることができない場合も生じる。
っても、ｚ-1〜ｚ-dに対応する係数ｂ -1〜ｂ-dが存在し
ないことになる。このような場合は、そのほかの係数ｂ
1 ，ｂ 2 ，…，ｂN を調整してＧ（ｚ）をＨ-1（ｚ）に
近づけるよう、それらの係数ｂ 1 ，ｂ2 ，…，ｂN が推
定されるが、この場合、ｚに関する次数の異なる関数の
パラメータを推定することになり一般的にその推定に時
間を要することになる。またＧ（ｚ）を十分な精度でＨ
-1（ｚ）に近づけることができない場合も生じる。
【００１６】本発明は、上記事情に鑑み、再帰経路に配
置されたＦＩＲフィルタ等の演算部における遅延の影響
をキャンセルすることのできるディジタルフィルタを提
供することを目的とする。次にプリゴーストについて説
明する。プリゴーストとは、所望とする信号よりも前に
混入した雑音をいい、例えば直接伝送されてきた電波よ
りも山や構造物等で反射されることにより遅れて伝送さ
れてきた電波の方が強く、直接伝送された電波の方がノ
イズとして作用する場合等に生じる。
置されたＦＩＲフィルタ等の演算部における遅延の影響
をキャンセルすることのできるディジタルフィルタを提
供することを目的とする。次にプリゴーストについて説
明する。プリゴーストとは、所望とする信号よりも前に
混入した雑音をいい、例えば直接伝送されてきた電波よ
りも山や構造物等で反射されることにより遅れて伝送さ
れてきた電波の方が強く、直接伝送された電波の方がノ
イズとして作用する場合等に生じる。
【００１７】この場合、伝送路の伝達関数Ｈ（ｚ）は、
（１）式に代わり、
（１）式に代わり、
【００１８】
【数５】
【００１９】と表現される。この場合、Ｈ-1（ｚ）を実
現するためには、遅延ならぬ時間を進めてｚm （ｍ＞
０）を実現するフィルタが必要となり従来の再帰型フィ
ルタではこの実現は不可能であった。本発明は、プリゴ
ーストのような、本来の信号よりも前に混入するノイズ
をキャンセルすることも可能なディジタルフィルタを提
供することも目的の１つとするものである。
現するためには、遅延ならぬ時間を進めてｚm （ｍ＞
０）を実現するフィルタが必要となり従来の再帰型フィ
ルタではこの実現は不可能であった。本発明は、プリゴ
ーストのような、本来の信号よりも前に混入するノイズ
をキャンセルすることも可能なディジタルフィルタを提
供することも目的の１つとするものである。
【００２０】
【課題を解決するための手段】上記目的を達成する本発
明のディジタルフィルタは、時系列データが入力され該
時系列データに所定のフィルタリング処理を施して時系
列データを出力する、下流側に進んだ時系列データを所
定の演算部を介して上流側に再帰させる再帰経路を有す
るディジタルフィルタにおいて、上記再帰経路の途中に
データを所定時間待機させるデータ待機手段を備えたこ
とを特徴とするものである。
明のディジタルフィルタは、時系列データが入力され該
時系列データに所定のフィルタリング処理を施して時系
列データを出力する、下流側に進んだ時系列データを所
定の演算部を介して上流側に再帰させる再帰経路を有す
るディジタルフィルタにおいて、上記再帰経路の途中に
データを所定時間待機させるデータ待機手段を備えたこ
とを特徴とするものである。
【００２１】上記本発明のディジタルフィルタは、入力
信号が周期的であって各周期の信号パターンの相関が強
いほど有効であって、したがってこのような用途に用い
られるものである。上記「所定時間」としては、典型的
には上記演算部による遅延と合計して１周期分だけ遅延
される時間が選ばれる。ただし上記演算部として例えば
ＦＩＲフィルタを用いた場合のそのＦＩＲフィルタのタ
ップが多少無駄になること等を許容すれば、１周期分の
遅延よりも多少短い時間だけ遅延されるように遅延時間
を設定してもよい。またいわゆるプレゴーストのよう
に、所望とする信号よりも以前にノイズが入力する場合
は、上記「所定時間」は、上記演算部による遅延と合計
したときに、１周期分よりも、ノイズと所望とする信号
との時間差の分だけ短い時間を選択するとよい。
信号が周期的であって各周期の信号パターンの相関が強
いほど有効であって、したがってこのような用途に用い
られるものである。上記「所定時間」としては、典型的
には上記演算部による遅延と合計して１周期分だけ遅延
される時間が選ばれる。ただし上記演算部として例えば
ＦＩＲフィルタを用いた場合のそのＦＩＲフィルタのタ
ップが多少無駄になること等を許容すれば、１周期分の
遅延よりも多少短い時間だけ遅延されるように遅延時間
を設定してもよい。またいわゆるプレゴーストのよう
に、所望とする信号よりも以前にノイズが入力する場合
は、上記「所定時間」は、上記演算部による遅延と合計
したときに、１周期分よりも、ノイズと所望とする信号
との時間差の分だけ短い時間を選択するとよい。
【００２２】
【作用】ディジタルフィルタの主要な用途の１つとし
て、周期的な信号のフィルタリングがあげられる。この
ような場合であっても、再帰型フィルタにおける再帰加
算では、厳密にはこの再帰型フィルタに入力した信号
と、その信号そのものが再帰した信号とが加算されなけ
ればならないが、入力が周期的であって１周期ずらして
もほとんど変化がない場合は、再帰した信号を１周期後
の入力信号に加算しても同じことである。本発明はこれ
らの点に着目し完成されてたものである。本発明は各周
期の信号どうしの相関が強いほど有効に作用し、通常の
ゴーストキャンセラ，エコーキャンセラ，ノイズキャン
セラ等の用途には十分である。しかも本発明のディジタ
ルフィルタは遅延の影響がないため、従来と比べパラメ
ータの指定のための時間が短縮され、かつ伝送路の伝達
関数の逆関数が高精度に実現される。
て、周期的な信号のフィルタリングがあげられる。この
ような場合であっても、再帰型フィルタにおける再帰加
算では、厳密にはこの再帰型フィルタに入力した信号
と、その信号そのものが再帰した信号とが加算されなけ
ればならないが、入力が周期的であって１周期ずらして
もほとんど変化がない場合は、再帰した信号を１周期後
の入力信号に加算しても同じことである。本発明はこれ
らの点に着目し完成されてたものである。本発明は各周
期の信号どうしの相関が強いほど有効に作用し、通常の
ゴーストキャンセラ，エコーキャンセラ，ノイズキャン
セラ等の用途には十分である。しかも本発明のディジタ
ルフィルタは遅延の影響がないため、従来と比べパラメ
ータの指定のための時間が短縮され、かつ伝送路の伝達
関数の逆関数が高精度に実現される。
【００２３】またプリゴーストのような場合は、従来の
再帰型フィルタだけではこのプリゴースト等をキャンセ
ルすることは不可能であったが、本発明によればプリゴ
ースト等に対応した時間だけ遅延させることにより、そ
のプリゴースト等を高精度にキャンセルすることもでき
る。
再帰型フィルタだけではこのプリゴースト等をキャンセ
ルすることは不可能であったが、本発明によればプリゴ
ースト等に対応した時間だけ遅延させることにより、そ
のプリゴースト等を高精度にキャンセルすることもでき
る。
【００２４】
【実施例】図１は、本発明の一実施例を示した回路ブロ
ック図である。図４に示す従来例との相違点のみ説明す
る。このフィルタの再帰経路には、ＦＩＲフィルタと、
このＦＩＲフィルタにおける遅延ｚ-dと合計して一周期
ｚN だけ遅延させる遅延回路ｚ-N+dが備えられている。
これにより入力信号が周期的であって隣接する周期の入
力信号の相関が強い場合ＦＩＲフィルタの遅延ｚ-dの影
響がなくなる。このため係数の演算速度が向上し、また
高精度のフィルタリングが行われる。
ック図である。図４に示す従来例との相違点のみ説明す
る。このフィルタの再帰経路には、ＦＩＲフィルタと、
このＦＩＲフィルタにおける遅延ｚ-dと合計して一周期
ｚN だけ遅延させる遅延回路ｚ-N+dが備えられている。
これにより入力信号が周期的であって隣接する周期の入
力信号の相関が強い場合ＦＩＲフィルタの遅延ｚ-dの影
響がなくなる。このため係数の演算速度が向上し、また
高精度のフィルタリングが行われる。
【００２５】ここで、このフィルタによりプルゴースト
等をキャンセルする場合は、遅延回路における遅延時間
として、そのプリゴーストに対応した分だけ短い時間が
選ばれる。図２は、本発明の他の実施例を示した回路ブ
ロック図である。この実施例には、遅延回路の具体例と
してＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕ
ｔ）型のメモリとそのコントロール回路が示されてい
る。このように遅延回路としてＦＩＦＯ型あるいは他の
形式のメモリを用いてもよい。
等をキャンセルする場合は、遅延回路における遅延時間
として、そのプリゴーストに対応した分だけ短い時間が
選ばれる。図２は、本発明の他の実施例を示した回路ブ
ロック図である。この実施例には、遅延回路の具体例と
してＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕ
ｔ）型のメモリとそのコントロール回路が示されてい
る。このように遅延回路としてＦＩＦＯ型あるいは他の
形式のメモリを用いてもよい。
【００２６】尚、本発明は再帰経路に所定の演算部を有
するディジタルフィルタであれば適用することができ
る。例えば図３に示すように再帰経路にＦＩＲフィルタ
が配置されるとともに入力側にもう１つのＦＩＲフィル
タが配置されたフィルタ等にも本発明を適用することが
できる。
するディジタルフィルタであれば適用することができ
る。例えば図３に示すように再帰経路にＦＩＲフィルタ
が配置されるとともに入力側にもう１つのＦＩＲフィル
タが配置されたフィルタ等にも本発明を適用することが
できる。
【００２７】
【発明の効果】以上説明したように、本発明のディジタ
ルフィルタは、再帰経路を有するディジタルフィルタに
おいて、この再帰経路の途中にデータを所定時間待機さ
せるデータ待機手段を備えたものであるため、周期的な
入力信号の場合に係数の演算速度が早くかつ高精度のフ
ィルタリングを行うことのできるディジタルフィルタと
なる。また本発明のディジタルフィルタは、プリゴース
ト等にも対処できる。
ルフィルタは、再帰経路を有するディジタルフィルタに
おいて、この再帰経路の途中にデータを所定時間待機さ
せるデータ待機手段を備えたものであるため、周期的な
入力信号の場合に係数の演算速度が早くかつ高精度のフ
ィルタリングを行うことのできるディジタルフィルタと
なる。また本発明のディジタルフィルタは、プリゴース
ト等にも対処できる。
【図１】本発明の一実施例を示した回路ブロック図であ
る。
る。
【図２】本発明の他の実施例を示した回路ブロック図で
ある。
ある。
【図３】ディジタルフィルタの一例を表わした図であ
る。
る。
【図４】従来の再帰型フィルタの一例を示した図であ
る。
る。
【図５】ＦＩＲフィルタの構成を示した回路ブロック図
である。
である。
Claims (1)
- 【請求項１】 時系列データが入力され該時系列データ
に所定のフィルタリング処理を施して時系列データを出
力する、下流側に進んだ時系列データを所定の演算部を
介して上流側に再帰させる再帰経路を有するディジタル
フィルタにおいて、 前記再帰経路の途中にデータを所定時間待機させるデー
タ待機手段を備えたことを特徴とするディジタルフィル
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33313092A JPH06181423A (ja) | 1992-12-14 | 1992-12-14 | ディジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33313092A JPH06181423A (ja) | 1992-12-14 | 1992-12-14 | ディジタルフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06181423A true JPH06181423A (ja) | 1994-06-28 |
Family
ID=18262632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33313092A Pending JPH06181423A (ja) | 1992-12-14 | 1992-12-14 | ディジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06181423A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6140034B2 (ja) * | 1981-02-17 | 1986-09-06 | Suwa Seikosha Kk | |
| JPS6219097A (ja) * | 1985-07-04 | 1987-01-27 | Takuo Kosuge | バイ毒素の製造法 |
| JPH01202009A (ja) * | 1988-02-08 | 1989-08-15 | Nippon Telegr & Teleph Corp <Ntt> | 直流補償回路 |
-
1992
- 1992-12-14 JP JP33313092A patent/JPH06181423A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6140034B2 (ja) * | 1981-02-17 | 1986-09-06 | Suwa Seikosha Kk | |
| JPS6219097A (ja) * | 1985-07-04 | 1987-01-27 | Takuo Kosuge | バイ毒素の製造法 |
| JPH01202009A (ja) * | 1988-02-08 | 1989-08-15 | Nippon Telegr & Teleph Corp <Ntt> | 直流補償回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5638439A (en) | Adaptive filter and echo canceller | |
| JPH0748681B2 (ja) | エコー消去器の係数制御方法 | |
| EP0332219B1 (en) | Ghost canceling circuit | |
| US4953026A (en) | Video ghost signal cancelling circuit having variable delay lines | |
| JP2924762B2 (ja) | アダプティブフィルタ及びその適応化方法 | |
| EP0334339B1 (en) | Ghost cancelling apparatus | |
| US4972467A (en) | Echo canceller | |
| JPS6255325B2 (ja) | ||
| JP3174455B2 (ja) | ゴースト消去回路 | |
| JPH0752859B2 (ja) | エコー除去装置 | |
| JPH06181423A (ja) | ディジタルフィルタ | |
| US5111418A (en) | Method and network configuration for obtaining the gradient of the output signals of a given network for processing discrete-time signals relating to the network parameters | |
| JPH06181424A (ja) | ディジタルフィルタシステム | |
| JP2004260678A (ja) | Ｉｉｒディジタルフィルタ、回り込みキャンセラ及び中継装置 | |
| JPS62139421A (ja) | ハイブリツド遅延調整方式 | |
| JPH0211069A (ja) | ゴースト除去装置 | |
| JP2513015B2 (ja) | エコ―除去装置 | |
| KR0152807B1 (ko) | 디지탈 필터의 정밀도 개선회로 | |
| JPH06181425A (ja) | ディジタルフィルタ | |
| KR950009010Y1 (ko) | 고스트 제거필터 | |
| JPH02134911A (ja) | リンギング補償フイルタ回路 | |
| JPH02222317A (ja) | デジタルフィルタ | |
| JPS6343015B2 (ja) | ||
| JP2861273B2 (ja) | 波形歪みの検出回路 | |
| JPH01131958A (ja) | 補間方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990615 |