JPH0618259B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH0618259B2 JPH0618259B2 JP59256568A JP25656884A JPH0618259B2 JP H0618259 B2 JPH0618259 B2 JP H0618259B2 JP 59256568 A JP59256568 A JP 59256568A JP 25656884 A JP25656884 A JP 25656884A JP H0618259 B2 JPH0618259 B2 JP H0618259B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- emitter
- photoelectric conversion
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/197—Bipolar transistor image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光電変換装置に係り、特に第一導電型の半導
体からなるベース領域と、前記第一導電型とは異なる第
二導電型の半導体からなるエミッタ及びコレクタ領域
と、を有し、光エネルギーを受けることにより生成され
るキャリアを前記ベース領域に蓄積可能なトランジスタ
と、 前記コレクタ領域を一定電位に保持し、前記エミッタ領
域に接続された出力回路の負荷に、前記ベース領域に蓄
積されたキャリアに基づいて、前記トランジスタより信
号を読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置に関する。
体からなるベース領域と、前記第一導電型とは異なる第
二導電型の半導体からなるエミッタ及びコレクタ領域
と、を有し、光エネルギーを受けることにより生成され
るキャリアを前記ベース領域に蓄積可能なトランジスタ
と、 前記コレクタ領域を一定電位に保持し、前記エミッタ領
域に接続された出力回路の負荷に、前記ベース領域に蓄
積されたキャリアに基づいて、前記トランジスタより信
号を読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置に関する。
［従来技術］ 近年、光電変換装置、特に固体撮像装置に関する研究が
ＣＣＤ型およびＭＯＳ型の２方式を中心に行われてい
る。
ＣＣＤ型およびＭＯＳ型の２方式を中心に行われてい
る。
ＣＣＤ型撮像装置は、MOS 型キャパシタ電極下にポテン
シャル井戸を形成し、光入射により発生した電荷をこの
井戸に蓄積し、読出し時には、これたのポテンシャル井
戸を、電極にかけるパルスにより順次動かして、蓄積さ
れた電荷を出力アンプまで転送して読出す、という原理
を用いている。一方、ＭＯＳ型撮像装置は、受光部を構
成するｐｎ接合より成るフォトダイオードの各々に光の
入射により発生した電荷を蓄積し、読出し時には、それ
ぞれのフォトダイオードに接続されたMOS スイッチング
トランジスタを順次ONすることにより蓄積された電荷を
出力アンプに読出す、という原料を用いている。
シャル井戸を形成し、光入射により発生した電荷をこの
井戸に蓄積し、読出し時には、これたのポテンシャル井
戸を、電極にかけるパルスにより順次動かして、蓄積さ
れた電荷を出力アンプまで転送して読出す、という原理
を用いている。一方、ＭＯＳ型撮像装置は、受光部を構
成するｐｎ接合より成るフォトダイオードの各々に光の
入射により発生した電荷を蓄積し、読出し時には、それ
ぞれのフォトダイオードに接続されたMOS スイッチング
トランジスタを順次ONすることにより蓄積された電荷を
出力アンプに読出す、という原料を用いている。
しかし、これら従来方式の撮像装置には、次のような欠
点が存在するために、将来的に高解像度化を進めて行く
上で大きな支障となっていた。
点が存在するために、将来的に高解像度化を進めて行く
上で大きな支障となっていた。
ＣＣＤ型撮像装置では、1) 出力アンプとしてMOS 型ア
ンプがオンチップ化されるために、シリコンとシリコン
酸化膜の界面から画像上、目につきやすい1 ／f 雑音が
発生する。2) 高解像度化を図るために、セル数を増加
させて高密度化すると、ひとつのポテンシャル井戸に蓄
積できる最大電荷量が減少し、ダイナミックレンジが取
れなくなる。3) 蓄積電荷を転送して行く構造であるた
めに、セルに一つでも欠陥が存在すると、そこで電荷転
送がストップしてしまう。
ンプがオンチップ化されるために、シリコンとシリコン
酸化膜の界面から画像上、目につきやすい1 ／f 雑音が
発生する。2) 高解像度化を図るために、セル数を増加
させて高密度化すると、ひとつのポテンシャル井戸に蓄
積できる最大電荷量が減少し、ダイナミックレンジが取
れなくなる。3) 蓄積電荷を転送して行く構造であるた
めに、セルに一つでも欠陥が存在すると、そこで電荷転
送がストップしてしまう。
ＭＯＳ型撮像装置では、1) 信号読出し時に、各フォト
ダイオードに配線容量が接続されているために、大きな
信号電圧ドロップが発生する。2) 配線容量が大きく、
これによるランダム雑音の発生が大きい。3) MOSスイッ
チングトランジスタの寄生容量のバラツキによる固定パ
ターン雑音の混入がある。
ダイオードに配線容量が接続されているために、大きな
信号電圧ドロップが発生する。2) 配線容量が大きく、
これによるランダム雑音の発生が大きい。3) MOSスイッ
チングトランジスタの寄生容量のバラツキによる固定パ
ターン雑音の混入がある。
このような欠点を解決するために、特願昭58−120755号
に新方式の光電変換装置が提案されている。
に新方式の光電変換装置が提案されている。
第７図(A) は、特願昭58−120755号に記載されている光
電変換装置の平面図、第７図(B) は、そのＩ−Ｉ線断面
図である。
電変換装置の平面図、第７図(B) は、そのＩ−Ｉ線断面
図である。
両図において、ｎ＋シリコン基板1 上に光センサセルが
形成され配列されており、各光センサセルはSiＯ２、Si
３Ｎ４、又はポリシリコン等より成る素子分離領域2 に
よって隣接する光センサセルから電気的に絶縁されてい
る。
形成され配列されており、各光センサセルはSiＯ２、Si
３Ｎ４、又はポリシリコン等より成る素子分離領域2 に
よって隣接する光センサセルから電気的に絶縁されてい
る。
各光センサセルは次のような構成を有する。
エピタキシャル技術等で形成される不純物濃度の低いｎ
−領域3 上にはｐタイプの不純物とドーピングすること
でｐ領域4 が形成され、ｐ領域4 には不純物拡散技術又
はイオン注入技術等によってｎ＋領域5 が形成されてい
る。ｐ領域4 およびｎ＋領域5 は、各々バイポーラトラ
ンジスタのベースおよびエミッタである。
−領域3 上にはｐタイプの不純物とドーピングすること
でｐ領域4 が形成され、ｐ領域4 には不純物拡散技術又
はイオン注入技術等によってｎ＋領域5 が形成されてい
る。ｐ領域4 およびｎ＋領域5 は、各々バイポーラトラ
ンジスタのベースおよびエミッタである。
このように各領域が形成されたｎ−領域3 上には酸化膜
6 が形成され、酸化膜6 上に所定の面積を有するキャパ
シタ電極7 が形成されている。キャパシタ電極7 は酸化
膜6 を挟んでｐ領域4 と対向し、キャパシタ電極7 にパ
ルス電圧を印加することで浮遊状態にされたｐ領域4 の
電位を制御する。
6 が形成され、酸化膜6 上に所定の面積を有するキャパ
シタ電極7 が形成されている。キャパシタ電極7 は酸化
膜6 を挟んでｐ領域4 と対向し、キャパシタ電極7 にパ
ルス電圧を印加することで浮遊状態にされたｐ領域4 の
電位を制御する。
その他に、ｎ＋領域5 に接続されたエミッタ電極8 、エ
ミッタ電極8 から信号を外部へ読出す配線9 、キャパシ
タ電極7 に接続された配線10、基板1 の裏面に不純物濃
度の高いｎ＋領域11、およびバイポーラトランジスタの
コレクタに電位を与えるための電極12がそれぞれ形成さ
れている。
ミッタ電極8 から信号を外部へ読出す配線9 、キャパシ
タ電極7 に接続された配線10、基板1 の裏面に不純物濃
度の高いｎ＋領域11、およびバイポーラトランジスタの
コレクタに電位を与えるための電極12がそれぞれ形成さ
れている。
次に、基本的な動作を説明する。光13はバイポーラトラ
ンジスタのベースであるｐ領域4 へ入射し、光量に対応
した電荷がｐ領域4 に蓄積される（蓄積動作）。蓄積さ
れた電荷によってベース電位は変化し、その電位変化を
浮遊状態にしたエミッタ電極8 から読出すことで、入射
光量に対応した電気信号を得ることができる（読出し動
作）。また、ｐ領域4 に蓄積された電荷を除去するに
は、エミッタ電極8 を接地し、キャパシタ電極7 に正電
圧のパルスを印加する（リフレッシュ動作）。この正電
圧を印加することでｐ領域4 はｎ＋領域5 に対して順方
向にバイアスされ、蓄積された電荷が除去される。以後
上記の蓄積、読出し、リフレッシュという各動作が繰り
返される。
ンジスタのベースであるｐ領域4 へ入射し、光量に対応
した電荷がｐ領域4 に蓄積される（蓄積動作）。蓄積さ
れた電荷によってベース電位は変化し、その電位変化を
浮遊状態にしたエミッタ電極8 から読出すことで、入射
光量に対応した電気信号を得ることができる（読出し動
作）。また、ｐ領域4 に蓄積された電荷を除去するに
は、エミッタ電極8 を接地し、キャパシタ電極7 に正電
圧のパルスを印加する（リフレッシュ動作）。この正電
圧を印加することでｐ領域4 はｎ＋領域5 に対して順方
向にバイアスされ、蓄積された電荷が除去される。以後
上記の蓄積、読出し、リフレッシュという各動作が繰り
返される。
要するに、ここで提案されている方式は、光入射により
発生した電荷を、ベースであるｐ領域4 に蓄積し、その
蓄積電荷量によってエミッタ電極8 からコレクタ電極12
に流れる電流をコントロールするものである。したがっ
て、蓄積された電荷を、各セルの増幅機能により電荷増
幅してから読出すわけであり、言い換えれば、インピー
ダンス変換により、低インピーダンス出力として読出す
わけである。この方式は、高出力、高感度、しかも低雑
音であり、将来の高解像度化に対しても有利なものであ
ると言える。
発生した電荷を、ベースであるｐ領域4 に蓄積し、その
蓄積電荷量によってエミッタ電極8 からコレクタ電極12
に流れる電流をコントロールするものである。したがっ
て、蓄積された電荷を、各セルの増幅機能により電荷増
幅してから読出すわけであり、言い換えれば、インピー
ダンス変換により、低インピーダンス出力として読出す
わけである。この方式は、高出力、高感度、しかも低雑
音であり、将来の高解像度化に対しても有利なものであ
ると言える。
［発明が解決しようとする問題点］ しかしながら、この方式は、信号の読出し時に、エミッ
タ領域であるｎ＋領域5 を浮遊状態にする必要があるた
めに、読出しの総電荷量が配線容量の制限を受け、定常
的な出力を得ることができなかった。また、ダイナミッ
クレンジを考えると、ｐ領域4 に蓄積できる電荷量は、
ｐ領域4 とｎ＋領域5 の間の拡散障壁で決定され、同一
の材料であれば、その禁制帯幅で制限を受ける。したが
って、ダイナミックレンジの拡大が困難であった。
タ領域であるｎ＋領域5 を浮遊状態にする必要があるた
めに、読出しの総電荷量が配線容量の制限を受け、定常
的な出力を得ることができなかった。また、ダイナミッ
クレンジを考えると、ｐ領域4 に蓄積できる電荷量は、
ｐ領域4 とｎ＋領域5 の間の拡散障壁で決定され、同一
の材料であれば、その禁制帯幅で制限を受ける。したが
って、ダイナミックレンジの拡大が困難であった。
［発明の概要］ 本発明による光電変換装置は、第一導電型の半導体から
なるベース領域と、前記第一導電型とは異なる第二導電
型の半導体からなるエミッタ及びコレクタ領域と、を有
し、光エネルギーを受けることにより生成されるキャリ
アを前記ベース領域に蓄積可能なトランジスタと、 前記コレクタ領域を一定電位に保持し、前記エミッタ領
域に接続された出力回路の負荷に、前記ベース領域に蓄
積されたキャリアに基づいて、前記トランジスタより信
号を読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置において、 前記トランジスタは、前記エミッタ領域が前記ベース領
域より大きな禁止帯幅を有する領域を具備するヘテロ接
合型バイポーラトランジスタであることを特徴とする。
なるベース領域と、前記第一導電型とは異なる第二導電
型の半導体からなるエミッタ及びコレクタ領域と、を有
し、光エネルギーを受けることにより生成されるキャリ
アを前記ベース領域に蓄積可能なトランジスタと、 前記コレクタ領域を一定電位に保持し、前記エミッタ領
域に接続された出力回路の負荷に、前記ベース領域に蓄
積されたキャリアに基づいて、前記トランジスタより信
号を読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置において、 前記トランジスタは、前記エミッタ領域が前記ベース領
域より大きな禁止帯幅を有する領域を具備するヘテロ接
合型バイポーラトランジスタであることを特徴とする。
また本発明による光電変換装置は、第一導電型の半導体
からなるベース領域と、前記第一導電型とは異なる第二
導電型の半導体からなるエミッタ及びコレクタ領域と、
を有し、光エネルギーを受けることにより生成されるキ
ャリアを前記ベース領域に蓄積可能なトランジスタの複
数と、 前記複数のトランジスタのエミッタ領域に接続された出
力線と、負荷抵抗に接続された共通出力線と、前記出力
線と前記共通出力線との間にそれぞれ設けられたスイッ
チと、を有する出力回路と、 前記複数のトランジスタのコレクタ領域を一定電位に保
持するとともに、出力信号を読み出すべきトランジスタ
に対応した前記スイッチをオンし且つ該トランジスタの
ベース領域に読み出し用の信号を供給して、該ベース領
域に蓄積されたキャリアに基づいて前記出力信号を前記
負荷抵抗に読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置であって、 前記トランジスタは、前記エミッタ領域が前記ベース領
域より大きな禁止帯幅を有する領域を具備するヘテロ接
合型バイポーラトランジスタであることを特徴とする。
からなるベース領域と、前記第一導電型とは異なる第二
導電型の半導体からなるエミッタ及びコレクタ領域と、
を有し、光エネルギーを受けることにより生成されるキ
ャリアを前記ベース領域に蓄積可能なトランジスタの複
数と、 前記複数のトランジスタのエミッタ領域に接続された出
力線と、負荷抵抗に接続された共通出力線と、前記出力
線と前記共通出力線との間にそれぞれ設けられたスイッ
チと、を有する出力回路と、 前記複数のトランジスタのコレクタ領域を一定電位に保
持するとともに、出力信号を読み出すべきトランジスタ
に対応した前記スイッチをオンし且つ該トランジスタの
ベース領域に読み出し用の信号を供給して、該ベース領
域に蓄積されたキャリアに基づいて前記出力信号を前記
負荷抵抗に読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置であって、 前記トランジスタは、前記エミッタ領域が前記ベース領
域より大きな禁止帯幅を有する領域を具備するヘテロ接
合型バイポーラトランジスタであることを特徴とする。
［作用］ このように、エミッタ領域がベース領域より大きな禁止
帯幅を有するようなヘテロ接合（異種接合）とすること
で、信号の読み出しを行うエミッタ領域を浮遊状態にす
る必要がなくなり、信号を定常電流として読出すことが
できるとともに、拡散障壁が高くなるために、ダイナミ
ックレンジが拡大する。
帯幅を有するようなヘテロ接合（異種接合）とすること
で、信号の読み出しを行うエミッタ領域を浮遊状態にす
る必要がなくなり、信号を定常電流として読出すことが
できるとともに、拡散障壁が高くなるために、ダイナミ
ックレンジが拡大する。
［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明する。
第１図は、本発明による光電変換装置の一実施例の断面
図である。
図である。
同図において、ｎ型シリコン基板101 上に同じくシリコ
ンのｎ−エピタキシャル層102 が形成され、その中にシ
リコン酸化物の素子分離領域103 によって相互に電気的
に絶縁された光センサセルが形成されている。
ンのｎ−エピタキシャル層102 が形成され、その中にシ
リコン酸化物の素子分離領域103 によって相互に電気的
に絶縁された光センサセルが形成されている。
各光センサセルは、エビタキシャル層102 と同じシリコ
ン（禁止帯幅1.2eV）のｐ領域104 と、シリコンより広
い禁止帯幅（2.3eV）をもった材料（例えばガリウムリ
ンGaP 等）から成り、ｐ領域104 に接合するｎ領域105
とを有する。ｐ領域104 は、シリコン酸化膜等の絶縁膜
106 を挟んでキャパシタ電極107 と対向し、ｐ領域104
の電位を制御するためのキャパシタを形成している。
ン（禁止帯幅1.2eV）のｐ領域104 と、シリコンより広
い禁止帯幅（2.3eV）をもった材料（例えばガリウムリ
ンGaP 等）から成り、ｐ領域104 に接合するｎ領域105
とを有する。ｐ領域104 は、シリコン酸化膜等の絶縁膜
106 を挟んでキャパシタ電極107 と対向し、ｐ領域104
の電位を制御するためのキャパシタを形成している。
その他に、ｎ領域105 とオーミックコンタクトを有する
Au-Ge 等の電極108 、セル全体を覆う絶縁膜109 、そし
て基板101 の裏面には、オーミックコンタクトをとるた
めにｎ＋拡散層110 を介して電極111 が形成されてい
る。次に、このような構成を有する光センサセルの本実
施例における基本動作を説明する。
Au-Ge 等の電極108 、セル全体を覆う絶縁膜109 、そし
て基板101 の裏面には、オーミックコンタクトをとるた
めにｎ＋拡散層110 を介して電極111 が形成されてい
る。次に、このような構成を有する光センサセルの本実
施例における基本動作を説明する。
第２図(A) 〜(F) は、本実施例の動作を説明するための
エネルギバンド図である。ここでは、ｐ領域104 よりも
禁止帯幅の広いｎ領域105 をエミッタＥ、ｐ領域104 を
ベースＢ、ｎ−エピタキシャル層102 および基板101 を
コレクタＣとし、各領域のエネルギバンドが示されてい
る。
エネルギバンド図である。ここでは、ｐ領域104 よりも
禁止帯幅の広いｎ領域105 をエミッタＥ、ｐ領域104 を
ベースＢ、ｎ−エピタキシャル層102 および基板101 を
コレクタＣとし、各領域のエネルギバンドが示されてい
る。
（電荷蓄積動作） まず、エミッタ電極108 を接地電位、コレクタ電極111
を正電位Ｖｃに設定して、ベース領域104 を負電位−Ｖ
ｂとし、エミッタ領域105 に対して逆バイアス状態にす
る［第２図(A) ］。
を正電位Ｖｃに設定して、ベース領域104 を負電位−Ｖ
ｂとし、エミッタ領域105 に対して逆バイアス状態にす
る［第２図(A) ］。
この状態でベース領域104 に光が入射すると、半導体内
で電子・ホール対が発生する。特にベース領域104 およ
びコレクタである領域102 で発生した電子・ホール対の
中で、ホールは最もポテンシャルの低いベース領域104
に集まり、電子は正にバイアスされているコレクタ領域
へ逃げて行く。したがって、入射した光の量に応じて、
ベース領域105 にホールが蓄積され、蓄積されたホール
によってベース領域104 の電位が正の方向へ変化してい
く。その電位の変化量Ｖｐは、 Ｖｐ＝Ｑ／（Ｃbe＋Ｃbc）・・・・・(1) である。ただし、Ｑは、蓄積されたホールの電荷、Ｃbe
はベース−エミッタ間の接合容量、Ｃbcはベース−コレ
クタ間の接合容量である［同図(B) ］。
で電子・ホール対が発生する。特にベース領域104 およ
びコレクタである領域102 で発生した電子・ホール対の
中で、ホールは最もポテンシャルの低いベース領域104
に集まり、電子は正にバイアスされているコレクタ領域
へ逃げて行く。したがって、入射した光の量に応じて、
ベース領域105 にホールが蓄積され、蓄積されたホール
によってベース領域104 の電位が正の方向へ変化してい
く。その電位の変化量Ｖｐは、 Ｖｐ＝Ｑ／（Ｃbe＋Ｃbc）・・・・・(1) である。ただし、Ｑは、蓄積されたホールの電荷、Ｃbe
はベース−エミッタ間の接合容量、Ｃbcはベース−コレ
クタ間の接合容量である［同図(B) ］。
なお、シリコンを材料とした時、ベース領域104 および
コレクタ領域102 を合わせた深さを5 〜6 μｍとすれ
ば、この領域で可視光の大部分が吸収される。
コレクタ領域102 を合わせた深さを5 〜6 μｍとすれ
ば、この領域で可視光の大部分が吸収される。
（読出し動作） 蓄積動作が終了し、エネルギバンドが第２図(B) の状態
になると同時に、エミッタ領域105 を浮遊状態ではな
く、後述するように抵抗を介して接地する。続いて、キ
ャパシタ電極107 に読出し用正電圧Ｖｒを印加する。こ
の時、キャパシタの容量をＣoxとすると、ベース領域10
4 の電位は、 だけ正方向に変化する。したがって、ベース領域104 の
電位が蓄積電荷によって十分正方向にバイアスされてい
るならば、バイポーラトランジスタと同様に、コレクタ
からエミッタへ次式で表わされる電子による電流Ｉｃが
流れる。
になると同時に、エミッタ領域105 を浮遊状態ではな
く、後述するように抵抗を介して接地する。続いて、キ
ャパシタ電極107 に読出し用正電圧Ｖｒを印加する。こ
の時、キャパシタの容量をＣoxとすると、ベース領域10
4 の電位は、 だけ正方向に変化する。したがって、ベース領域104 の
電位が蓄積電荷によって十分正方向にバイアスされてい
るならば、バイポーラトランジスタと同様に、コレクタ
からエミッタへ次式で表わされる電子による電流Ｉｃが
流れる。
ここで、Ａj はベース−エミッタ間の接合面積、ｑは単
位電荷量（1.6 ×10 -19クーロン）、Dnはベース中にお
ける電子の拡散定数、Npｏはベース中のエミッタ単にお
ける電子濃度、Wbはベース幅である。
位電荷量（1.6 ×10 -19クーロン）、Dnはベース中にお
ける電子の拡散定数、Npｏはベース中のエミッタ単にお
ける電子濃度、Wbはベース幅である。
このように、電流Ｉｃは、蓄積電荷によるベース領域10
4 の電位変化量Ｖｐの関数となり、その電位変化量Ｖｐ
は(1) 式から入射光による蓄積電荷量の関数である。し
たがって、電流Ｉｃをエミッタ電極108 から取り出すこ
とで入射光量に対応した電気信号を読出すことができ
る。
4 の電位変化量Ｖｐの関数となり、その電位変化量Ｖｐ
は(1) 式から入射光による蓄積電荷量の関数である。し
たがって、電流Ｉｃをエミッタ電極108 から取り出すこ
とで入射光量に対応した電気信号を読出すことができ
る。
ところで、蓄積されたホールに着目すると、ベース領域
104 がエミッタ領域105 に対して順方向にバイアスされ
ていながらも、エミッタ領域105 の禁止帯幅がベース領
域104 より広いために、拡散障壁が残りベース領域104
に蓄積されたホールはエミッタ領域105 へ流出すること
ができない。したがって、電流Ｉｃは、ベース領域104
に蓄積されたホールが再結合で消滅するまで流れ続け、
蓄積されたホールは、読出し動作中、再結合で消滅する
以外はベース領域104 中に残留する［同図(C) ］。
104 がエミッタ領域105 に対して順方向にバイアスされ
ていながらも、エミッタ領域105 の禁止帯幅がベース領
域104 より広いために、拡散障壁が残りベース領域104
に蓄積されたホールはエミッタ領域105 へ流出すること
ができない。したがって、電流Ｉｃは、ベース領域104
に蓄積されたホールが再結合で消滅するまで流れ続け、
蓄積されたホールは、読出し動作中、再結合で消滅する
以外はベース領域104 中に残留する［同図(C) ］。
続いて、キャパシタ電極107 に印加した電圧Ｖｒを接地
電圧に戻すことで、ベース領域104 の電位は、同図(B)
に示す読出し動作以前の状態にほぼ復帰し、読出し動作
が終了する。すなわち、このことは、再結合によるホー
ルの減少分を無視すれば、繰り返し読出しが可能である
ことを示している［同図(D) ］。
電圧に戻すことで、ベース領域104 の電位は、同図(B)
に示す読出し動作以前の状態にほぼ復帰し、読出し動作
が終了する。すなわち、このことは、再結合によるホー
ルの減少分を無視すれば、繰り返し読出しが可能である
ことを示している［同図(D) ］。
（リフレッシュ動作） 上述したように、読出し動作が終了してもベース領域10
4 内にホールが残留しているために、次の蓄積動作を行
う前に、残留ホールを除去する必要がある。
4 内にホールが残留しているために、次の蓄積動作を行
う前に、残留ホールを除去する必要がある。
まずエミッタ電極108 およびコレクタ電極111 を通し
て、エミッタ領域105 およびコレクタ領域101,102 を接
地電位とする。続いて、キャパシタ電極107 に読出し時
より大きなリフレッシュ用正電圧Ｖrhが印唄される。正
電圧Ｖrhが印加されると、ベース領域104 の電位は、 だけ正方向へ変動する［同図(E) ］。
て、エミッタ領域105 およびコレクタ領域101,102 を接
地電位とする。続いて、キャパシタ電極107 に読出し時
より大きなリフレッシュ用正電圧Ｖrhが印唄される。正
電圧Ｖrhが印加されると、ベース領域104 の電位は、 だけ正方向へ変動する［同図(E) ］。
ここで、Ｖrh′を十分大きくすれば、ベース−コレクタ
間の拡散障壁は小さくなり、ベース領域104 に蓄積され
ているホールは、コレクタ側へ流出する。それに伴っ
て、ベース領域104 の電位は、負の方向へ変化し、接地
電位に近づいて行く。このリフレッシュ動作の時間を十
分とれば、完全リフレッシュ状態となる［同図(F) ］。
間の拡散障壁は小さくなり、ベース領域104 に蓄積され
ているホールは、コレクタ側へ流出する。それに伴っ
て、ベース領域104 の電位は、負の方向へ変化し、接地
電位に近づいて行く。このリフレッシュ動作の時間を十
分とれば、完全リフレッシュ状態となる［同図(F) ］。
しかし、リフレッシュ時間が短かければ、過渡的状態と
なり、ベース領域104 の電位が接地電位に対してＶk だ
け正電位となる。
なり、ベース領域104 の電位が接地電位に対してＶk だ
け正電位となる。
こうして蓄積されたホールが除去されると、キャパシタ
電極107 に印加されたリフレッシュ用正電位Ｖrhを接地
電圧に戻す。この時、ベース領域104 には、等価的に、 だけの負電圧が印加されたこととなる。したがって、完
全リフレッシュ状態であれば、ベース領域104 の電位
は、 となり、過渡的なリフレッシュであれば、 となる。すなわち、ベース領域104 は、エミッタ領域10
5 に対して逆バイアス状態となる。この状態でコレクタ
電極111 に正電圧Ｖｃを印加すれば、同図(A) に示す状
態となり、再び蓄積動作を行うことができる。
電極107 に印加されたリフレッシュ用正電位Ｖrhを接地
電圧に戻す。この時、ベース領域104 には、等価的に、 だけの負電圧が印加されたこととなる。したがって、完
全リフレッシュ状態であれば、ベース領域104 の電位
は、 となり、過渡的なリフレッシュであれば、 となる。すなわち、ベース領域104 は、エミッタ領域10
5 に対して逆バイアス状態となる。この状態でコレクタ
電極111 に正電圧Ｖｃを印加すれば、同図(A) に示す状
態となり、再び蓄積動作を行うことができる。
このようにして、蓄積、読出し、リフレッシュの各動作
を基本サイクルとして、入射光の観測又は光情報の読出
しを行うことが可能となる。
を基本サイクルとして、入射光の観測又は光情報の読出
しを行うことが可能となる。
以上のような構成および基本動作を有する光センサセル
はヘテロ接合型バイポーラトランジスタのベースが容量
結合になったものと等価とみなすことができるから、以
下、上記光センサセルを第３図に示す記号で表わす。す
なわち、同図において、光センサセル30のベースはキャ
パシタＣoxを介してキャパシタ電極107 に接続され、エ
ミッタはエミッタ電極108 に、コレクタはコレクタ電極
111 に接続されている。
はヘテロ接合型バイポーラトランジスタのベースが容量
結合になったものと等価とみなすことができるから、以
下、上記光センサセルを第３図に示す記号で表わす。す
なわち、同図において、光センサセル30のベースはキャ
パシタＣoxを介してキャパシタ電極107 に接続され、エ
ミッタはエミッタ電極108 に、コレクタはコレクタ電極
111 に接続されている。
上記光センサセルを二次元的に配列して構成した光電変
換装置の一例を図面を用いて説明する。
換装置の一例を図面を用いて説明する。
第４図は、光センサセルを３×３に配列した場合の光電
変換装置の回路図である。
変換装置の回路図である。
同図において、光センサセル30は、３×３に配列され、
各コレクタ電極111 は共通に接続されている。各光セン
サセル30のキャパシタ電極107 は、行毎に読出しパルス
およびリフレッシュパルスを印加するための水平ライン
31，31′，31″に接続され、、各水平ラインは、バッフ
ァＭＯＳトランジスタ33，33′，33″を介して、読出し
パルスを発生させるための垂直走査回路32の並列出力端
子Ｌ１〜Ｌ３に接続されている。バッファＭＯＳトラン
ジスタ33，33′，33″のゲート電極は端子34に共通に接
続されている。また、水平ライン31，31′，31″は、バ
ッファＭＯＳトランジスタ35，35′，35″を介して、リ
フレッシュパルスを印加するための端子37に接続され、
バッファＭＯＳトランジスタ35，35′，35″のゲート電
極は端子36に共通に接続されている。
各コレクタ電極111 は共通に接続されている。各光セン
サセル30のキャパシタ電極107 は、行毎に読出しパルス
およびリフレッシュパルスを印加するための水平ライン
31，31′，31″に接続され、、各水平ラインは、バッフ
ァＭＯＳトランジスタ33，33′，33″を介して、読出し
パルスを発生させるための垂直走査回路32の並列出力端
子Ｌ１〜Ｌ３に接続されている。バッファＭＯＳトラン
ジスタ33，33′，33″のゲート電極は端子34に共通に接
続されている。また、水平ライン31，31′，31″は、バ
ッファＭＯＳトランジスタ35，35′，35″を介して、リ
フレッシュパルスを印加するための端子37に接続され、
バッファＭＯＳトランジスタ35，35′，35″のゲート電
極は端子36に共通に接続されている。
各光センサセル30のエミッタ電極108 は、列毎に信号を
読出すための垂直ライン３８，３８′，３８″（出力線
となる）に接続され、各垂直ラインはゲート用ＭＯＳト
ランジスタ４０，４０′，４０″（共通出力線と出力線
との間にそれぞれ設けられたスイッチとなる）を介して
出力信号線４１（共通出力線となる）に共通接続されて
いる。ゲート用ＭＯＳトランジスタ40，40′，40″の各
ゲート電極は、垂直ラインを順次開閉するためのパルス
を発生する水平シフトレジスタ39の並列出力端子Ｒ１〜
Ｒ３に接続されている。
読出すための垂直ライン３８，３８′，３８″（出力線
となる）に接続され、各垂直ラインはゲート用ＭＯＳト
ランジスタ４０，４０′，４０″（共通出力線と出力線
との間にそれぞれ設けられたスイッチとなる）を介して
出力信号線４１（共通出力線となる）に共通接続されて
いる。ゲート用ＭＯＳトランジスタ40，40′，40″の各
ゲート電極は、垂直ラインを順次開閉するためのパルス
を発生する水平シフトレジスタ39の並列出力端子Ｒ１〜
Ｒ３に接続されている。
出力信号線41は、出力信号線４１をリフレッシュするた
めのトランジスタ42を介して接地され、トランジスタ42
のゲート電極は端子43に接続されている。さらに、出力
信号線41は、負荷抵抗４４（抵抗素子となる）を介して
接地されるとともに、信号増幅用トランジスタ45のベー
スに接続されている。出力端子46は信号増幅用トランジ
スタ45のコレクタに接続され、増幅された信号を外部へ
出力する。
めのトランジスタ42を介して接地され、トランジスタ42
のゲート電極は端子43に接続されている。さらに、出力
信号線41は、負荷抵抗４４（抵抗素子となる）を介して
接地されるとともに、信号増幅用トランジスタ45のベー
スに接続されている。出力端子46は信号増幅用トランジ
スタ45のコレクタに接続され、増幅された信号を外部へ
出力する。
また、垂直ライン38，38′，38″は、垂直ラインをリフ
レッシュするためのＭＯＳトランジスタ48，48′，48″
を介して接地され、ＭＯＳトランジスタ48，48′，48″
の各ゲート電極は、端子49に共通接続されている。な
お、ベース領域に蓄積されたキャリアに基づいて信号を
トランジスタより出力回路に読み出す為の読み出し手段
は、垂直走査回路３２、バッファＭＯＳトランジスタ３
３〜３３″、端子３４、水平ライン３１〜３１″より構
成される。またベース領域に蓄積されたキャリアを除く
為のリフレッシュ手段は、ＭＯＳトランジスタ４８〜４
８″、端子４９、バッファＭＯＳトランジスタ３５〜３
５″、端子３６、端子３７、水平ライン３１〜３１″よ
り構成される。
レッシュするためのＭＯＳトランジスタ48，48′，48″
を介して接地され、ＭＯＳトランジスタ48，48′，48″
の各ゲート電極は、端子49に共通接続されている。な
お、ベース領域に蓄積されたキャリアに基づいて信号を
トランジスタより出力回路に読み出す為の読み出し手段
は、垂直走査回路３２、バッファＭＯＳトランジスタ３
３〜３３″、端子３４、水平ライン３１〜３１″より構
成される。またベース領域に蓄積されたキャリアを除く
為のリフレッシュ手段は、ＭＯＳトランジスタ４８〜４
８″、端子４９、バッファＭＯＳトランジスタ３５〜３
５″、端子３６、端子３７、水平ライン３１〜３１″よ
り構成される。
次に、このような構成を有する光電変換装置の動作を第
５図に示すタイミング波形図を参照しながら説明する。
５図に示すタイミング波形図を参照しながら説明する。
まず、リフレッシュ期間において、各光センサセル30の
コレクタ電極111 およびエミッタ電極108 は接地電位に
ある。エミッタ電極108 は、端子49にハイレベルが印加
されＭＯＳトランジスタ48，48′，48″が導通状態とな
ることで接地される。この状態で、端子36にハイレベル
が印加され、端子37にリフレッシュ用の正電圧Ｖrhがバ
ッファＭＯＳトランジスタ35，35′，35″を介して各光
センサセル30のキャパシタ電極107 に印加される。リフ
レッシュ用の正電圧Ｖrhが印加されることで、すでに述
べたように、ベース領域104 に蓄積されたホールが除去
され、リフレッシュ用の正電圧Ｖrhが接地電位に戻り、
端子36がローレベルになってリフレッシュ動作が終了す
る。
コレクタ電極111 およびエミッタ電極108 は接地電位に
ある。エミッタ電極108 は、端子49にハイレベルが印加
されＭＯＳトランジスタ48，48′，48″が導通状態とな
ることで接地される。この状態で、端子36にハイレベル
が印加され、端子37にリフレッシュ用の正電圧Ｖrhがバ
ッファＭＯＳトランジスタ35，35′，35″を介して各光
センサセル30のキャパシタ電極107 に印加される。リフ
レッシュ用の正電圧Ｖrhが印加されることで、すでに述
べたように、ベース領域104 に蓄積されたホールが除去
され、リフレッシュ用の正電圧Ｖrhが接地電位に戻り、
端子36がローレベルになってリフレッシュ動作が終了す
る。
次に、蓄積期間において、コレクタ電極111 に正電圧Ｖ
ｃが印加され、端子49に引き続きハイレベルが印加され
ることでエミッタ電極108 は接地されている。すでに述
べたように、この状態で光が入射し、各光センサセル30
のベース領域104 に各々入射光量に対応したホールが蓄
積される。
ｃが印加され、端子49に引き続きハイレベルが印加され
ることでエミッタ電極108 は接地されている。すでに述
べたように、この状態で光が入射し、各光センサセル30
のベース領域104 に各々入射光量に対応したホールが蓄
積される。
次に、読出し期間において、端子49はローレベルとなり
ＭＯＳトランジスタ48，48′，48″はオフ状態になる。
続いて、端子34にハイレベルが印加され、バッファＭＯ
Ｓトランジスタ33，33′，33″が導通状態となり、垂直
走査回路32の端子Ｌ１〜Ｌ３から順次読出し用正電圧Ｖ
ｒが出力される。
ＭＯＳトランジスタ48，48′，48″はオフ状態になる。
続いて、端子34にハイレベルが印加され、バッファＭＯ
Ｓトランジスタ33，33′，33″が導通状態となり、垂直
走査回路32の端子Ｌ１〜Ｌ３から順次読出し用正電圧Ｖ
ｒが出力される。
まず、垂直走査回路32の端子Ｌ１から水平ライン31に電
圧Ｖｒが印加されると、第１行の光センサセル30が読出
し状態となり、その間に、水平シフトレジスタ39の端子
Ｒ１〜Ｒ３から順次ハイレベルが出力される。今、端子
Ｒ１からハイレベルが出力されたとすると、第１行第１
列の光センサセル30の信号が電流Ｉｃとして信号線41に
読出され、負荷抵抗44を通して流れる。そして負荷抵抗
44の両端に発生した電圧を信号増幅トランジスタ45で増
幅することで第１行第１列の光センサセル30の光情報を
得ることができる。その直後、端子43にハイレベルが印
加され、信号線41をリフレッシュする。以上の動作を同
行第２列、第３列の光センサセル30の場合も同様に順次
行う。すなわち、ゲート用ＭＯＳトランジスタ40，4
0′，40″を順次導通状態とし、第１行第１列〜同行第
３列までの光センサセル30から順次出力信号を読出すと
ともに、読出す毎に信号線41をリフレッシュする。そし
て、第１行の光センサセル30の読出しが終了すると、端
子49にハイレベルが印加され、ＭＯＳトランジスタ48，
48′，48″が導通状態になって垂直ライン38，38′，3
8″がリフレッシュされる。
圧Ｖｒが印加されると、第１行の光センサセル30が読出
し状態となり、その間に、水平シフトレジスタ39の端子
Ｒ１〜Ｒ３から順次ハイレベルが出力される。今、端子
Ｒ１からハイレベルが出力されたとすると、第１行第１
列の光センサセル30の信号が電流Ｉｃとして信号線41に
読出され、負荷抵抗44を通して流れる。そして負荷抵抗
44の両端に発生した電圧を信号増幅トランジスタ45で増
幅することで第１行第１列の光センサセル30の光情報を
得ることができる。その直後、端子43にハイレベルが印
加され、信号線41をリフレッシュする。以上の動作を同
行第２列、第３列の光センサセル30の場合も同様に順次
行う。すなわち、ゲート用ＭＯＳトランジスタ40，4
0′，40″を順次導通状態とし、第１行第１列〜同行第
３列までの光センサセル30から順次出力信号を読出すと
ともに、読出す毎に信号線41をリフレッシュする。そし
て、第１行の光センサセル30の読出しが終了すると、端
子49にハイレベルが印加され、ＭＯＳトランジスタ48，
48′，48″が導通状態になって垂直ライン38，38′，3
8″がリフレッシュされる。
このような第１行の動作を、垂直走査回路32の端子
Ｌ２、Ｌ３から順次読出し用電圧Ｖｒを出力すること
で、第２行、第３行でも行い、全ての光センサセル30の
光情報をシリアルに出力端子46から出力することができ
る。以下、同様の動作が繰り返される。
Ｌ２、Ｌ３から順次読出し用電圧Ｖｒを出力すること
で、第２行、第３行でも行い、全ての光センサセル30の
光情報をシリアルに出力端子46から出力することができ
る。以下、同様の動作が繰り返される。
なお、以上の説明から明らかなように、エミッタ領域10
5 が従来のように浮遊状態ではないために、各光センサ
セル30の出力を、従来のように配線容量に蓄積された電
荷量ではなく、ホールの蓄積電荷量Ｑの関数である電流
Ｉｃとして読出すことができる。
5 が従来のように浮遊状態ではないために、各光センサ
セル30の出力を、従来のように配線容量に蓄積された電
荷量ではなく、ホールの蓄積電荷量Ｑの関数である電流
Ｉｃとして読出すことができる。
次に、本発明による光電変換装置の一実施例を製造する
方法を説明する。
方法を説明する。
第６図(A) 〜(E) は、本実施例の製造方法を示す製造工
程図である。
程図である。
まず、シリコン基板101 の裏面にオーミックコンタクト
用のｎ＋領域110 を拡散形成し、続いて、ｎ−エピタキ
シャル層102 を厚さ4 〜5 μｍ成長させる。その後、ト
レンチ絶縁法（R.D.Rung et al“Deep Trench Isolated
CMOS Devices”Tech. Dig . of1982 IEDM,pp.237-240
参照）等によりシリコン酸化物の素子分離領域103 を形
成する［第６図(A) ］。
用のｎ＋領域110 を拡散形成し、続いて、ｎ−エピタキ
シャル層102 を厚さ4 〜5 μｍ成長させる。その後、ト
レンチ絶縁法（R.D.Rung et al“Deep Trench Isolated
CMOS Devices”Tech. Dig . of1982 IEDM,pp.237-240
参照）等によりシリコン酸化物の素子分離領域103 を形
成する［第６図(A) ］。
次に、イオン注入法により、ｐ領域104 を形成し、続い
て熱酸化法により酸化膜106 を形成する。そして、異種
接合面を形成しようとする部分をドライエッチング法に
より除去し開口部201 を形成する［同図(B) ］。
て熱酸化法により酸化膜106 を形成する。そして、異種
接合面を形成しようとする部分をドライエッチング法に
より除去し開口部201 を形成する［同図(B) ］。
次に、分子線エピタキシャル法によって、ガリウム−リ
ンGaP をエピタキシャル成長させる。この時の成長温度
は390 ℃、ガリウムとリンのセル温度は各々900 〜1000
℃と、380 ℃である。また、不純物はスズを使用し、そ
のセル温度は750 〜850 ℃である（Hitoshi Kawanami e
t al“Hetero epitaxial Growth of Gap on a Si(100)
Substrate by Molecular Beam Epitaxy 参照）。
ンGaP をエピタキシャル成長させる。この時の成長温度
は390 ℃、ガリウムとリンのセル温度は各々900 〜1000
℃と、380 ℃である。また、不純物はスズを使用し、そ
のセル温度は750 〜850 ℃である（Hitoshi Kawanami e
t al“Hetero epitaxial Growth of Gap on a Si(100)
Substrate by Molecular Beam Epitaxy 参照）。
続いて、王水（塩酸と硝酸の混合比は3:1 ）等によりエ
ッチングを行い、エミッタとなるｎ領域105 を形成す
る。その後、レーザアニール等によって外周部の結晶性
を回復させる［同図(C) ］。
ッチングを行い、エミッタとなるｎ領域105 を形成す
る。その後、レーザアニール等によって外周部の結晶性
を回復させる［同図(C) ］。
次に、ｎ領域105 とのオーミックコンタクトをとるため
に、Au−Ge層202 をパターニングして形成し、アルミニ
ウムを電子ビーム蒸着法により蒸着させる。続いて、パ
ターニングの後、ドライエッチング法によりキャパシタ
電極107 およびエミッタ電極108 を形成する［同図(D)
］。
に、Au−Ge層202 をパターニングして形成し、アルミニ
ウムを電子ビーム蒸着法により蒸着させる。続いて、パ
ターニングの後、ドライエッチング法によりキャパシタ
電極107 およびエミッタ電極108 を形成する［同図(D)
］。
次に、CVD 法により酸化膜109 を堆積させ、アルミニウ
ムの配線等を形成した後、リンガラス等の保護膜203 を
CVD 法によって堆積される。最後に、基板101 の裏面に
アルミニウムの電極111 を蒸着させて本実施例が完成す
る［同図(E) ］。
ムの配線等を形成した後、リンガラス等の保護膜203 を
CVD 法によって堆積される。最後に、基板101 の裏面に
アルミニウムの電極111 を蒸着させて本実施例が完成す
る［同図(E) ］。
なお、本実施例では、基板101 をシリコン、エミッタ領
域105 をGaP としたが、勿論これらに限定されるもので
はなく、禁止帯幅および受光したい波長領域の関連で材
料を選択すればよく、禁止体幅はエミッタ側が1.5 倍以
上広いものであればよい。たとえば、基板101 にシリコ
ン、エミッタ領域105 にAs又はＰをドープしたSi-Ge-
Ｃ、基板101 にGaAs、エミッタ領域105 にAlGaAs、又
は、基板101 にGe、エミッタ領域105 にGaAs等を用いて
も本実施例と同様の効果を得ることができる。
域105 をGaP としたが、勿論これらに限定されるもので
はなく、禁止帯幅および受光したい波長領域の関連で材
料を選択すればよく、禁止体幅はエミッタ側が1.5 倍以
上広いものであればよい。たとえば、基板101 にシリコ
ン、エミッタ領域105 にAs又はＰをドープしたSi-Ge-
Ｃ、基板101 にGaAs、エミッタ領域105 にAlGaAs、又
は、基板101 にGe、エミッタ領域105 にGaAs等を用いて
も本実施例と同様の効果を得ることができる。
［発明の効果］ 以上詳細に説明したように、本発明による光電変換装置
は、従来のように出力が配線容量で制限されることがな
く、出力を定常的な電流として読出すことができる。
は、従来のように出力が配線容量で制限されることがな
く、出力を定常的な電流として読出すことができる。
また、ベース領域とエミッタ領域との禁止帯幅が異なる
ために、従来より多くの電荷を蓄積できダイナミックレ
ンジを拡大することができる。
ために、従来より多くの電荷を蓄積できダイナミックレ
ンジを拡大することができる。
さらに、ベース領域にエミッタ領域を拡散形成する必要
がないために、製造が容量となり、またベース幅の制限
が容易であるために、各光センサセルの特性を均一化す
ることができる。
がないために、製造が容量となり、またベース幅の制限
が容易であるために、各光センサセルの特性を均一化す
ることができる。
第１図は、本発明による光電変換装置の一実施例の断面
図、 第２図(A) 〜(F) は、本実施例の動作を説明するための
エネルギバンド図、 第３図は、本実施例による光センサセルの等価回路図、 第４図は、上記光センサセルを３×３に配列した場合の
光電変換装置の回路図、 第５図は、上記光電変換装置の動作を説明するためのタ
イミング波形図、 第６図(A) 〜(E) は、本実施例の製造方法を示す製造工
程図、 第７図(A) は、特願昭58−120755号に記載されている光
電変換装置の平面図、第７図(B) は、そのＩ−Ｉ線断面
図である。 101 ……シリコン基板 102 ……ｎ−エピタキシャル層 103 ……素子分離領域 104 ……ベース領域 105 ……エミッタ領域 106 ……酸化膜 107 ……キャパシタ電極 108 ……エミッタ電極 111 ……コレクタ電極
図、 第２図(A) 〜(F) は、本実施例の動作を説明するための
エネルギバンド図、 第３図は、本実施例による光センサセルの等価回路図、 第４図は、上記光センサセルを３×３に配列した場合の
光電変換装置の回路図、 第５図は、上記光電変換装置の動作を説明するためのタ
イミング波形図、 第６図(A) 〜(E) は、本実施例の製造方法を示す製造工
程図、 第７図(A) は、特願昭58−120755号に記載されている光
電変換装置の平面図、第７図(B) は、そのＩ−Ｉ線断面
図である。 101 ……シリコン基板 102 ……ｎ−エピタキシャル層 103 ……素子分離領域 104 ……ベース領域 105 ……エミッタ領域 106 ……酸化膜 107 ……キャパシタ電極 108 ……エミッタ電極 111 ……コレクタ電極
Claims (2)
- 【請求項１】第一導電型の半導体からなるベース領域
と、前記第一導電型とは異なる第二導電型の半導体から
なるエミッタ及びコレクタ領域と、を有し、光エネルギ
ーを受けることにより生成されるキャリアを前記ベース
領域に蓄積可能なトランジスタと、 前記コレクタ領域を一定電位に保持し、前記エミッタ領
域に接続された出力回路の負荷に、前記ベース領域に蓄
積されたキャリアに基づいて、前記トランジスタより信
号を読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置において、 前記トランジスタは、前記エミッタ領域が前記ベース領
域より大きな禁止帯幅を有する領域を具備するヘテロ接
合型バイポーラトランジスタであることを特徴とする光
電変換装置。 - 【請求項２】第一導電型の半導体からなるベース領域
と、前記第一導電型とは異なる第二導電型の半導体から
なるエミッタ及びコレクタ領域と、を有し、光エネルギ
ーを受けることにより生成されるキャリアを前記ベース
領域に蓄積可能なトランジスタの複数と、 前記複数のトランジスタのエミッタ領域に接続された出
力線と、負荷抵抗に接続された共通出力線と、前記出力
線と前記共通出力線との間にそれぞれ設けられたスイッ
チと、を有する出力回路と、 前記複数のトランジスタのコレクタ領域を一定電位に保
持するとともに、出力信号を読み出すべきトランジスタ
に対応した前記スイッチをオンし且つ該トランジスタの
ベース領域に読み出し用の信号を供給して、該ベース領
域に蓄積されたキャリアに基づいて前記出力信号を前記
負荷抵抗に読み出す為の読み出し手段と、 前記ベース領域に蓄積されたキャリアを除く為のリフレ
ッシュ手段と、 を具備し、蓄積動作、読み出し動作及びリフレッシュ動
作を行う光電変換装置であって、 前記トランジスタは、前記エミッタ領域が前記ベース領
域より大きな禁止帯幅を有する領域を具備するヘテロ接
合型バイポーラトランジスタであることを特徴とする光
電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256568A JPH0618259B2 (ja) | 1984-12-06 | 1984-12-06 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256568A JPH0618259B2 (ja) | 1984-12-06 | 1984-12-06 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61135154A JPS61135154A (ja) | 1986-06-23 |
| JPH0618259B2 true JPH0618259B2 (ja) | 1994-03-09 |
Family
ID=17294443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59256568A Expired - Lifetime JPH0618259B2 (ja) | 1984-12-06 | 1984-12-06 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618259B2 (ja) |
-
1984
- 1984-12-06 JP JP59256568A patent/JPH0618259B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61135154A (ja) | 1986-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831454A (en) | Image sensor device having plural photoelectric converting elements | |
| CA1257922A (en) | Photoelectric converter | |
| USRE34309E (en) | Image sensor device having plural photoelectric converting elements | |
| EP0488174B1 (en) | Photoelectric converting device and information processing apparatus employing the same | |
| US5324958A (en) | Integrating imaging systgem having wide dynamic range with sample/hold circuits | |
| US5260592A (en) | Integrating photosensor and imaging system having wide dynamic range with varactors | |
| US4814846A (en) | Photoelectric converting device | |
| US5210434A (en) | Photoelectric converter with scanning circuit | |
| JP5907500B2 (ja) | 光電変換装置、光電変換アレイおよび撮像装置 | |
| US5386108A (en) | Photoelectric conversion device for amplifying and outputting photoelectrically converted signal, and a method thereof | |
| EP0843896A1 (en) | Base capacitor coupled photosensor with emitter tunnel oxide for very wide dynamic range in a contactless imaging array | |
| JPS6012759A (ja) | 光電変換装置及びその光電変換方法 | |
| US5162885A (en) | Acoustic charge transport imager | |
| JPS6012762A (ja) | 光電変換装置 | |
| JPS61144062A (ja) | 光電変換装置 | |
| JP2641416B2 (ja) | 光電変換装置 | |
| Kempter | a-Si: H Image Sensor: Some Aspects of Physics and Performance | |
| JP3363528B2 (ja) | 光電変換装置及びその駆動方法 | |
| JPS61135154A (ja) | 光電変換装置 | |
| JP2705748B2 (ja) | 光電変換装置の製造方法 | |
| JPH0523548B2 (ja) | ||
| JPS61144063A (ja) | 光電変換装置 | |
| JPS6042667B2 (ja) | 固体撮像装置 | |
| JPH0574944B2 (ja) | ||
| JPS6376477A (ja) | 光電変換装置 |