JPH0618299B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH0618299B2 JPH0618299B2 JP60232672A JP23267285A JPH0618299B2 JP H0618299 B2 JPH0618299 B2 JP H0618299B2 JP 60232672 A JP60232672 A JP 60232672A JP 23267285 A JP23267285 A JP 23267285A JP H0618299 B2 JPH0618299 B2 JP H0618299B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- output
- voltage
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は緩衝増幅器に関し、特にエミッタホロワ型式の
トランジスタを有する緩衝増幅器に関する。
トランジスタを有する緩衝増幅器に関する。
従来、この種の緩衝増幅器は、第２図に示すように、ト
ランジスタ２４,２５,２８、抵抗２６，２７,３０、ダ
イオード２９で構成されており、特に、出力電圧のロウ
レベルは、電源端子３２の電圧から抵抗２７による電圧
降下の値を差引いた電圧レベルを、さらにトランジスタ
２８，ダイオード２９の分だけレベルシフトした電圧値
になるような構成となっていた。
ランジスタ２４,２５,２８、抵抗２６，２７,３０、ダ
イオード２９で構成されており、特に、出力電圧のロウ
レベルは、電源端子３２の電圧から抵抗２７による電圧
降下の値を差引いた電圧レベルを、さらにトランジスタ
２８，ダイオード２９の分だけレベルシフトした電圧値
になるような構成となっていた。
上述した従来の緩衝増幅器の出力のロウレベルの電圧
は、たとえば電源電圧が変動すると、それと等しい電圧
変動量がローレベルに現われる。又、抵抗２７の値が変
動すると、トランジスタ２８のベース電圧が変動し、そ
れと等しい電圧変動量がロウレベルに現われるという欠
点があった。
は、たとえば電源電圧が変動すると、それと等しい電圧
変動量がローレベルに現われる。又、抵抗２７の値が変
動すると、トランジスタ２８のベース電圧が変動し、そ
れと等しい電圧変動量がロウレベルに現われるという欠
点があった。
本発明による増幅器は、差動型式に接続されベース間に
入力信号を受ける第１および第２のトランジスタと、前
記第１のトランジスタのコレクタ出力を受ける第１のエ
ミッタホロア回路と、前記第２のトランジスタのコレク
タ出力を受ける第２のエミッタホロア回路と、前記第１
のエミッタホロア回路の出力をベースに受けるエミッタ
ホロア型式の第３のトランジスタと、この第３のトラン
ジスタのエミッタ出力をベースに受け、コレクタが前記
第２のエミッタホロア回路の出力に接続されたエミッタ
接地型式の第４のトランジスタと、前記第３のトランジ
スタのベースと前記第４のトランジスタのコレクタとの
間に接続されたダイオードと、前記第４のトランジスタ
のコレクタにベースが接続されエミッタから出力端子が
取り出されたエミッタホロア型式の第５のトランジスタ
とを備えている。
入力信号を受ける第１および第２のトランジスタと、前
記第１のトランジスタのコレクタ出力を受ける第１のエ
ミッタホロア回路と、前記第２のトランジスタのコレク
タ出力を受ける第２のエミッタホロア回路と、前記第１
のエミッタホロア回路の出力をベースに受けるエミッタ
ホロア型式の第３のトランジスタと、この第３のトラン
ジスタのエミッタ出力をベースに受け、コレクタが前記
第２のエミッタホロア回路の出力に接続されたエミッタ
接地型式の第４のトランジスタと、前記第３のトランジ
スタのベースと前記第４のトランジスタのコレクタとの
間に接続されたダイオードと、前記第４のトランジスタ
のコレクタにベースが接続されエミッタから出力端子が
取り出されたエミッタホロア型式の第５のトランジスタ
とを備えている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路構成図である。こ
の回路は、電源端子１，接地端子２，トランジスタ５,
６,８，１２，１６，１７および２１、ダイオード１
１、抵抗４,７,９，１０，１３，１８および１９、電流
源２０、入力端子１４,１５、そして出力端子３から成
り立っている。更に具体的には、トランジスタ１６のベ
ースは入力端子１４に接続され、トランジスタ１６のコ
レクタはトランジスタ８のベースと抵抗１８に接続さ
れ、トランジスタ１６のエミッタはトランジスタ１７の
エミッタと電流源２０に接続されている。トランジスタ
１７のベースは入力端子１５に接続され、トランジスタ
１７のコレクタはトランジスタ２１のベースと抵抗１９
に接続されている。又、トランジスタ２１のコレクタは
電源端子１に接続され、トランジスタ２１のエミッタは
抵抗１３に接続されている。トランジスタ１２のベース
は抵抗１３と抵抗１０とダイオード１１のアノードに接
続され、トランジスタ１２のコレクタは電源端子１に接
続され、トランジスタ１２のエミッタはトランジスタ６
のベースと抵抗９に接続されている。トランジスタ８の
コレクタは電源端子１に接続され、トランジスタ８のエ
ミッタは抵抗７に接続されている。トランジスタ６のコ
レクタはトランジスタ５のベースと抵抗７とダイオード
１１のカソードに接続され、トランジスタ６のエミッタ
は接地２に接続されている。トランジスタ５のコレクタ
は電源端子１と接続され、トランジスタ５のエミッタは
抵抗４と出力端子３に接続されている。電流源２０は接
地２に接続されている。抵抗１８,１９は電源端子１に
接続されている。抵抗４，９，１０は接地２に接続され
ている。
の回路は、電源端子１，接地端子２，トランジスタ５,
６,８，１２，１６，１７および２１、ダイオード１
１、抵抗４,７,９，１０，１３，１８および１９、電流
源２０、入力端子１４,１５、そして出力端子３から成
り立っている。更に具体的には、トランジスタ１６のベ
ースは入力端子１４に接続され、トランジスタ１６のコ
レクタはトランジスタ８のベースと抵抗１８に接続さ
れ、トランジスタ１６のエミッタはトランジスタ１７の
エミッタと電流源２０に接続されている。トランジスタ
１７のベースは入力端子１５に接続され、トランジスタ
１７のコレクタはトランジスタ２１のベースと抵抗１９
に接続されている。又、トランジスタ２１のコレクタは
電源端子１に接続され、トランジスタ２１のエミッタは
抵抗１３に接続されている。トランジスタ１２のベース
は抵抗１３と抵抗１０とダイオード１１のアノードに接
続され、トランジスタ１２のコレクタは電源端子１に接
続され、トランジスタ１２のエミッタはトランジスタ６
のベースと抵抗９に接続されている。トランジスタ８の
コレクタは電源端子１に接続され、トランジスタ８のエ
ミッタは抵抗７に接続されている。トランジスタ６のコ
レクタはトランジスタ５のベースと抵抗７とダイオード
１１のカソードに接続され、トランジスタ６のエミッタ
は接地２に接続されている。トランジスタ５のコレクタ
は電源端子１と接続され、トランジスタ５のエミッタは
抵抗４と出力端子３に接続されている。電流源２０は接
地２に接続されている。抵抗１８,１９は電源端子１に
接続されている。抵抗４，９，１０は接地２に接続され
ている。
次に、上記の如く構成された本実施例の回路動作につい
て説明する。今、入力端子１４,１５に入力が加えられ
てトランジスタ１６がオン、トランジスタ１７がオフと
なると、トランジスタ１７のコレクタ電圧は電源端子１
の電圧にほぼ等しくなり、トランジスタ２１のエミッタ
電圧が上昇する。すると、トランジスタ１２のベース電
圧が上昇して、トランジスタ６のベース電圧が上昇し、
トランジスタ６のコレクタ電流が流れ、トランジスタ６
のコレクタ電圧が下る。この結果、出力端子３にはロウ
レベルが出力される。この時、トランジスタ６のコレク
タ電圧が下がりすぎると、トランジスタ６が飽和する。
このトランジスタ６の飽和を防ぐために、ダイオード１
１より電流を流し、トランジスタ１２のベース電圧を下
げる。その結果、トランジスタ６のベース電圧が下りコ
レクタ電流が小さくなり、トランジスタ６が飽和しなく
なる。よって最後にトランジスタ６のコレクタ電圧とベ
ース電圧が等しい値になる。つまり、トランジスタ６の
コレクタ電圧は接地よりＶBE（約０．７Ｖ）の電圧にな
る。
て説明する。今、入力端子１４,１５に入力が加えられ
てトランジスタ１６がオン、トランジスタ１７がオフと
なると、トランジスタ１７のコレクタ電圧は電源端子１
の電圧にほぼ等しくなり、トランジスタ２１のエミッタ
電圧が上昇する。すると、トランジスタ１２のベース電
圧が上昇して、トランジスタ６のベース電圧が上昇し、
トランジスタ６のコレクタ電流が流れ、トランジスタ６
のコレクタ電圧が下る。この結果、出力端子３にはロウ
レベルが出力される。この時、トランジスタ６のコレク
タ電圧が下がりすぎると、トランジスタ６が飽和する。
このトランジスタ６の飽和を防ぐために、ダイオード１
１より電流を流し、トランジスタ１２のベース電圧を下
げる。その結果、トランジスタ６のベース電圧が下りコ
レクタ電流が小さくなり、トランジスタ６が飽和しなく
なる。よって最後にトランジスタ６のコレクタ電圧とベ
ース電圧が等しい値になる。つまり、トランジスタ６の
コレクタ電圧は接地よりＶBE（約０．７Ｖ）の電圧にな
る。
以上により出力端子３の電圧は接地電圧から定まり電源
端子１の変動及び抵抗１８,１９の変動を受けないロウ
レベルの電圧を出すことを可能にすることができる。
端子１の変動及び抵抗１８,１９の変動を受けないロウ
レベルの電圧を出すことを可能にすることができる。
以上説明したように本発明は緩衝増幅器の出力のロウレ
ベル電圧を接地電圧を基準に設定することにより、電源
電圧変動及び抵抗値の変動による緩衝増幅器の出力のロ
ウレベル電圧の変動をなくすことができる効果がある。
ベル電圧を接地電圧を基準に設定することにより、電源
電圧変動及び抵抗値の変動による緩衝増幅器の出力のロ
ウレベル電圧の変動をなくすことができる効果がある。
第１図は本発明の一実施例を示す回路構成図、第２図は
従来技術を説明する為の回路図である。 １，３２……電源端子、２，３３……接地、３，３１…
…出力端子、４，７，９，１０，１３，１８，１９，２
６，２７，３０……抵抗、５，６，８，１２，１６，１
７２１，２４，２５，２８……トランジスタ、１１,２
９……ダイオード、１４，１５，２２，２３……入力端
子、２０,３４……電流源。
従来技術を説明する為の回路図である。 １，３２……電源端子、２，３３……接地、３，３１…
…出力端子、４，７，９，１０，１３，１８，１９，２
６，２７，３０……抵抗、５，６，８，１２，１６，１
７２１，２４，２５，２８……トランジスタ、１１,２
９……ダイオード、１４，１５，２２，２３……入力端
子、２０,３４……電流源。
Claims (1)
- 【請求項１】差動型式に接続されベース間に入力信号を
受ける第１および第２のトランジスタと、前記第１のト
ランジスタのコレクタ出力を受ける第１のエミッタホロ
ア回路と、前記第２のトランジスタのコレクタ出力を受
ける第２のエミッタホロア回路と、前記第１のエミッタ
ホロア回路の出力をベースに受けるエミッタホロア型式
の第３のトランジスタと、この第３のトランジスタのエ
ミッタ出力をベースに受け、コレクタが前記第２のエミ
ッタホロア回路の出力に接続されたエミッタ接地型式の
第４のトランジスタと、前記第３のトランジスタのベー
スと前記第４のトランジスタのコレクタとの間に接続さ
れたダイオードと、前記第４のトランジスタのコレクタ
にベースが接続されエミッタから出力端子が取り出され
たエミッタホロア型式の第５のトランジスタとを備える
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60232672A JPH0618299B2 (ja) | 1985-10-17 | 1985-10-17 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60232672A JPH0618299B2 (ja) | 1985-10-17 | 1985-10-17 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6292506A JPS6292506A (ja) | 1987-04-28 |
| JPH0618299B2 true JPH0618299B2 (ja) | 1994-03-09 |
Family
ID=16942986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60232672A Expired - Lifetime JPH0618299B2 (ja) | 1985-10-17 | 1985-10-17 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618299B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5628509A (en) * | 1979-08-17 | 1981-03-20 | Matsushita Electric Ind Co Ltd | Power amplifier |
-
1985
- 1985-10-17 JP JP60232672A patent/JPH0618299B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6292506A (ja) | 1987-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPS57206113A (en) | Amplifier for limiter | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JPH0446009B2 (ja) | ||
| US4194166A (en) | Differential amplifier with a current mirror circuit | |
| US4418321A (en) | Feedback amplifier or threshold value switch for a current feed differential stage | |
| JPH0618299B2 (ja) | 増幅器 | |
| JPS6252486B2 (ja) | ||
| JPH0622325B2 (ja) | レベル変換回路 | |
| JPH0352031Y2 (ja) | ||
| US4410814A (en) | Signal buffer circuit in an integrated circuit for applying an output signal to a connecting terminal thereof | |
| JPS59131210A (ja) | 利得制御増幅器 | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPS6311768Y2 (ja) | ||
| KR930006836Y1 (ko) | 자동 이득 조절회로 | |
| JPS623938Y2 (ja) | ||
| JPH0141253Y2 (ja) | ||
| JPH0577084B2 (ja) | ||
| JPS6115634B2 (ja) | ||
| JP2582381B2 (ja) | 定電圧回路 | |
| JPS6155805B2 (ja) | ||
| JPH0311682B2 (ja) | ||
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPS58128698A (ja) | 放電電流制御回路 | |
| JPH05327446A (ja) | 電流スイッチ回路 |